JPH05259545A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路Info
- Publication number
- JPH05259545A JPH05259545A JP5134192A JP5134192A JPH05259545A JP H05259545 A JPH05259545 A JP H05259545A JP 5134192 A JP5134192 A JP 5134192A JP 5134192 A JP5134192 A JP 5134192A JP H05259545 A JPH05259545 A JP H05259545A
- Authority
- JP
- Japan
- Prior art keywords
- duty
- pulse current
- laser diode
- transistor
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 光通信等で用いられる電気・光変換素子であ
るレーザダイオードを発光させるレーザダイオード駆動
回路に関し、入力オフセット電圧が変動してもデューテ
ィが変動しないようにする。 【構成】 パルス電流供給手段2が、入力信号をパルス
電流に変換し、パルス電流をレーザダイオード1に供給
する。レーザダイオード1は、供給されたパルス電流に
応じて発光する。一方、デューティ検出手段3は、レー
ザダイオード1に供給されるパルス電流のデューティを
検出する。検出されたデューティに基づき、制御手段4
は、パルス電流供給手段2から出力されるパルス電流の
デューティを制御する。この制御は、パルス電流のデュ
ーティの変動を抑制するように行われる。
るレーザダイオードを発光させるレーザダイオード駆動
回路に関し、入力オフセット電圧が変動してもデューテ
ィが変動しないようにする。 【構成】 パルス電流供給手段2が、入力信号をパルス
電流に変換し、パルス電流をレーザダイオード1に供給
する。レーザダイオード1は、供給されたパルス電流に
応じて発光する。一方、デューティ検出手段3は、レー
ザダイオード1に供給されるパルス電流のデューティを
検出する。検出されたデューティに基づき、制御手段4
は、パルス電流供給手段2から出力されるパルス電流の
デューティを制御する。この制御は、パルス電流のデュ
ーティの変動を抑制するように行われる。
Description
【0001】
【産業上の利用分野】本発明は、光通信等で用いられる
電気・光変換素子であるレーザダイオードを発光させる
レーザダイオード駆動回路に関する。
電気・光変換素子であるレーザダイオードを発光させる
レーザダイオード駆動回路に関する。
【0002】光通信の高速化に伴い、レーザダイオード
の応答速度が重要な問題となる。すなわち、現状のレー
ザダイオードではパルスの立ち上がり、立ち下がり時間
がデータ1ビットに占める割合が比較的大きく、そのた
め、通信速度が速くなると、その割合は更に大きくな
る。そうしたレーザダイオードに入力する電気信号のパ
ルスのデューティが変動した場合には、レーザダイオー
ドから出力された光信号のデューティがかなり変動し、
それを受信した側で、デューティの変動による受信特性
の悪化が発生する。
の応答速度が重要な問題となる。すなわち、現状のレー
ザダイオードではパルスの立ち上がり、立ち下がり時間
がデータ1ビットに占める割合が比較的大きく、そのた
め、通信速度が速くなると、その割合は更に大きくな
る。そうしたレーザダイオードに入力する電気信号のパ
ルスのデューティが変動した場合には、レーザダイオー
ドから出力された光信号のデューティがかなり変動し、
それを受信した側で、デューティの変動による受信特性
の悪化が発生する。
【0003】したがって、高速光伝送システムでは、デ
ューティ変動の少ないレーザダイオード駆動回路が必要
とされる。
ューティ変動の少ないレーザダイオード駆動回路が必要
とされる。
【0004】
【従来の技術】図3は従来のレーザダイオード駆動回路
の概要図である。図中、入力端子31から入力信号が、
オペアンプから成るコンパレータ32の非反転端子
(+)に入力する。コンパレータ32の反転端子(−)
には基準電圧を発生する基準電圧発生器33が接続され
る。コンパレータ32の正転出力端子はトランジスタQ
41のベースに、コンパレータ32の反転出力端子はト
ランジスタQ42のベースに接続される。トランジスタ
Q41のコレクタにはレーザダイオードLD2が接続さ
れ、トランジスタQ41およびトランジスタQ42の各
エミッタはトランジスタQ44のコレクタに接続され
る。トランジスタQ44のベースにはIp制御端子35
が接続され、またエミッタには抵抗R32が接続され
る。また、トランジスタQ41のコレクタには、コイル
L2を介してトランジスタQ43のコレクタが接続され
る。トランジスタQ43のベースにはIb制御端子34
が接続され、またエミッタには抵抗R31が接続され
る。トランジスタQ43およびトランジスタQ44は定
電流源として働き、Ib制御端子34およびIp制御端
子35から各ベースにそれぞれ入力する信号に応じて定
電流量が可変制御される。
の概要図である。図中、入力端子31から入力信号が、
オペアンプから成るコンパレータ32の非反転端子
(+)に入力する。コンパレータ32の反転端子(−)
には基準電圧を発生する基準電圧発生器33が接続され
る。コンパレータ32の正転出力端子はトランジスタQ
41のベースに、コンパレータ32の反転出力端子はト
ランジスタQ42のベースに接続される。トランジスタ
Q41のコレクタにはレーザダイオードLD2が接続さ
れ、トランジスタQ41およびトランジスタQ42の各
エミッタはトランジスタQ44のコレクタに接続され
る。トランジスタQ44のベースにはIp制御端子35
が接続され、またエミッタには抵抗R32が接続され
る。また、トランジスタQ41のコレクタには、コイル
L2を介してトランジスタQ43のコレクタが接続され
る。トランジスタQ43のベースにはIb制御端子34
が接続され、またエミッタには抵抗R31が接続され
る。トランジスタQ43およびトランジスタQ44は定
電流源として働き、Ib制御端子34およびIp制御端
子35から各ベースにそれぞれ入力する信号に応じて定
電流量が可変制御される。
【0005】以上のように構成されるレーザダイオード
駆動回路の作動を次に説明する。高レベルの入力信号が
入力端子31からコンパレータ32に入力したとする
と、コンパレータ32では、基準電圧発生器33からの
基準電圧に基づいた入力オフセット電圧との比較が行わ
れて、入力信号レベルが入力オフセット電圧よりも大き
いときに、正転出力端子から高レベル信号が、反転出力
端子から低レベル信号が出力される。これにより、トラ
ンジスタQ41がオン状態になり、トランジスタQ42
がオフ状態になる。
駆動回路の作動を次に説明する。高レベルの入力信号が
入力端子31からコンパレータ32に入力したとする
と、コンパレータ32では、基準電圧発生器33からの
基準電圧に基づいた入力オフセット電圧との比較が行わ
れて、入力信号レベルが入力オフセット電圧よりも大き
いときに、正転出力端子から高レベル信号が、反転出力
端子から低レベル信号が出力される。これにより、トラ
ンジスタQ41がオン状態になり、トランジスタQ42
がオフ状態になる。
【0006】一方、レーザダイオードLD2には、トラ
ンジスタQ43からコイルL2を介してバイアス電流が
供給されている。このバイアス電流により、レーザダイ
オードLD2は発光待機状態になっている。そうした発
光待機状態にあるレーザダイオードLD2に対して、ト
ランジスタQ41がオンすることで、レーザダイオード
LD2には発光に十分な電流が供給され、素早い発光が
行なわれる。
ンジスタQ43からコイルL2を介してバイアス電流が
供給されている。このバイアス電流により、レーザダイ
オードLD2は発光待機状態になっている。そうした発
光待機状態にあるレーザダイオードLD2に対して、ト
ランジスタQ41がオンすることで、レーザダイオード
LD2には発光に十分な電流が供給され、素早い発光が
行なわれる。
【0007】
【発明が解決しようとする課題】しかし、コンパレータ
32内の入力オフセット電圧は、基準電圧発生器33か
らの基準電圧を一定に保持しても、コンパレータ32を
構成する回路部品の温度特性に起因して周囲温度等の環
境変化により変動する。そのため、入力信号のデューテ
ィが一定でも、コンパレータ32から出力されるパルス
信号のデューティが、温度等の環境変化が原因で変動す
る。このデューティの変動について図4を参照して説明
する。
32内の入力オフセット電圧は、基準電圧発生器33か
らの基準電圧を一定に保持しても、コンパレータ32を
構成する回路部品の温度特性に起因して周囲温度等の環
境変化により変動する。そのため、入力信号のデューテ
ィが一定でも、コンパレータ32から出力されるパルス
信号のデューティが、温度等の環境変化が原因で変動す
る。このデューティの変動について図4を参照して説明
する。
【0008】図4は、入力オフセット電圧、即ちしきい
値が変化したときのデューティの変化の様子を示す図で
ある。図4(A)はコンパレータ32へ入力する入力信
号を示し、レベル41〜43は変動したしきい値の位置
を示す。レベル41は入力信号の振幅の中央レベルであ
り、このレベル41がしきい値となったときは、コンパ
レータ32の正転出力端子から図4(B)のような出力
信号が出力される。この場合はデューティ100%とな
る。本来、入力オフセット電圧はレベル41になるよう
に設定される。
値が変化したときのデューティの変化の様子を示す図で
ある。図4(A)はコンパレータ32へ入力する入力信
号を示し、レベル41〜43は変動したしきい値の位置
を示す。レベル41は入力信号の振幅の中央レベルであ
り、このレベル41がしきい値となったときは、コンパ
レータ32の正転出力端子から図4(B)のような出力
信号が出力される。この場合はデューティ100%とな
る。本来、入力オフセット電圧はレベル41になるよう
に設定される。
【0009】しきい値が変動してレベル42の位置にな
ったときは、コンパレータ32の正転出力端子から図4
(C)のような出力信号が出力される。この場合はデュ
ーティは100%よりも小さくなる。すなわち、デュー
ティは、しきい値が入力信号の振幅の中央レベルにある
ときの出力信号のオン時間Δtに対する、出力信号の各
オン時間Δsの比で表される。
ったときは、コンパレータ32の正転出力端子から図4
(C)のような出力信号が出力される。この場合はデュ
ーティは100%よりも小さくなる。すなわち、デュー
ティは、しきい値が入力信号の振幅の中央レベルにある
ときの出力信号のオン時間Δtに対する、出力信号の各
オン時間Δsの比で表される。
【0010】つぎに、しきい値が変動してレベル43の
位置になったときは、コンパレータ32の正転出力端子
から図4(D)のような出力信号が出力される。この場
合はデューティは100%よりも大きくなる。
位置になったときは、コンパレータ32の正転出力端子
から図4(D)のような出力信号が出力される。この場
合はデューティは100%よりも大きくなる。
【0011】以上のように、入力信号のデューティが1
00%に維持されているにも関わらず、コンパレータ内
の入力オフセット電圧が変動することでデューティの変
動が発生するという問題点があった。
00%に維持されているにも関わらず、コンパレータ内
の入力オフセット電圧が変動することでデューティの変
動が発生するという問題点があった。
【0012】本発明はこのような点に鑑みてなされたも
のであり、入力オフセット電圧が変動してもデューティ
が変動しないレーザダイオード駆動回路を提供すること
を目的とする。
のであり、入力オフセット電圧が変動してもデューティ
が変動しないレーザダイオード駆動回路を提供すること
を目的とする。
【0013】
【課題を解決するための手段】本発明では上記目的を達
成するために、図1に示すように、入力信号をパルス電
流に変換し、パルス電流をレーザダイオード1に供給す
るパルス電流供給手段2と、パルス電流のデューティを
検出するデューティ検出手段3と、デューティ検出手段
3で検出されたデューティに基づき、パルス電流供給手
段2から出力されるパルス電流のデューティを制御する
制御手段4とを備える。
成するために、図1に示すように、入力信号をパルス電
流に変換し、パルス電流をレーザダイオード1に供給す
るパルス電流供給手段2と、パルス電流のデューティを
検出するデューティ検出手段3と、デューティ検出手段
3で検出されたデューティに基づき、パルス電流供給手
段2から出力されるパルス電流のデューティを制御する
制御手段4とを備える。
【0014】また、デューティ検出手段3は、パルス電
流のデューティおよびマーク率を検出する第1の検出手
段3aと、パルス電流のマーク率を検出する第2の検出
手段3bと、第1の検出手段3aが検出したデューティ
およびマーク率から、第2の検出手段3bが検出したマ
ーク率を減算してパルス電流のデューティを算出する算
出手段3cとからなる。
流のデューティおよびマーク率を検出する第1の検出手
段3aと、パルス電流のマーク率を検出する第2の検出
手段3bと、第1の検出手段3aが検出したデューティ
およびマーク率から、第2の検出手段3bが検出したマ
ーク率を減算してパルス電流のデューティを算出する算
出手段3cとからなる。
【0015】
【作用】パルス電流供給手段2が、入力信号をパルス電
流に変換し、パルス電流をレーザダイオード1に供給す
る。レーザダイオード1は、供給されたパルス電流に応
じて発光する。
流に変換し、パルス電流をレーザダイオード1に供給す
る。レーザダイオード1は、供給されたパルス電流に応
じて発光する。
【0016】一方、デューティ検出手段3は、レーザダ
イオード1に供給されるパルス電流のデューティを検出
する。検出されたデューティに基づき、制御手段4は、
パルス電流供給手段2から出力されるパルス電流のデュ
ーティを制御する。この制御は、パルス電流のデューテ
ィの変動を抑制するように行われる。
イオード1に供給されるパルス電流のデューティを検出
する。検出されたデューティに基づき、制御手段4は、
パルス電流供給手段2から出力されるパルス電流のデュ
ーティを制御する。この制御は、パルス電流のデューテ
ィの変動を抑制するように行われる。
【0017】以上により、パルス電流供給手段2を構成
するコンパレータ内の入力オフセット電圧(しきい値)
が変動してもデューティが変動しないレーザダイオード
駆動回路を提供することが可能となる。
するコンパレータ内の入力オフセット電圧(しきい値)
が変動してもデューティが変動しないレーザダイオード
駆動回路を提供することが可能となる。
【0018】また、デューティ検出手段3では、第1の
検出手段3aが、レーザダイオード1に供給されるパル
ス電流のデューティおよびマーク率を検出するととも
に、第2の検出手段3bが、パルス電流のマーク率を検
出する。そして、算出手段3cが、第1の検出手段3a
が検出したデューティおよびマーク率から、第2の検出
手段3bが検出したマーク率を減算してパルス電流のデ
ューティを算出し、これを制御手段4に出力する。
検出手段3aが、レーザダイオード1に供給されるパル
ス電流のデューティおよびマーク率を検出するととも
に、第2の検出手段3bが、パルス電流のマーク率を検
出する。そして、算出手段3cが、第1の検出手段3a
が検出したデューティおよびマーク率から、第2の検出
手段3bが検出したマーク率を減算してパルス電流のデ
ューティを算出し、これを制御手段4に出力する。
【0019】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図2は本発明に係るレーザダイオード駆動回路
の回路図である。図中、入力端子21から入力信号が、
ローパスフィルタ(LPF)22を介して、オペアンプ
から成るコンパレータ23の非反転端子(+)に入力す
る。コンパレータ23の反転端子(−)にはレベル変換
器28の出力が入力する。コンパレータ23の正転出力
端子はトランジスタQ1のベースに、コンパレータ23
の反転出力端子はトランジスタQ2のベースに接続され
る。トランジスタQ1のコレクタにはレーザダイオード
LD1が接続され、トランジスタQ1およびトランジス
タQ2の各エミッタはトランジスタQ6のコレクタに接
続される。トランジスタQ1およびトランジスタQ2は
差動対を構成する。
明する。図2は本発明に係るレーザダイオード駆動回路
の回路図である。図中、入力端子21から入力信号が、
ローパスフィルタ(LPF)22を介して、オペアンプ
から成るコンパレータ23の非反転端子(+)に入力す
る。コンパレータ23の反転端子(−)にはレベル変換
器28の出力が入力する。コンパレータ23の正転出力
端子はトランジスタQ1のベースに、コンパレータ23
の反転出力端子はトランジスタQ2のベースに接続され
る。トランジスタQ1のコレクタにはレーザダイオード
LD1が接続され、トランジスタQ1およびトランジス
タQ2の各エミッタはトランジスタQ6のコレクタに接
続される。トランジスタQ1およびトランジスタQ2は
差動対を構成する。
【0020】トランジスタQ6のベースにはIp制御端
子27が接続され、またエミッタには抵抗R4が接続さ
れる。また、トランジスタQ1のコレクタには、コイル
L1を介してトランジスタQ5のコレクタが接続され、
トランジスタQ5のベースにはIb制御端子26が接続
され、またエミッタには抵抗R3が接続される。トラン
ジスタQ2のコレクタには、抵抗R1およびコンデンサ
C1からなる第1の積分回路が接続される。なお、トラ
ンジスタQ5およびトランジスタQ6は定電流源として
働き、Ib制御端子26およびIp制御端子27から各
ベースにそれぞれ入力する信号に応じて電流量が決ま
り、その決まった電流量が維持されるものである。
子27が接続され、またエミッタには抵抗R4が接続さ
れる。また、トランジスタQ1のコレクタには、コイル
L1を介してトランジスタQ5のコレクタが接続され、
トランジスタQ5のベースにはIb制御端子26が接続
され、またエミッタには抵抗R3が接続される。トラン
ジスタQ2のコレクタには、抵抗R1およびコンデンサ
C1からなる第1の積分回路が接続される。なお、トラ
ンジスタQ5およびトランジスタQ6は定電流源として
働き、Ib制御端子26およびIp制御端子27から各
ベースにそれぞれ入力する信号に応じて電流量が決ま
り、その決まった電流量が維持されるものである。
【0021】さらに、入力端子21から入力信号がトラ
ンジスタQ3のベースにも入力される。トランジスタQ
3と差動対を構成するトランジスタQ4のベースには所
定電圧を供給する所定電圧供給装置25が接続される。
トランジスタQ3およびトランジスタQ4の各エミッタ
はトランジスタQ7のコレクタに接続される。トランジ
スタQ7のベースにはIp制御端子27が接続され、ま
たエミッタには抵抗R5が接続される。トランジスタQ
7は定電流源として働き、Ip制御端子27からベース
に入力する信号に応じて電流量が決まり、その決まった
電流量が維持されるものである。
ンジスタQ3のベースにも入力される。トランジスタQ
3と差動対を構成するトランジスタQ4のベースには所
定電圧を供給する所定電圧供給装置25が接続される。
トランジスタQ3およびトランジスタQ4の各エミッタ
はトランジスタQ7のコレクタに接続される。トランジ
スタQ7のベースにはIp制御端子27が接続され、ま
たエミッタには抵抗R5が接続される。トランジスタQ
7は定電流源として働き、Ip制御端子27からベース
に入力する信号に応じて電流量が決まり、その決まった
電流量が維持されるものである。
【0022】トランジスタQ3のコレクタには抵抗R6
が接続され、またトランジスタQ4のコレクタには、可
変抵抗R2およびコンデンサC2からなる第2の積分回
路が接続される。
が接続され、またトランジスタQ4のコレクタには、可
変抵抗R2およびコンデンサC2からなる第2の積分回
路が接続される。
【0023】また、オペアンプからなる減算器24の非
反転端子(+)にはトランジスタQ2のコレクタが接続
され、減算器24の反転端子(−)にはトランジスタQ
4のコレクタが接続される。減算器24の出力はレベル
変換器28に入力される。
反転端子(+)にはトランジスタQ2のコレクタが接続
され、減算器24の反転端子(−)にはトランジスタQ
4のコレクタが接続される。減算器24の出力はレベル
変換器28に入力される。
【0024】以上のように構成されるレーザダイオード
駆動回路の作動を次に説明する。以下の説明では、入力
端子21からデューティ100%のパルス信号が入力し
ていることを前提とする。そして、コンパレータ23内
における入力オフセット電圧が温度などの環境変化によ
り変動し、その結果、コンパレータ23から出力される
信号のデューティが調整時の設定値からずれたとする。
駆動回路の作動を次に説明する。以下の説明では、入力
端子21からデューティ100%のパルス信号が入力し
ていることを前提とする。そして、コンパレータ23内
における入力オフセット電圧が温度などの環境変化によ
り変動し、その結果、コンパレータ23から出力される
信号のデューティが調整時の設定値からずれたとする。
【0025】入力端子21からの入力信号はローパスフ
ィルタ22を経由してコンパレータ23に入力するとと
もに、トランジスタQ3にも入力する。ローパスフィル
タ22は入力信号のパルスの立ち上がりおよび立ち下が
りを鈍らせて、コンパレータ23で発生するデューティ
変動の可変幅を広げ、検出し易くするために用いられて
いる。
ィルタ22を経由してコンパレータ23に入力するとと
もに、トランジスタQ3にも入力する。ローパスフィル
タ22は入力信号のパルスの立ち上がりおよび立ち下が
りを鈍らせて、コンパレータ23で発生するデューティ
変動の可変幅を広げ、検出し易くするために用いられて
いる。
【0026】コンパレータ23では、レベル変換器28
から出力される基準電圧信号(後に詳述)に基づいて内
部で入力オフセット電圧がつくられる。この入力オフセ
ット電圧に比較して入力信号の電圧が高くなると正転出
力端子から高レベル信号がトランジスタQ1に出力さ
れ、トランジスタQ1がオン状態となる。また、コンパ
レータ23の反転出力端子から低レベル信号がトランジ
スタQ2に出力され、トランジスタQ2がオフ状態とな
る。
から出力される基準電圧信号(後に詳述)に基づいて内
部で入力オフセット電圧がつくられる。この入力オフセ
ット電圧に比較して入力信号の電圧が高くなると正転出
力端子から高レベル信号がトランジスタQ1に出力さ
れ、トランジスタQ1がオン状態となる。また、コンパ
レータ23の反転出力端子から低レベル信号がトランジ
スタQ2に出力され、トランジスタQ2がオフ状態とな
る。
【0027】一方、レーザダイオードLD1には、トラ
ンジスタQ5からコイルL1を介して所定の一定量のバ
イアス電流が供給されている。このバイアス電流によ
り、レーザダイオードLD1は発光待機状態になってい
る。そうした発光待機状態にあるレーザダイオードLD
1に対して、トランジスタQ1がオンすることで、レー
ザダイオードLD1には発光に十分な電流が供給され、
レーザダイオードLD1は素早い発光を行う。
ンジスタQ5からコイルL1を介して所定の一定量のバ
イアス電流が供給されている。このバイアス電流によ
り、レーザダイオードLD1は発光待機状態になってい
る。そうした発光待機状態にあるレーザダイオードLD
1に対して、トランジスタQ1がオンすることで、レー
ザダイオードLD1には発光に十分な電流が供給され、
レーザダイオードLD1は素早い発光を行う。
【0028】また、コンパレータ23で、入力オフセッ
ト電圧に比較して入力信号の電圧が低くなると正転出力
端子から低レベル信号がトランジスタQ1に出力され、
トランジスタQ1がオフ状態となる。また、コンパレー
タ23の反転出力端子から高レベル信号がトランジスタ
Q2に出力され、トランジスタQ2がオン状態となる。
ト電圧に比較して入力信号の電圧が低くなると正転出力
端子から低レベル信号がトランジスタQ1に出力され、
トランジスタQ1がオフ状態となる。また、コンパレー
タ23の反転出力端子から高レベル信号がトランジスタ
Q2に出力され、トランジスタQ2がオン状態となる。
【0029】したがって、トランジスタQ2は入力信号
に応じてオン・オフを繰り返すが、そのオン・オフの繰
り返しが、抵抗R1およびコンデンサC1からなる第1
の積分回路に加えられて、第1の積分回路に交流分が平
均化された平均電圧が形成される。この平均電圧は、コ
ンパレータ23で発生するデューティ変動の変動成分を
含むとともに、当然、入力信号のマーク率の変動成分を
含んだ電圧となっている。すなわち、平均電圧Vdmは
下記式(1)で表される。
に応じてオン・オフを繰り返すが、そのオン・オフの繰
り返しが、抵抗R1およびコンデンサC1からなる第1
の積分回路に加えられて、第1の積分回路に交流分が平
均化された平均電圧が形成される。この平均電圧は、コ
ンパレータ23で発生するデューティ変動の変動成分を
含むとともに、当然、入力信号のマーク率の変動成分を
含んだ電圧となっている。すなわち、平均電圧Vdmは
下記式(1)で表される。
【0030】 Vdm=(Ip1/2)×R1×m×d (1) ここで、Ip1はトランジスタQ6のコレクタを流れる
パルス電流、R1は抵抗R1の抵抗値である。また、m
は入力信号のマーク率変動成分であり、マーク率を1/
2で割った値である。dはコンパレータ23で発生する
デューティ変動のデューティ変動成分であり、デューテ
ィを100(%)で割った値である。
パルス電流、R1は抵抗R1の抵抗値である。また、m
は入力信号のマーク率変動成分であり、マーク率を1/
2で割った値である。dはコンパレータ23で発生する
デューティ変動のデューティ変動成分であり、デューテ
ィを100(%)で割った値である。
【0031】式(1)から分かるように、平均電圧Vd
mは、マーク率またはデューティが上昇すると大きな値
となる。ところでまた、入力端子21からの入力信号は
トランジスタQ3にも入力する。トランジスタQ4のベ
ースには所定電圧供給装置25から所定電圧が供給され
ている。この所定電圧は、入力端子21からの入力信号
の振幅の1/2の電圧に調整されている。したがって、
トランジスタQ3に供給される入力信号がデューティ1
00%であり、しかもデューティを変動させるような素
子が途中にないので、差動対をなすトランジスタQ3お
よびトランジスタQ4の作動により、トランジスタQ4
に流れるパルス電流のデューティは正確に100%とな
る。そのため、抵抗R2およびコンデンサC2からなる
第2の積分回路に現れる、交流分が平均化された平均電
圧にはマーク率変動成分のみが含まれ、デューティ変動
成分が含まれない。すなわち、この平均電圧Vmは下記
式(2)で表される。
mは、マーク率またはデューティが上昇すると大きな値
となる。ところでまた、入力端子21からの入力信号は
トランジスタQ3にも入力する。トランジスタQ4のベ
ースには所定電圧供給装置25から所定電圧が供給され
ている。この所定電圧は、入力端子21からの入力信号
の振幅の1/2の電圧に調整されている。したがって、
トランジスタQ3に供給される入力信号がデューティ1
00%であり、しかもデューティを変動させるような素
子が途中にないので、差動対をなすトランジスタQ3お
よびトランジスタQ4の作動により、トランジスタQ4
に流れるパルス電流のデューティは正確に100%とな
る。そのため、抵抗R2およびコンデンサC2からなる
第2の積分回路に現れる、交流分が平均化された平均電
圧にはマーク率変動成分のみが含まれ、デューティ変動
成分が含まれない。すなわち、この平均電圧Vmは下記
式(2)で表される。
【0032】 Vm=(Ip2/2)×R2×m (2) ここで、Ip2はトランジスタQ7のコレクタを流れる
パルス電流、R2は抵抗R2の抵抗値である。また、m
は入力信号のマーク率変動成分であり、マーク率を1/
2で割った値である。
パルス電流、R2は抵抗R2の抵抗値である。また、m
は入力信号のマーク率変動成分であり、マーク率を1/
2で割った値である。
【0033】減算器24は、平均電圧Vmに対する平均
電圧Vdmの差を検出し、差に応じた出力電圧をレベル
変換器28へ出力する。レベル変換器28では、減算器
24からの出力電圧が0Vのときコンパレータ23から
の出力パルスのデューティが100%となるような基準
電圧信号を出力する。すなわち、この基準電圧信号は、
レベル変換器28への入力がないときに、入力端子21
からの入力信号の振幅の1/2の電圧になるように調整
される。そして、レベル変換器28は、減算器24から
の出力電圧が0Vより小さくなると低下し、大きくなる
と上昇する基準電圧信号を発生する。
電圧Vdmの差を検出し、差に応じた出力電圧をレベル
変換器28へ出力する。レベル変換器28では、減算器
24からの出力電圧が0Vのときコンパレータ23から
の出力パルスのデューティが100%となるような基準
電圧信号を出力する。すなわち、この基準電圧信号は、
レベル変換器28への入力がないときに、入力端子21
からの入力信号の振幅の1/2の電圧になるように調整
される。そして、レベル変換器28は、減算器24から
の出力電圧が0Vより小さくなると低下し、大きくなる
と上昇する基準電圧信号を発生する。
【0034】これにより、例えば、コンパレータ23内
における入力オフセット電圧が、予め設定された設定電
圧値から高レベル側に変動したとすると、コンパレータ
23から出力されるパルスのデューティは100%より
も小さくなり、式(1)におけるデューティ変動成分d
(=デューティ/100)は減少する。そのため、減算
器24の出力は減少し、レベル変換器28から出力され
る基準電圧信号のレベルが低下する。したがって、コン
パレータ23内における入力オフセット電圧が低レベル
側に補正されて、コンパレータ23から出力されるパル
スのデューティ変動がなくなる。逆に、入力オフセット
電圧が低レベル側に変動したとすると、コンパレータ2
3からの出力パルスのデューティは100%よりも大き
くなり、デューティ変動成分dは増加する。そのため、
減算器24の出力は増加し、レベル変換器28から出力
される基準電圧信号のレベルが上昇する。したがって、
入力オフセット電圧が高レベル側に補正されて、コンパ
レータ23から出力されるパルスのデューティ変動がな
くなる。
における入力オフセット電圧が、予め設定された設定電
圧値から高レベル側に変動したとすると、コンパレータ
23から出力されるパルスのデューティは100%より
も小さくなり、式(1)におけるデューティ変動成分d
(=デューティ/100)は減少する。そのため、減算
器24の出力は減少し、レベル変換器28から出力され
る基準電圧信号のレベルが低下する。したがって、コン
パレータ23内における入力オフセット電圧が低レベル
側に補正されて、コンパレータ23から出力されるパル
スのデューティ変動がなくなる。逆に、入力オフセット
電圧が低レベル側に変動したとすると、コンパレータ2
3からの出力パルスのデューティは100%よりも大き
くなり、デューティ変動成分dは増加する。そのため、
減算器24の出力は増加し、レベル変換器28から出力
される基準電圧信号のレベルが上昇する。したがって、
入力オフセット電圧が高レベル側に補正されて、コンパ
レータ23から出力されるパルスのデューティ変動がな
くなる。
【0035】以上のように、減算器24、レベル変換器
28およびコンパレータ23からなる帰還回路が、平均
電圧Vdmと平均電圧Vmとの差がなくなるように作動
する。したがって、この帰還回路が作動することで、V
dm=Vmが成立する。すなわち、式(1)および式
(2)に従い、下記等式が成り立つ。
28およびコンパレータ23からなる帰還回路が、平均
電圧Vdmと平均電圧Vmとの差がなくなるように作動
する。したがって、この帰還回路が作動することで、V
dm=Vmが成立する。すなわち、式(1)および式
(2)に従い、下記等式が成り立つ。
【0036】 (1/2)×Ip1×R1×m×d=(1/2)×Ip2×R2×m 予め、Ip1=Ip2に調整しておけば、この式は、次
のようになる。 d=R2/R1 (3) 式(3)から分かるように、コンパレータ23から出力
されるパルスのデューティは、温度などの環境変化が起
きても一定に保持される他に、抵抗R1または抵抗R2
の抵抗値を変えることで任意の値に設定することも可能
となる。
のようになる。 d=R2/R1 (3) 式(3)から分かるように、コンパレータ23から出力
されるパルスのデューティは、温度などの環境変化が起
きても一定に保持される他に、抵抗R1または抵抗R2
の抵抗値を変えることで任意の値に設定することも可能
となる。
【0037】
【発明の効果】以上説明したように本発明では、パルス
電流のデューティを検出し、検出されたデューティに基
づき、パルス電流のデューティを制御するように構成し
た。これにより、パルス電流供給手段を構成するコンパ
レータ内の入力オフセット電圧が変動するために発生す
るパルス電流供給手段からのパルス電流のデューティの
変動が防止される。
電流のデューティを検出し、検出されたデューティに基
づき、パルス電流のデューティを制御するように構成し
た。これにより、パルス電流供給手段を構成するコンパ
レータ内の入力オフセット電圧が変動するために発生す
るパルス電流供給手段からのパルス電流のデューティの
変動が防止される。
【0038】また、パルス電流のマーク率による影響を
除いたパルス電流のデューティのみを検出し、検出され
たデューティに基づき、パルス電流のデューティを制御
するので、パルス電流のマーク率が変動してもその影響
を受けることなくデューティ制御ができる。
除いたパルス電流のデューティのみを検出し、検出され
たデューティに基づき、パルス電流のデューティを制御
するので、パルス電流のマーク率が変動してもその影響
を受けることなくデューティ制御ができる。
【0039】また、2つの積分回路の抵抗値を変えるこ
とで、パルス電流供給手段からのパルス電流のデューテ
ィを容易に設定することができる。
とで、パルス電流供給手段からのパルス電流のデューテ
ィを容易に設定することができる。
【図1】本発明の原理説明図である。
【図2】本発明に係るレーザダイオード駆動回路の回路
図である。
図である。
【図3】従来のレーザダイオード駆動回路の概要図であ
る。
る。
【図4】しきい値が変化したときのデューティの変化の
様子を示す図である。
様子を示す図である。
1 レーザダイオード 2 パルス電流供給手段 3 デューティ検出手段 4 制御手段 3a 第1の検出手段 3b 第2の検出手段 3c 算出手段 4a 帰還手段
Claims (4)
- 【請求項1】 入力信号に応じてレーザダイオードを発
光させるレーザダイオード駆動回路において、 入力信号をパルス電流に変換し、前記パルス電流をレー
ザダイオード(1)に供給するパルス電流供給手段
(2)と、 前記パルス電流のデューティを検出するデューティ検出
手段(3)と、 前記デューティ検出手段(3)で検出されたデューティ
に基づき、前記パルス電流供給手段(2)から出力され
るパルス電流のデューティを制御する制御手段(4)
と、 を有することを特徴とするレーザダイオード駆動回路。 - 【請求項2】 前記デューティ検出手段(3)は、前記
パルス電流のデューティおよびマーク率を検出する第1
の検出手段(3a)と、前記パルス電流のマーク率を検
出する第2の検出手段(3b)と、前記第1の検出手段
(3a)が検出したデューティおよびマーク率から、前
記第2の検出手段(3b)が検出したマーク率を減算し
て前記パルス電流のデューティを算出する算出手段(3
c)とからなることを特徴とする請求項1記載のレーザ
ダイオード駆動回路。 - 【請求項3】 前記第1の検出手段(3a)は、抵抗及
びコンデンサからなる第1の積分回路を有し、前記第2
の検出手段(3b)は、抵抗及びコンデンサからなる第
2の積分回路を有し、前記デューティ検出手段(3)
は、前記パルス電流のデューティを、前記第1の積分回
路の抵抗と前記第2の積分回路の抵抗との比によって設
定することを特徴とする請求項2記載のレーザダイオー
ド駆動回路。 - 【請求項4】 前記制御手段(4)は、前記パルス電流
のデューティの変動を抑制するように作動する帰還手段
(4a)を有することを特徴とする請求項1記載のレー
ザダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5134192A JPH05259545A (ja) | 1992-03-10 | 1992-03-10 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5134192A JPH05259545A (ja) | 1992-03-10 | 1992-03-10 | レーザダイオード駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05259545A true JPH05259545A (ja) | 1993-10-08 |
Family
ID=12884231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5134192A Withdrawn JPH05259545A (ja) | 1992-03-10 | 1992-03-10 | レーザダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05259545A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095768A (ja) * | 2005-09-27 | 2007-04-12 | Central Glass Co Ltd | 光増幅器の制御方法 |
KR101279745B1 (ko) * | 2010-07-30 | 2013-06-27 | 가부시키가이샤 리코 | 반도체 레이저 구동 장치 및 그 반도체 레이저 구동 장치를 구비한 화상 형성 장치 |
-
1992
- 1992-03-10 JP JP5134192A patent/JPH05259545A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095768A (ja) * | 2005-09-27 | 2007-04-12 | Central Glass Co Ltd | 光増幅器の制御方法 |
KR101279745B1 (ko) * | 2010-07-30 | 2013-06-27 | 가부시키가이샤 리코 | 반도체 레이저 구동 장치 및 그 반도체 레이저 구동 장치를 구비한 화상 형성 장치 |
US8630324B2 (en) | 2010-07-30 | 2014-01-14 | Ricoh Company, Ltd. | Semiconductor laser drive device and image forming apparatus incorporating same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5761230A (en) | Laser-diode driving circuit with temperature compensation | |
EP0982880B1 (en) | Optical transmitter having temperature compensating function | |
US7492797B2 (en) | Laser driver circuit | |
JPH0467260B2 (ja) | ||
US20100166436A1 (en) | Optical transmitter circuit | |
JP2004158644A (ja) | 半導体レーザの光出力安定化回路および光送信モジュール | |
US5224112A (en) | Semiconductor laser device driving circuit | |
US6965357B2 (en) | Light-emitting element drive circuit | |
JPH0936810A (ja) | 光信号送信装置 | |
JPH05259545A (ja) | レーザダイオード駆動回路 | |
JP2008084963A (ja) | レーザダイオード駆動回路 | |
US4277755A (en) | Circuit arrangement for driving nonlinear threshold devices | |
JPH11121851A (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
JPH0142514B2 (ja) | ||
KR100459884B1 (ko) | 상한 전압 제한기 및 이를 채용한 레이저 다이오드 구동장치 | |
JP3311607B2 (ja) | レーザダイオード駆動装置 | |
JPH10321935A (ja) | 発光素子駆動回路 | |
JP2626470B2 (ja) | デジタル光通信における光出力制御装置 | |
JPH04129284A (ja) | レーザ・ダイオード駆動回路 | |
JP2993179B2 (ja) | レーザダイオード駆動回路 | |
JP2002324937A (ja) | 半導体レーザ制御装置 | |
JPH07106873A (ja) | 電圧モニタ回路 | |
JPH02241222A (ja) | マーク率検出回路 | |
JPH04286384A (ja) | レーザダイオードの出力制御回路 | |
JP2002064242A (ja) | レーザダイオード駆動方法および回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |