JPH0525536U - 不揮発性メモリ制御回路 - Google Patents

不揮発性メモリ制御回路

Info

Publication number
JPH0525536U
JPH0525536U JP4920191U JP4920191U JPH0525536U JP H0525536 U JPH0525536 U JP H0525536U JP 4920191 U JP4920191 U JP 4920191U JP 4920191 U JP4920191 U JP 4920191U JP H0525536 U JPH0525536 U JP H0525536U
Authority
JP
Japan
Prior art keywords
voltage
volatile memory
microcomputer
power supply
memory control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4920191U
Other languages
English (en)
Inventor
均 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4920191U priority Critical patent/JPH0525536U/ja
Publication of JPH0525536U publication Critical patent/JPH0525536U/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 本考案は、電源が切断されることによる不揮
発性メモリ内のデータの破壊を防止できる不揮発性メモ
リ制御回路を提供することを目的とする。 【構成】 不揮発性メモリ5をコントロールするマイク
ロコンピュータ4と、不揮発性メモリ5とこのマイクロ
コンピュータ4とに直流電源を供給する定電圧ダイオー
ド6の1次側入力電圧V1 が、予め定められた規定電圧
値(V1−V2 )よりも降下したことを検出する電圧降
下検出回路15とを備え、この電圧降下検出回路15に
よって上記1次側入力電圧V1 の降下が検出されたとき
に、不揮発性メモリ5のコントロールを許可しないアル
ゴリズムを上記マイクロコンピュータ4が有し、上記規
定電圧値(V1 −V2 )は、上記1次側入力電圧V1
が、不揮発性メモリ5とマイクロコンピュータ4とに供
給される直流電源電圧V2 まで降下する期間に、少なく
とも1回のメモリコントロールが可能な電圧値となって
いる。

Description

【考案の詳細な説明】
[考案の目的]
【0001】
【産業上の利用分野】
本考案は、テレビジョン受像機やその他の映像機器、音響機器などで選局デー タや音量調整データなどの制御データを格納しておくための不揮発性メモリをコ ントロールする不揮発性メモリ制御回路に関する。
【0002】
【従来の技術】
テレビジョン受像機などでは、操作の簡便さを図るために、機器の電源を再投 入したあとでも、電源をオフする以前の状態に音量調整値やチャンネル番号など が復帰するようになっている。これは電源が遮断されている状態でも格納された データを保持する不揮発性メモリに、音量調整値やチャンネル番号などのデータ を記憶させておくことで実現しており、音量調整などの操作の度に不揮発性メモ リ内のデータがマイクロコンピュータによって更新され、電源の投入時にこのメ モリ内のデータが呼び出され、音量の設定などに用いられる。 また画面の明るさ値などの映像データや機器の製造工場でのみ調整される画面 振幅値などの重要なデータもこの不揮発性メモリに格納されている。
【0003】
【考案が解決しようとする課題】
ところで、マイクロコンピュータによって不揮発性メモリをコントロールする のに要する時間は、通常数10msecであるが、このコントロール期間中に機器の 電源が遮断されると、不揮発性メモリ内の重要なデータが破壊されてしまう。特 にユーザーには取り扱えない画面振幅値などデータが破壊されると、異状な画面 が表示されて機器の正常な機能が失われるだけでなく、たとえば偏向回路などの 画面出力回路にストレスが掛かり、回路が破壊される場合がある。 このような重要なデータが破壊された場合には、ユーザー側でデータを正常に 復帰させることはできないので、工場などに修理を依頼することになる。
【0004】 本考案は、このよう課題を解決するために提案されたものであり、電源が切断 されることによる不揮発性メモリ内のデータの破壊を防止できる不揮発性メモリ 制御回路を提供することを目的とする。 [考案の構成]
【0005】
【課題を解決するための手段】
この目的を達成するために本考案による不揮発性メモリ制御回路は、不揮発性 メモリをコントロールするマイクロコンピュータと、不揮発性メモリとこのマイ クロコンピュータとに直流電源を供給するレギュレータの1次側入力電圧が、予 め定められた規定電圧値よりも降下したことを検出する電圧降下検出回路とを備 え、この電圧降下検出回路によって上記1次側入力電圧の降下が検出されたとき に、不揮発性メモリのコントロールを許可しないアルゴリズムを上記マイクロコ ンピュータが有し、上記規定電圧値は、上記1次側入力電圧が、不揮発性メモリ とマイクロコンピュータとに供給される直流電源電圧まで降下する期間に、少な くとも1回のメモリコントロールが可能な電圧値であることを特徴とする。
【0006】
【作用】
上述した構成によれば、レギュレータの1次側入力電圧が規定電圧値まで降下 する直前に電源が切断されても少なくとも1回のメモリコントロールが可能であ るから、不揮発性メモリ内のデータは破壊されない。 また規定電圧値まで降下した場合は、メモリのコントロールが許可されないの でメモリ内容を保護できる。
【0007】
【実施例】
以下、本考案による不揮発性メモリ制御回路の具体的な実施例を図面に基づき 詳細に説明する。図1の回路図に、この不揮発性メモリ制御回路の一実施例を示 す。 この図で、直流電源V1 の入力端子1には一端を接地した電源電圧保持用のコ ンデンサ2が接続され、この電源入力端子1が抵抗3を介してマイクロコンピュ ータ4と不揮発性メモリ5の電源供給端子VDDに接続される。これら電源供給端 子VDDと接地間にはレギュレータをなす定電圧ダイオード6が接続される。この 抵抗3と定電圧ダイオード6の接続点(給電点)Bからは定電圧化された直流電 源V2 がマイクロコンピュータ4と不揮発性メモリ5に給電され、この不揮発性 メモリ5とメモリをコントロールするマイクロコンピュータ4とが共通の電源で 動作される。この給電点Bの電圧が低下すると、不揮発性メモリ自身が動作を停 止する。電源電圧保持用のコンデンサ2は、電源電圧が(V1 −V2 )に降下し てから、1回のメモリコントロールに必要な時間以上給電点Bの電圧がV2 に保 持できるような容量に設定されている。 また給電点Bには、コンデンサ側が接地された抵抗7とコンデンサ8の直列回 路からなるリセット回路9が接続され、この抵抗7とコンデンサ8の接続点がマ イクロコンピュータ4のリセット端子に接続される。マイクロコンピュータ4は このリセット回路9から出力されるリセット信号電圧がローレベルであるときに 内部動作がリセットされ、リセット信号電圧の立ち上がりで動作を開始する。 また電源入力端子1は、定電圧ダイオード10と抵抗11の直列回路を介して 接地され、定電圧ダイオード10と抵抗11の接続点が抵抗12を介してトラン ジスタ13のベースに接続される。エミッタが接地されたこのトランジスタ13 のコレクタは抵抗14を介して給電点Bに接続される。またコレクタはマイクロ コンピュータ4の電圧降下検出端子に接続される。電圧降下検出回路15を構成 するこのトランジスタ13によって電源入力端子1の直流電圧V1 (レギュレー タの1次側入力電圧)が、所定電圧すなわち(V1 −V2 )に到達したことの検 出が行なわれ、電圧降下検出信号がマイクロコンピュータ4に供給される。マイ クロコンピュータ4では、この電圧降下検出信号に基づき電源電圧が降下したと 判定したときに、メモリコントロール動作を停止するようにアルゴリズムが組ま れている。すなわちマイクロコンピュータ4によるメモリコントロール動作は、 電源入力端子1の電圧が(V1 −V2 )以上の期間だけ許可されるようになって いる。 このマイクロコンピュータ4には適用機器がテレビジョン受像機であれば、音 量調整値やチャンネル番号などの入力データが、音量やチャンネルなどの変更毎 に取り込まれ、データバスとアドレスバスからなるシステムバスで接続される不 揮発性メモリ5にこれらのデータが格納される。電源投入時にこの不揮発性メモ リ5から読み出されたこれらのデータは、音量調整回路やチャンネル設定回路な どの外部回路に出力される。 図2はこの不揮発性メモリコントロール回路の電源接続から切断までの電圧タ イミング図を示す。この図で、符号のaはA点(電源入力端子)の直流電源電圧 、符号のbは給電点Bの直流電源電圧、符号のcはC点のリセット信号電圧をそ れぞれ示す。また符号のdは、トランジスタのコレクタ端Dから出力される検出 信号電圧である。
【0008】 この構成の不揮発性メモリコントロール回路では、電源投入後にリセット信号 が立ち上がってからマイクロコンピュータ4の動作が開始されるが、期間TS を 経て電源電圧が(V1 −V2 )以上に立ち上がったことが検出信号dの立ち下が りで判断されたあとにメモリコントロールの動作が受け付けられ、検出信号dが ローレベルに保持されている期間TM だけ不揮発性メモリ5のコントロールが許 可される。 また電源切断時に、コンデンサ2の働きで給電点Bの直流電圧が(V1 −V2 )に降下後にTE の期間だけV2 に保持されるため、メモリコントロール許可期 間TM の終了直前、すなわち電源電圧が(V1 −V2 )に降下して電圧降下検出 信号が出力される直前にメモリコントロールの動作が開始されれば、1回だけは メモリコントロール動作を行なうことができる。したがって、メモリコントロー ル中に電源電圧が低下してコントロール動作が不能になることによる不揮発性メ モリ5内のデータの破壊が回避される。 なお、電圧降下検出信号が出力されたあと、すなわちメモリコントロール許可 期間TM が過ぎたあとに、メモリコントロールの要求があった場合には、コント ロール動作は許可されない。電源電圧がV2 以下となると、マイクロコンピュー タと不揮発性メモリの動作が停止する。
【0009】
【考案の効果】 以上説明したように本考案によれば、機器の電源が切断されることによる不揮 発性メモリ内のデータの破壊を防止できるので、機器に対して高い信頼性を与え ることができる。
【提出日】平成4年10月1日
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】考案の詳細な説明
【補正方法】変更
【補正内容】 【考案の詳細な説明】
【0001】 [考案の目的]
【産業上の利用分野】
本考案は、テレビジョン受像機やその他の映像機器、音響機器などで選局デー タや音量調整データなどの制御データを格納しておくための不揮発性メモリをコ ントロールする不揮発性メモリ制御回路に関する。
【0002】
【従来の技術】
テレビジョン受像機などでは、操作の簡便さを図るために、機器の電源を再投 入したあとでも、電源をオフする以前の状態に音量調整値やチャンネル番号など が復帰するようになっている。これは電源が遮断されている状態でも格納された データを保持する不揮発性メモリに、音量調整値やチャンネル番号などのデータ を記憶させておくことで実現しており、音量調整などの操作の度に不揮発性メモ リ内のデータがマイクロコンピュータによって更新され、電源の投入時にこのメ モリ内のデータが呼び出され、音量の設定などに用いられる。 また画面の明るさ値などの映像データや機器の製造工場でのみ調整される画面 振幅値などの重要なデータもこの不揮発性メモリに格納されている。
【0003】
【考案が解決しようとする課題】
ところで、マイクロコンピュータによって不揮発性メモリをコントロールする のに要する時間は、通常数10msecであるが、このコントロール期間中に機器の 電源が遮断されると、不揮発性メモリ内の重要なデータが破壊されてしまう。特 にユーザーには取り扱えない画面振幅値などデータが破壊されると、異状な画面 が表示されて機器の正常な機能が失われるだけでなく、たとえば偏向回路などの 画面出力回路にストレスが掛かり、回路が破壊される場合がある。 このような重要なデータが破壊された場合には、ユーザー側でデータを正常に 復帰させることはできないので、工場などに修理を依頼することになる。
【0004】 本考案は、このよう課題を解決するために提案されたものであり、電源が切断 されることによる不揮発性メモリ内のデータの破壊を防止できる不揮発性メモリ 制御回路を提供することを目的とする。 [考案の構成]
【0005】
【課題を解決するための手段】
この目的を達成するために本考案による不揮発性メモリ制御回路は、不揮発性 メモリをコントロールするマイクロコンピュータと、不揮発性メモリとこのマイ クロコンピュータとに直流電源を供給するレギュレータの1次側入力電圧が、予 め定められた規定電圧値よりも降下したことを検出する電圧降下検出回路とを備 え、この電圧降下検出回路によって上記1次側入力電圧の降下が検出されたとき に、不揮発性メモリのコントロールを許可しないアルゴリズムを上記マイクロコ ンピュータが有し、上記規定電圧値は、上記1次側入力電圧が、不揮発性メモリ とマイクロコンピュータとに供給される直流電源電圧まで降下する期間に、少な くとも1回のメモリコントロールが可能な電圧値であることを特徴とする。
【0006】
【作用】
上述した構成によれば、レギュレータの1次側入力電圧が規定電圧値まで降下 する直前に電源が切断されても少なくとも1回のメモリコントロールが可能であ るから、不揮発性メモリ内のデータは破壊されない。 また規定電圧値まで降下した場合は、メモリのコントロールが許可されないの でメモリ内容を保護できる。
【0007】
【実施例】
以下、本考案による不揮発性メモリ制御回路の具体的な実施例を図面に基づき 詳細に説明する。図1の回路図に、この不揮発性メモリ制御回路の一実施例を示 す。 この図で、直流電源V1 の入力端子1には一端を接地した電源電圧保持用のコ ンデンサ2が接続され、この電源入力端子1が抵抗3を介してマイクロコンピュ ータ4と不揮発性メモリ5の電源供給端子VDDに接続される。これら電源供給端 子VDDと接地間にはレギュレータをなす定電圧ダイオード6が接続される。この 抵抗3と定電圧ダイオード6の接続点(給電点)Bからは定電圧化された直流電 源V2 がマイクロコンピュータ4と不揮発性メモリ5に給電され、この不揮発性 メモリ5とメモリをコントロールするマイクロコンピュータ4とが共通の電源で 動作される。この給電点Bの電圧が低下すると、不揮発性メモリ自身が動作を停 止する。電源電圧保持用のコンデンサ2は、電源電圧が(V1 −V2 )に降下し てから、1回のメモリコントロールに必要な時間以上給電点Bの電圧がV2 に保 持できるような容量に設定されている。 また給電点Bには、コンデンサ側が接地された抵抗7とコンデンサ8の直列回 路からなるリセット回路9が接続され、この抵抗7とコンデンサ8の接続点がマ イクロコンピュータ4のリセット端子に接続される。マイクロコンピュータ4は このリセット回路9から出力されるリセット信号電圧がローレベルであるときに 内部動作がリセットされ、リセット信号電圧の立ち上がりで動作を開始する。 また電源入力端子1は、定電圧ダイオード10と抵抗11の直列回路を介して 接地され、定電圧ダイオード10と抵抗11の接続点が抵抗12を介してトラン ジスタ13のベースに接続される。エミッタが接地されたこのトランジスタ13 のコレクタは抵抗14を介して給電点Bに接続される。またコレクタはマイクロ コンピュータ4の電圧降下検出端子に接続される。電圧降下検出回路15を構成 するこのトランジスタ13によって電源入力端子1の直流電圧V1 (レギュレー タの1次側入力電圧)が、所定電圧すなわち(V1 −V2 )に到達したことの検 出が行なわれ、電圧降下検出信号がマイクロコンピュータ4に供給される。マイ クロコンピュータ4では、この電圧降下検出信号に基づき電源電圧が降下したと 判定したときに、メモリコントロール動作を停止するようにアルゴリズムが組ま れている。すなわちマイクロコンピュータ4によるメモリコントロール動作は、 電源入力端子1の電圧が(V1 −V2 )以上の期間だけ許可されるようになって いる。 このマイクロコンピュータ4には適用機器がテレビジョン受像機であれば、音 量調整値やチャンネル番号などの入力データが、音量やチャンネルなどの変更毎 に取り込まれ、データバスとアドレスバスからなるシステムバスで接続される不 揮発性メモリ5にこれらのデータが格納される。電源投入時にこの不揮発性メモ リ5から読み出されたこれらのデータは、音量調整回路やチャンネル設定回路な どの外部回路に出力される。 図2はこの不揮発性メモリコントロール回路の電源接続から切断までの電圧タ イミング図を示す。この図で、符号のaはA点(電源入力端子)の直流電源電圧 、符号のbは給電点Bの直流電源電圧、符号のcはC点のリセット信号電圧をそ れぞれ示す。また符号のdは、トランジスタのコレクタ端Dから出力される検出 信号電圧である。
【0008】 この構成の不揮発性メモリコントロール回路では、電源投入後にリセット信号 が立ち上がってからマイクロコンピュータ4の動作が開始されるが、期間TS を 経て電源電圧が(V1 −V2 )以上に立ち上がったことが検出信号dの立ち下が りで判断されたあとにメモリコントロールの動作が受け付けられ、検出信号dが ローレベルに保持されている期間TM だけ不揮発性メモリ5のコントロールが許 可される。 また電源切断時に、コンデンサ2の働きで給電点Bの直流電圧が(V1 −V2 )に降下後にTE の期間だけV2 に保持されるため、メモリコントロール許可期 間TM の終了直前、すなわち電源電圧が(V1 −V2 )に降下して電圧降下検出 信号が出力される直前にメモリコントロールの動作が開始されれば、1回だけは メモリコントロール動作を行なうことができる。したがって、メモリコントロー ル中に電源電圧が低下してコントロール動作が不能になることによる不揮発性メ モリ5内のデータの破壊が回避される。 なお、電圧降下検出信号が出力されたあと、すなわちメモリコントロール許可 期間TM が過ぎたあとに、メモリコントロールの要求があった場合には、コント ロール動作は許可されない。電源電圧がV2 以下となると、マイクロコンピュー タと不揮発性メモリの動作が停止する。
【0009】
【考案の効果】
以上説明したように本考案によれば、機器の電源が切断されることによる不揮 発性メモリ内のデータの破壊を防止できるので、機器に対して高い信頼性を与え ることができる。
【図面の簡単な説明】
【図1】本考案による不揮発性メモリコントロール回路
の一実施例を示す回路図。
【図2】図1のメモリコントロール回路の動作を説明す
るためのタイミング図。
【符号の説明】
1…電源入力端子 2…電源電圧保持用
のコンデンサ 4…マイクロコンピュータ 5…不揮発性メモリ 6…定電圧ダイオード 9…リセット回路 10…定電圧ダイオード 13…電圧降下検
出用のトラジスタ 15…電圧降下検出回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年10月1日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 不揮発性メモリをコントロールするマイ
    クロコンピュータと、 不揮発性メモリとこのマイクロ
    コンピュータとに直流電源を供給するレギュレータの1
    次側入力電圧が、予め定められた規定電圧値よりも降下
    したことを検出する電圧降下検出回路とを備え、 この電圧降下検出回路によって上記1次側入力電圧の降
    下が検出されたときに、不揮発性メモリのコントロール
    を許可しないアルゴリズムを上記マイクロコンピュータ
    が有し、 上記規定電圧値は、上記1次側入力電圧が、不揮発性メ
    モリとマイクロコンピュータとに供給される直流電源電
    圧まで降下する期間に、少なくとも1回のメモリコント
    ロールが可能な電圧値であることを特徴とする不揮発性
    メモリ制御回路。
JP4920191U 1991-05-31 1991-05-31 不揮発性メモリ制御回路 Withdrawn JPH0525536U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4920191U JPH0525536U (ja) 1991-05-31 1991-05-31 不揮発性メモリ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4920191U JPH0525536U (ja) 1991-05-31 1991-05-31 不揮発性メモリ制御回路

Publications (1)

Publication Number Publication Date
JPH0525536U true JPH0525536U (ja) 1993-04-02

Family

ID=12824384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4920191U Withdrawn JPH0525536U (ja) 1991-05-31 1991-05-31 不揮発性メモリ制御回路

Country Status (1)

Country Link
JP (1) JPH0525536U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110994B1 (ko) * 2004-09-22 2012-02-17 프리스케일 세미컨덕터, 인크. 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110994B1 (ko) * 2004-09-22 2012-02-17 프리스케일 세미컨덕터, 인크. 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치

Similar Documents

Publication Publication Date Title
JP4368302B2 (ja) 電源から遮断された状態の間にeepromをイネーブルに保持するためのシステム
JPH0746297B2 (ja) 電子機器
US5528749A (en) Automatic instrument turn off/on for error correction
US20110122671A1 (en) Systems and methods for controlling integrated circuit operation with below ground pin voltage
JPH0525536U (ja) 不揮発性メモリ制御回路
JP2662171B2 (ja) ノイズによりターンオフされたセットの自動ターンオン方法
KR960011281B1 (ko) 불휘발성 메모리 제어 장치
US10114437B2 (en) Portable device and calibration method thereof
JPH0754486B2 (ja) メモリ保持システム
KR0147548B1 (ko) Eeprom을 이용한 라스트 값 메모리 회로 및 라스트값 인출방법
EP1665060B1 (en) Active pull up apparatus for a data bus
JP3198785B2 (ja) 遠隔操作制御装置
KR100260138B1 (ko) 재기록메모리의자동설정방법
JP3033449U (ja) 不揮発性メモリのデータ確認装置
JP3009236B2 (ja) デバイスの活性保守方式
JP3064008B2 (ja) テレビ付インターホンの停電制御方法
US5724298A (en) Low leakage data retention power supply circuit
JP2892208B2 (ja) メモリバックアップ回路
KR0139085B1 (ko) 전원on시 컬러텔레비전의 자기진단방법(self-diagnosting method of television)
JPH0746038Y2 (ja) 保護装置
JP3303950B2 (ja) マイコンの電源回路
JPS6316947B2 (ja)
JPH0317475Y2 (ja)
JPH06109781A (ja) 電源リセット回路及びこれを用いた画面誤表示防止システム
JPS58169607A (ja) リセツト回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19950810