KR100806811B1 - 액정 표시 장치 및 이의 리페어 방법 - Google Patents

액정 표시 장치 및 이의 리페어 방법 Download PDF

Info

Publication number
KR100806811B1
KR100806811B1 KR1020050127238A KR20050127238A KR100806811B1 KR 100806811 B1 KR100806811 B1 KR 100806811B1 KR 1020050127238 A KR1020050127238 A KR 1020050127238A KR 20050127238 A KR20050127238 A KR 20050127238A KR 100806811 B1 KR100806811 B1 KR 100806811B1
Authority
KR
South Korea
Prior art keywords
pixel
liquid crystal
thin film
pixel electrode
crystal display
Prior art date
Application number
KR1020050127238A
Other languages
English (en)
Other versions
KR20070066264A (ko
Inventor
남승희
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050127238A priority Critical patent/KR100806811B1/ko
Publication of KR20070066264A publication Critical patent/KR20070066264A/ko
Application granted granted Critical
Publication of KR100806811B1 publication Critical patent/KR100806811B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 부위에 단선이 발생하여 해당 화소에 신호가 인가되지 않아 휘점 또는 암점화되었을 때, 인접한 화소와 링크하여 동일한 신호로 구동함으로써, 점결함(point defect)을 시각적으로 무결점화하는 액정 표시 장치 및 이의 리페어 방법에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 각 박막 트랜지스터와 연결되는 게이트 라인 및 데이터 라인과 소정 간격 이격되어, 상기 게이트 라인과 데이터 라인으로 정의되는 화소 영역에 형성되며, 인접한 다른 게이트 라인과 오버랩하는 화소 전극과, 인접한 화소 전극들에 각각 소정 부분 오버랩하며 형성된 보상 패턴 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 한다.
레이저 컷팅(laser cutting), 레이저 쇼팅(laser shorting), 휘점, 암점, 화소 링크

Description

액정 표시 장치 및 이의 리페어 방법{Liquid Crystal Display Device and Method for Repairing the Same}
도 1은 종래의 액정 표시 장치를 나타낸 분해사시도
도 2는 종래의 액정 표시 장치에 있어서, 블랙 상태에서 관찰시 발생되는 휘점 불량을 나타낸 평면도
도 3은 도 2의 휘점 불량부 및 이의 인접 화소를 나타낸 단면도
도 4는 종래의 액정 표시 장치에 있어서, 박막 트랜지스터의 소오스 전극과 드레인 전극과의 연결에 의한 휘점을 나타낸 사진
도 5는 본 발명의 액정 표시 장치의 일 실시예에 따른 평면도
도 6은 도 5의 I~I' 선상의 단면도
도 7은 도 5의 리페어 후의 I~I' 선상의 단면도
도 8은 본 발명의 액정 표시 장치의 다른 실시예에 따른 평면도
도 9는 도 8의 Ⅱ~Ⅱ' 선상의 단면도
도 10은 도 8의 리페어 후의 Ⅱ~Ⅱ' 선상의 단면도
도 11은 도 8의 변형예를 나타낸 평면도
*도면의 주요 부분에 대한 부호의 설명*
100 : 제 1 기판 101 : 게이트 라인
101a : 게이트 전극 102 : 데이터 라인
102a : 소오스 전극 102b : 드레인 전극
103 : 화소 전극 104 : 게이트 절연막
106 : 보호막 111 : 전단 게이트 라인
본 발명은 액정 표시 장치에 관한 것으로 특히, 박막 트랜지스터 부위에 단선이 발생하여 해당 화소에 신호가 인가되지 않아 휘점 또는 암점화되었을 때, 인접한 화소와 링크하여 동일한 신호로 구동함으로써, 점결함(point defect)을 시각적으로 무결점화하는 액정 표시 장치 및 이의 리페어 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으 로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.
도 1은 종래의 액정 표시 장치를 나타낸 분해사시도이다.
종래의 액정 표시 장치(10)는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 게이트 라인(4)에 인가되는 신호에 따라 상기 데이터 라인(5)의 데이터 신호를 상기 각 화소 전극(6)에 인가한다.
그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분 에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판(1, 2) 사이에 형성된 액정층(3)의 액정이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN 모드(Twisted Nematic mode) 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치 외에 수평 전계를 이용한 횡전계 모드(In-Plane Switching(IPS) mode) 액정 표시 장치가 개발되었다. 상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하에는 종래의 액정 표시 장치에서 휘점이 관찰되는 원인을 살펴본다.
도 2는 종래의 액정 표시 장치에 있어서, 블랙 상태에서 관찰시 발생되는 휘점 불량을 나타낸 평면도이며, 도 3은 도 2의 휘점 불량부 및 이의 인접 화소를 나타낸 단면도이다.
도 2 및 도 3과 같이, TN 모드로 구현되는 액정 표시 장치는 도 1에 대해 설명한 바와 같이, 서로 대향된 제 1, 제 2 기판(1, 2)과, 제 1 기판(1)의 매 화소 영역마다 형성된 화소 전극(6)과, 상기 제 2 기판(2) 전면에 형성된 공통 전극(9)을 포함하여 이루어진다. 또한, 제 2 기판(2) 상의 비화소 영역에 대하여는 블랙 매트릭스층(7)이 대응되며, 화소 영역에 대하여서는 컬러 필터층(8)이 대응되어 형성된다.
그리고, 도시되지는 않았지만, 상기 제 1, 제 2 기판(1, 2)의 서로 대향되는 최상부면 상에는 배향막(미도시)이 형성된다.
이와 같이 형성된 TN 모드의 액정 표시 장치는 상기 박막 트랜지스터의 형성기 소오스/드레인 전극간의 패터닝이 정상적으로 이루어지지 않아, 소오스/드레인 전극간의 분리가 되지 않거나, 혹은 박막 트랜지스터 부위에 전도성 이물이 남아 박막 트랜지스터의 구동 불량 및 단선 등의 영향으로, 블랙 상태(black state)에서, 휘점(15)이 발생할 수 있다.
일반적으로 높은 그레이(화이트 상태)를 구현하는 경우 빛샘에 의해 일 영역이 어둡게 보이는 것을 암점이라 하고, 낮은 그레이(블랙 상태)를 구현하는 경우 빛샘에 의해 일 영역이 밝게 보이는 것을 휘점이라 한다. 이 때, 사람의 눈은 밝은 상태에서의 암점보다는 상대적으로 어두운 상태에서의 휘점에 민감하게 됨으로써 액정 패널의 양불 판정시 암점보다는 휘점 불량에 더 엄격한 기준을 부여하게 된다. 이에 따라, 휘점 발생에 의한 패널의 불량률을 최소화하기 위한 방안이 요구되고 있다.
종래의 액정 표시 장치의 제 1 기판(1)과 제 2 기판(2)의 각 박막에 불량이 발생하면 리워크(rework) 공정을 진행하여 다시 해당 박막의 증착 공정을 진행하는 등의 리페어하는 공정을 진행한다.
그러나, 상술한 리워크 공정을 진행함에도 상기 도 2 및 도 3과 같이, 상기 제 1 기판(1) 상의 박막 트랜지스터에 이물이 남아 박막 트랜지스터의 정상적인 구동이 이루어지지 않는 경우가 발생하기도 하며, 이와 같이, 이물(21)이 남은 상태로 상기 제 1, 제 2 기판(1, 2)이 합착된 상태에서는 리워크(rework)가 불가하며, 리페어 또한 용이하지 않은 실정이다.
도 4는 종래의 액정 표시 장치의 박막 트랜지스터의 소오스 전극과 드레인 전극과의 연결에 의한 휘점을 나타낸 사진이다.
도 4는 종래의 액정 표시 장치에 있어서, 데이터 라인과 소오스/드레인 전극을 패터닝시 소오스 전극과 드레인 전극간의 분리가 정상적으로 이루어지지 못하고, 일측에서 소오스 전극과 드레인 전극이 연결되었을 때를 도시한 것으로, 이와 같은 경우에는 상기 소오스 전극과 드레인 전극이 연결된 해당 박막 트랜지스터는 정상적인 스위칭 기능을 하지 못하게 되고, 이에 따라, 해당 박막 트랜지스터와 연결된 화소 전극에 정상적인 신호가 인가되지 못해 해당 화소 영역이 이상 구동하게 될 것이다. 이러한 이상 구동은 블랙 상태에서는 휘점으로, 화이트 상태에서는 암점으로 관찰될 수 있다.
상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.
액정 패널 내부의 하부 기판 측에 형성된 박막 트랜지스터에 이물이 남아있거나 혹은 패터닝이 정상적이지 못하거나 혹은 구동 이상이 발생했을 때, 모드에 따라 정도는 다르지만 블랙 상태에서 휘점 불량이 발생한다. 액정 패널의 제조시 상하부 기판의 합착 전 각 기판의 어레이 공정시에 이물이 박막 상에 남은 경우에 는 해당 박막을 다시 증착하는 리워크(rework) 공정을 진행하거나 혹은 해당 부위를 리페어하는 등으로 이물을 제거하거나 혹은 패터닝을 정상적으로 수행할 수 있다. 그러나, 이러한 공정을 통해서도 패터닝이 정상적으로 수행되지 못하거나 또는 이물이 제거되지 못하거나 혹은 증착 후 세정 공정 중에 기판측으로 떨어진 이물을 남긴채 액정 패널의 상하부 기판이 합착된 경우에는, 종래 이로 인한 휘점 불량에 대한 해결책이 전무한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 박막 트랜지스터 부위에 단선이 발생하여 해당 화소에 신호가 인가되지 않아 휘점 또는 암점화되었을 때, 인접한 화소와 링크하여 동일한 신호로 구동함으로써, 점결함(point defect)을 시각적으로 무결점화하는 액정 표시 장치 및 이의 리페어 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 각 박막 트랜지스터와 연결되는 게이트 라인 및 데이터 라인과 소정 간격 이격되어, 상기 게이트 라인과 데이터 라인으로 정의되는 화소 영역에 형성되며, 인접한 다른 게이트 라인과 오버랩하는 화소 전극과, 인접한 화소 전극들에 각각 소정 부분 오버랩하며 형성된 보상 패턴 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐에 그 특징이 있다.
여기서, 상기 보상 패턴은 상하로 인접한 화소 전극을 연결하는 것이다.
이러한 상기 보상 패턴은 상기 데이터 라인과 동일층에 형성되거나, 혹은 상기 보상 패턴은 게이트 라인과 동일층에 형성된다. 이 때, 상기 보상 패턴은 상기 게이트 라인과 이격되어 형성된다.
상기 보상 패턴은 리페어시 상기 인접한 화소 전극들을 전기적으로 연결시킨다.
상기 리페어는 상기 보상 패턴과 상기 화소 전극들을 쇼트시키도록 이루어진다. 이 때, 상기 보상 패턴과 상기 화소 전극들간의 쇼트는 레이저 조사하여 이루어진다.
그리고, 상기 리페어시 상기 화소 전극과 연결된 상기 박막 트랜지스터는 절단된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 리페어 방법은 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 각 박막 트랜지스터와 연결되는 게이트 라인 및 데이터 라인과 소정 간격 이격되어, 상기 게이트 라인과 데이터 라인으로 정의되는 화소 영역에 형성되며, 인접한 다른 게이트 라인과 오버랩하는 화소 전극과, 인접한 화소 전극들에 각각 소정 부분 오버랩하며 형성된 보상 패턴 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 액정 표시 장치의 리페어 방법에 있어서, 휘점 또는 암점이 발생된 화소 전극과 이에 연결되는 박막 트랜지스터를 컷팅하는 단계 및 상기 화소 전극과 인접한 화소 전극에 걸쳐 형성된 보상 패턴을 쇼팅(shorting)하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 컷팅은 레이저를 이용하여 이루어지며, 상기 컷팅은 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극 상에 이루어진다. 이 때, 상기 컷팅이 이루어지는 소오스 전극 또는 드레인 전극 부위는 타 배선과 오버랩하지 않는 부위이다.
또한, 상기 화소 전극과 보상 패턴과의 쇼팅은 레이저를 조사하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 5는 본 발명의 액정 표시 장치의 일 실시예에 따른 평면도이며, 도 6은 도 5의 I~I' 선상의 단면도이고, 도 6은 도 5의 리페어 후의 I~I' 선상의 단면도이다.
도 5 및 도 6과 같이, 본 발명의 일 실시예에 따른 액정 표시 장치는 서로 대향되는 제 1 기판(100) 및 제 2 기판(미도시)과, 상기 제 1 기판(100) 상에 서로 교차하여 화소 영역들을 정의하는 복수개의 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)들과 데이터 라인(102)들의 각 교차부에 형성된 박막 트랜지스터(TFT1, TFT2) 및 상기 각 화소 영역에 형성되며 전단 게이트 라인(111)과 소정 부분 오버랩하는 복수개의 화소 전극(103)을 포함하여 이루어진다.
상기 각 박막 트랜지스터는 채널이 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(102a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터는, 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a)과, 상기 데이터 라인(102)에서 돌출되어 형성된 'U'자형의 소오스 전극(102a)과, 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(102a) 내부로 들어오는 드레인 전극(102b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(102), 소오스 전극(102a), 드레인 전극(102b) 하부 및 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 채널 영역 하부에는 반도체층(도 5내지 7에는 미도시)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 상기 소오스/드레인 전극(102a, 102b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(102), 소오스 전극(102a) 및 드레인 전극(102b) 하측에 형성될 수도 있다. 한편, 도시된 바에 따르면, 상기 소오스 전극(102a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(102a)의 형상이 '-'자이든 어느 경우이든 적용 가능할 것이다.
그리고, 도 7과 같이, 상기 게이트 라인(101)과 데이터 라인(102)의 층간에 는 게이트 절연막(104)이 형성되며, 상기 데이터 라인(102)과 화소 전극(103)간의 층간에는 보호막(106)이 형성된다. 여기서, 상기 보호막(106)은 박막 트랜지스터의 드레인 전극(102b)의 상부의 소정 부위에 대응하여 보호막 홀(106a)을 구비하여 형성된다.
이와 같은 액정 표시 장치의 소정 화소에 도 6 및 도 8과 같이, 박막 트랜지스터(TFT1)의 정상적인 패터닝이 이루어지지 않아, 단선이나 쇼트 등의 문제가 발생하며, 상기 박막 트랜지스터(TFT1)가 이상 구동을 하게 된다. 이런 경우, 블랙 상태에서 휘점이 발생할 수 있다. 이러한 휘점이 발생된 액정 표시 장치의 리페어는 다음과 같이 이루어진다.
도 5 및 도 7과 같이, 상기 박막 트랜지스터(TFT1)의 이상이 발생된다면, 상기 박막 트랜지스터(TFT1)와 이와 연결된 화소 전극(103)을 컷팅(A 부위)하면, 상기 화소 전극(103)과 해당 박막 트랜지스터(TFT1)가 절연된다. 이 때, 컷팅 부위(A)는 상기 박막 트랜지스터(TFT1)의 소오스 전극(102a)이나, 드레인 전극(102b)의 일부에 해당할 것이며, 컷팅이 가능하기 위해서는 도시된 바와 같이, 그 수직 단면에서 금속 배선이 한층이 형성되는 상기 드레인 전극(102b) 중 화소 전극(103)이나 게이트 전극(101a)과 오버랩하지 않는 부위로 한다. 즉, 금속 배선이 단일층으로 이루어진 부위에 컷팅을 시행한다.
상기 화소 전극(103)은 상측에 있는 전단 게이트 라인(111)과 일부 오버랩되어 있는데, 상기 전단 게이트 라인(111)과 오버랩되어 있는 화소 전극(103)을 B 부위처럼 레이저로 조사하여 서로 쇼트시키는 리페어를 수행한다. 이 때는, 상기 전 단 게이트 라인(111)과 화소 전극(103)이 오버랩되어 있는 부분의 소정 부분을 선택적으로 조사하여, 도 7과 같이, 조사 부위의 상기 전단 게이트 라인(111)과 화소 전극(103) 사이의 층간의 게이트 절연막(104) 및 보호막(106)을 파괴하여, 레이저 조사시 에너지에 의해 상기 전단 게이트 라인(111) 표면까지 상부에 있는 상기 화소 전극(103)이 녹아내려 들어가게 되어 상기 화소 전극(103)과 상기 전단 게이트 라인(111)이 쇼트(short)된다.
여기서, 설명하지 않은 부호 113은 상기 화소 전극(103) 중 상기 전단 게이트 라인(111)과 쇼트된 부위이다.
이와 같이, 레이저 조사에 의해 상기 전단 게이트 라인(111)과 상기 화소 전극(103)이 쇼트되면, 상기 전단 게이트 라인(111)과 상기 화소 전극(103)이 전기적으로 연결되며, 따라서, 상기 전단 게이트 라인(111)에 게이트 구동 신호(Von)가 인가되는 때를 제외하고는 계속적으로 오프 신호(Voff)를 유지하게 된다. 즉, 상기 박막 트랜지스터(TFT1)의 불량이 발생된 화소 전극(103)에 인가되는 신호는 1 프레임 내 소정 시간(전단 게이트 라인에 게이트 구동 신호(Von)가 인가되는 때)을 제외하고는 계속적으로 오프 신호(Voff)가 인가되는 것이다.
이 경우, 상기 게이트 구동 신호(Von)가 약 20~30V라 하고, 상기 오프 신호(Voff)는 0V이라 하고, 상기 제 2 기판(미도시) 상의 공통 전극(미도시)에 인가되는 공통 전압 신호(Vcom)가 약 3~5V라고 하면, 리페어 후 상기 전단 게이트 라인(111)과 전기적으로 연결되는 상기 화소 전극(103)에 걸리는 전압은 약 0V이다. 이 경우, 상기 박막 트랜지스터(TFT1)에 의해 구동 불량이 발생된 화소 전극(103)은 상기 제 2 기판 상측에 형성된 공통 전극(미도시)과 약하게 수직 전계가 발생되며, 이에 따라, 상기 해당 화소 전극(103)이 형성된 화소는 액정이 서게 되며, 이에 따라, 약한 블랙 상태로 관찰될 것이다. 따라서, 블랙 상태에서 박막 트랜지스터(TFT1)의 이상 구동에 따른 영향없이, 정상 블랙 상태로 구현된다.
상술한 본 발명의 액정 표시 장치는 TN 모드로서, 노멀리 화이트 모드(normally white)로 구동된다고 할 때, 정상 화소의 오프(off)시에는 화이트 상태를 나타내고, 온(on)시에는 블랙 상태를 나타낼 것이다. 이 경우, 상기 박막 트랜지스터의 이상이 발생된 화소는 리페어 처리 후에는 온(on)/오프(off)의 관계없이 약한 블랙 상태를 나타낼 것으로, 휘점으로 관찰되었던 부위가 암점으로 보이게 될 것이다. 일반적으로, 암점보다는 휘점이 불량으로서의 인지도가 크기 때문에 이와 같은 리페어 공정을 통해 시각적인 결함을 줄일 수 있게 되는 것이다.
이와 같은 리페어 처리를 하게 되면, 리페어된 부위가 해당 화소의 박막 트랜지스터의 이상 구동에 관계없이, 휘점 불량이 발생된 화소의 전단 게이트 라인에 구동 전압 신호가 인가되는 때를 제외하고는 계속적으로 오프 신호가 인가되는 것으로, 3 ~5V의 공통 전압이 걸려있는 상기 제 2 기판 상에 형성된 공통 전극과의 사이에 약하게 수직 전계가 걸려있어, 지속적으로 약한 블랙 상태를 나타낸다. 이 경우, 온(on) 상태에서 휘점 불량을 개선할 수 있으나, 오프 상태에서는 오히려 화이트 상태에서, 불량이 발생된 해당 화소가 암점(약한 블랙 상태)으로 보여져 부분적으로 관찰될 수도 있을 것이다. 물론, 블랙 상태에서 휘점이 화이트 상태에서 암점보다 식별하는 정도는 클 것이나, 이러한 점(화이트 상태에서의 암점)도 식별이 가능할 수 있으므로, 개선의 필요가 있다. 이하에서는 이 점을 개선하기 위한 액정 표시 장치 및 이의 리페어 방법에 대해 설명한다.
도 8은 본 발명의 액정 표시 장치의 다른 실시예에 따른 평면도이며, 도 9은 도 8의 Ⅱ~Ⅱ' 선상의 단면도이고, 도 10은 도 8의 리페어 후의 Ⅱ~Ⅱ' 선상의 단면도이다.
도 8 및 도 9와 같이, 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(100) 및 제 2 기판(미도시)과, 상기 제 1 기판(100) 상에 서로 교차하여 화소 영역들을 정의하는 복수개의 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)들과 데이터 라인(102)들의 각 교차부에 형성된 박막 트랜지스터(TFT1, TFT2)와, 상기 화소 영역의 전단 게이트 라인(111)과 오버랩하여 상기 화소 영역에 형성되는 화소 전극(103a) 및 상기 화소 전극과 상기 전단 게이트 라인(111)에 의해 구동되는 전단 화소 전극(103b)에 각각 소정 부분 오버랩하여 형성된 보상 패턴(110)을 포함하여 이루어진다.
여기서, 전단 게이트 라인(111)은 현재의 정의된 화소 영역의 전단에 형성된 게이트 라인을 의미하고, 전단 화소 전극(103b)은 상기 전단 게이트 라인(111)과 상기 데이터 라인(102)에 의해 정의되는 화소 영역에 형성되는 화소 전극을 의미한다. 본 발명에 있어서, 각 화소 전극(103a)들은 각각 화소 영역에 형성되며, 전단 게이트 라인(111)과 인접하며 형성된 전단 화소 전극(103b)에 대해서는 이격하도록 형성한다. 이 때, 전단 화소 전극(103b)과 화소 전극(103a)이 이격된 부위는 전단 게이트 라인(111)의 상측 주변으로 한다.
상기 보상 패턴(110)은 상기 데이터 라인(102)과 동일층에 상기 데이터 라인(102)을 패터닝시에 동일한 금속으로 형성될 수도 있으며, 혹은 경우에 따라 상기 게이트 라인(101)과 이격하는 형상으로 게이트 라인(101)과 동일층에 형성되는 금속일 수 있다.
그리고, 상기 각 박막 트랜지스터는 채널이 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(102a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터는, 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a)과, 상기 데이터 라인(102)에서 돌출되어 형성된 'U'자형의 소오스 전극(102a)과, 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(102a) 내부로 들어오는 드레인 전극(102b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(102), 소오스 전극(102a), 드레인 전극(102b) 하부 및 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 채널 영역 하부에는 반도체층(도 9내지 11에는 미도시)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 상기 소오스/드레인 전극(102a, 102b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(102), 소오스 전극(102a) 및 드레인 전극(102b) 하측에 형성될 수도 있다. 한 편, 도시된 바에 따르면, 상기 소오스 전극(102a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(102a)의 형상이 '-'자이든 어느 경우이든 적용 가능할 것이다.
그리고, 상기 게이트 라인(101)과 데이터 라인(102)의 층간에는 게이트 절연막(104)이 형성되며, 상기 데이터 라인(102)과 화소 전극(103)간의 층간에는 보호막(106)이 형성된다. 여기서, 상기 보호막(106)은 박막 트랜지스터(TFT)의 드레인 전극(102b)의 상부의 소정 부위에 대응하여 보호막 홀(106a)을 구비하여 형성된다.
또한, 상기 화소 전극(103a)은 전단 게이트 라인(111)과 오버랩하며, 소정 부분이 상기 전단 게이트 라인(111)을 지나 전단의 게이트 라인(111)과 데이터 라인(102)에 의해 정의되는 화소 영역의 일부에까지 형성되도록 한다. 이 때, 상기 화소 전극(103a)은 리페어 전까지는 상기 전단 화소 전극(103b)과는 이격된 상태로 형성한다.
그리고, 보상 패턴(110)은 상기 (현단) 화소 전극(103a)과 전단 화소 전극(103b)에 대해 각각 소정 부분 오버랩되는 부위를 갖고 상기 데이터 라인(102)과 동일층에 상기 전단 화소 영역에 형성된다. 이와 같이, 본 발명의 액정 표시 장치에서는 소정 화소 영역에 발생되는 박막 트랜지스터(TFT1)에 의한 불량을 리페어하는 보상 패턴(110)은 각 소정 화소 영역의 전단 화소 영역에 구비되어 있다.
이러한 보상 패턴(110)은 상기 화소 전극(103a) 및 전단 화소 전극(103b)에 대해 보호막(106)을 개재하여 그 하부에 위치한 패턴으로, 해당 화소 전극(103a)에 휘점(블랙 상태에서) 혹은 암점(화이트 상태에서) 등의 불량이 관찰되었을 때, 각각 화소 전극(103a)과 전단 화소 전극(103b)과 오버랩되는 부위에 레이저를 조사하여 그 하부의 보호막(106)이 파괴되어 홀이 형성되고, 상측에 위치한 화소 전극(103a) 및 전단 화소 전극(103b)이 레이저 조사시의 발생된 열에 의해 상기 화소 전극(103a) 및 전단 화소 전극(103b)이 각각 파괴된 보호막(106)에 발생된 홀을 통해 녹아들어가 하부의 보상 패턴(110)과 접속하게 된다. 따라서, 리페어 후에는 상기 화소 전극(103a)과 상기 전단 화소 전극(103b)간의 보상 패턴(110)을 개재하여 전기적인 연결이 가능하게 되는 것이다.
여기서, 설명하지 않은 부호 103c는 상기 화소 전극(103a)과 인접한 전단 화소 전극(103b)이 상기 전단 게이트 라인(111)과 쇼트된 부위이다.
이하, 본 발명의 액정 표시 장치의 리페어 방법에 대해 설명한다.
이와 같은 액정 표시 장치의 소정 화소에 박막 트랜지스터(TFT1)의 이상이 발생되면, 해당 화소는 상기 박막 트랜지스터의 이상 구동에 의해 휘점 또는 암점 등이 발생할 수 있다. 이러한 휘점 또는 암점이 발생된 액정 표시 장치의 리페어는 다음과 같이 이루어진다.
상술한 바와 같이 형성된 액정 표시 장치의 각 화소 전극(103a, 103b)들과 제 2 기판 상에 전면 형성되어 있는 공통 전극(미도시)에 각각 전압 신호를 인가하여, 블랙 상태(이 경우, 상기 액정 패널은 노멀리 화이트 모드로, 전압 인가시 블랙 상태를 나타냄)의 조건을 주어, 액정 표시 장치에서 휘점이 발생되는 부위를 검 사한다. 이 때, 상기 액정 표시 장치는 각 화소 전극(103a, 103b)들과 상기 공통 전극에 전압 신호가 인가되지 않았을 때는 화이트 상태로 판단할 수 있는 데, 이 경우, 암정이 발생되는 부위도 불량으로 판단한다.
도 8과 같이, 휘점 또는 암점 등이 발생된 화소 전극(103a)은 이러한 검사 과정에서 불량으로 판단된다. 이 경우에는 상기 구동 이상이 발생된 박막 트랜지스터(TFT1)와 연결되어 있는 화소 전극(103a)을 레이저를 조사하여 컷팅(cutting)하면, 상기 화소 전극(103a)과 상기 화소 전극(103a)에 신호를 인가하는 해당 박막 트랜지스터(TFT1)가 절연 분리된다. 즉, 상기 박막 트랜지스터(TFT1)의 소오스 전극(102a)에 인가되는 신호는 상기 화소 전극(103a)에 영향을 미치지 않는다. 따라서, 이러한 레이저에 의한 컷팅 후에는 상기 화소 전극(103a)은 플로팅(floating) 상태에 있다.
이 때, 컷팅(cutting) 부위는 상기 구동 이상이 발생된 박막 트랜지스터(TFT1)의 소오스 전극(102a)이나, 드레인 전극(102b)의 일부에 해당할 것이며, 컷팅이 가능하기 위해서는 도시된 바와 같이, 그 수직 단면에서 금속 배선이 한층이 형성되는 상기 드레인 전극(102b) 중 화소 전극(103)이나 게이트 전극(101a)과 오버랩하지 않는 부위로 한다. 즉, 금속 배선이 단일층으로 이루어진 부위에 컷팅을 시행한다. 이는 금속 배선이 오버랩된 부위에 레이저를 조사하게 되면 상측에 위치한 금속 배선이 레이저 조사에 의해 녹아내려, 두 금속 배선이 접속하게 될 수 있는 문제점이 있기 때문이다.
컷팅 후에는, 상기 보상 패턴(110)과 각각의 화소 전극(103a, 103b)과 부분 적으로 오버랩되어 있는 부위에 레이저를 조사하여, 각각의 화소 전극(103a, 103b)과 상기 보상 패턴(110)과 쇼트(short)시킨다. 한편, 각 화소 영역의 상기 화소 전극(103a)은 상측에 있는 전단 게이트 라인(111)과 일부 오버랩되어 있으며, 상측의 상기 전단 게이트 라인(111)에 의해 구동되는 박막 트랜지스터(TFT1)가 전기적으로 연결된 전단 화소 전극(103b)과 상기 화소 전극(103a) 하측에는 상기 데이터 라인(102)과 동일층에 형성된 금속 성분의 보상 패턴(110)이 각각의 화소 전극(103a, 103b)과 부분적으로 오버랩되어 형성되어 있다.
이와 같이, 서로 인접한 화소 전극(103a, 103b)들을 쇼트시키면, 휘점 또는 암점 등의 불량이 나타나는 상기 화소 전극(103a)에 상기 전단 화소 전극(103b)에 인가되는 신호가 전달된다. 따라서, 상기 전단 화소 전극(103b)과 상기 화소 전극(103a)에 인가되는 전압 신호가 동일하게 되면, 상기 전단 화소 전극(103b)에 표시되는 색상과 유사한 색상이 상기 화소 전극(103a)에도 표시되게 된다. 이와 같이, 본 발명의 액정 표시 장치의 리페어 방법은 박막 트랜지스터(TFT1)의 단선이나 패턴 이상 혹은 이물 등의 잔류로 구동 이상이 발생되었을 경우, 상기 박막 트랜지스터(TFT1)와 전기적으로 연결된 화소 전극(103a)간의 연결을 끊고, 상기 화소 전극(103a)에 인접 화소 전극(103b)과 동일한 신호를 인가하는 리페어를 함으로써, 불량이 발생된 화소 부위를 지속적으로 암점이나 혹은 특정 색상으로 나타나게 처리를 하지 않고, 인접한 전단 화소 전극(103b)과 동일한 화소 전압이 인가되게 하는 것이다. 이는, 인접한 화소 영역들은 유사한 색 정보를 가지고 있음에 기인한 것으로, 불량이 발생된 화소 전극(103a)에 인접한 화소 전극(103b)에 인가되는 신호가 인가되어, 동일 또는 유사한 색상을 불량이 발생된 화소 전극(103a)이 표시할 수 있어, 이물 등에 의해 박막 트랜지스터(TFT1)에 유발되는 화질 불량을 방지할 수 있을 것이다.
이러한 리페어 공정에서, 컷팅은 상기 단일의 금속 배선이 형성된 부위에 레이저를 조사할 때, 조사된 부위의 금속 배선이 타들어가며, 절단이 이루어지는 것이며, 쇼팅은 금속 배선이 서로 오버랩된 부위에 레이저를 조사할 때, 금속 배선 사이의 절연막이 파괴되어, 상부측에 위치한 금속 배선이 파괴된 절연막 사이를 통해 하부측에 위치한 금속 배선까지 녹아들어가 만나서 발생하여 이루어지는 현상이 일어난다. 즉, 컷팅은 단일의 금속 배선이 위치한 부위에서 이루어지는 것이며, 쇼팅은 오버랩된 금속 배선이 위치한 부위에서 이루어지는 것이다.
본 발명의 액정 표시 장치의 리페어 방법은 상술한 바와 같이, 구동 이상이 발생된 박막 트랜지스터와 화소 전극 사이를 레이저를 조사하여 절단하고, 이어, 상기 해당 화소 전극과 전단 화소 전극을 보상 패턴과 오버랩되는 부위를 레이저로 조사하여 쇼팅시켜 이루어진다. 이 때, 레이저 조사시 특성에 따라 절단(컷팅)은 소오스 전극(102a)이나 드레인 전극(102b)이 다른 배선과 오버랩되지 않고 형성되어 있는 부위로 하고, 쇼팅은 화소 전극(103a, 103b)과 보상 패턴(110)이 오버랩된 부위에 한다. 이러한 레이저 조사 후에는 상기 화소 전극(103a)과 전단 화소 전극(103b)의 하부의 보호막(106)이 제거되며, 노출된 보상 패턴(110) 부위로 상기 화소 전극(103a) 및 전단 화소 전극(103b) 성분이 녹아들어가 상기 보상 패턴(110)과 상기 화소 전극(103a) 및 전단 화소 전극(103b)간의 쇼트가 이루어진다. 여기서, 쇼트 부위(103c)는 상기 화소 전극(103a)과 인접한 전단 화소 전극(103b)과의 사이인 보상 패턴(110) 상부이다.
도 11은 도 8에 비해 보다 고개구율을 갖는 액정 표시 장치를 나타낸 평면도이다.
도 11은 도 8에서 설명한 본 발명의 다른 실시예의 변형예로, 도 8과 비교하여, 상기 게이트 라인(101, 111)들의 소정 부위에서 폭을 줄임으로써, 상기 게이트 라인(101)과 데이터 라인(102)에 의해 정의되는 화소 영역을 늘인 것이며, 이로써, 상기 게이트 라인(101, 111)의 폭이 줄어든 만큼 상기 화소 영역에 형성되는 화소 전극(103a, 103b)의 크기를 늘릴 수 있다. 이로써, 개구율의 증가가 가능하다. 이 때에는, 보상 패턴(110)이 늘려진 전단 화소 전극(103b) 부위와 줄어든 전단 게이트 라인(111)의 들어간 부위 상에 걸쳐, 상기 전단 게이트 라인(111)과 이격하여 형성되며, 각각 쇼트 부위는 화소 전극(103a)과 전단 화소 전극(103b)과 보상 패턴(110)의 오버랩 부위이다.
이러한 본 발명의 다른 실시예의 변형예에 있어서도, 컷팅 부위는 상기 불량이 발생된 화소 전극(103a)을 구동하는 박막 트랜지스터(TFT1)이며, 쇼트 부위는 불량이 발생된 화소 전극(103a)과 인접한 상측 화소 영역에 형성된 보상 패턴(110)의 오버랩 부위 및 전단 화소 전극(103b)과 상기 보상 패턴(110)의 오버랩 부위이다.
액정 표시 장치의 휘점 등의 불량 검사에서, 박막 트랜지스터에 이상 패터닝 에 의한 불량이 나타났을 경우에 대한 리페어로, 상기 박막 트랜지스터의 소오스 전극과 드레인 전극을 컷팅하는 리페어를 진행한다. 이 경우, 쇼트가 일어나는 부위는 상기 이상 패터닝이 된 박막 트랜지스터의 드레인 전극과 연결된 화소 전극 물질층과 상기 데이터 라인과 동일층으로 상기 화소 전극 물질층 하부에 보호막을 개재하여 형성된 보상 패턴과의 오버랩 부위이다.
이상에서 설명한 리페어를 수행하는 액정 표시 장치는 TN(Twisted Nematic) 모드에 대하여 설명하였지만, 비단 박막 트랜지스터의 이상은 특정한 모드에 한정하여 나타나는 것이 아니므로, IPS(In-Plane Switching) 등의 모드에서 나타날 수 있는 불량이다. 따라서, 본 발명의 리페어를 수행하는 액정 표시 장치 및 이의 리페어 방법은 TN 모드 및 IPS 모드를 비롯한 박막 트랜지스터가 형성되는 여러 가지 모드의 액정 표시 장치에 적용 가능할 것이다.
각 모드에 있어서, 상기 박막 트랜지스터 이상 구동에 따른 휘점 불량은 이상이 발생된 박막 트랜지스터를 컷팅한 후, 인접한 화소 영역에 형성된 보상 패턴과 불량이 발생된 화소 전극 및 인접한 화소 영역의 화소 전극을 쇼트시켜 불량이 발생된 화소에 인접한 화소에 표현되는 색상을 구현하는 방법으로 리페어 처리한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자 에게 있어 명백할 것이다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 리페어 방법은 다음과 같은 효과가 있다.
인접한 화소 전극들에 각각 소정 부분 오버랩되도록, 데이터 라인과 동일층으로 이루어진 보상 패턴을 형성함으로써, 해당 화소의 박막 트랜지스터에 불량이 발생하였을 때, 박막 트랜지스터의 구동 이상에 따라 휘점 또는 암점 등이 발생된 화소 전극과 인접한 화소 전극을 상기 보상 패턴과 화소 전극들이 오버랩된 부위를 쇼팅시켜, 서로 연결시킴으로써, 이상이 발생된 박막 트랜지스터와 연결되어 있던 해당 화소 전극과 전단 화소 전극에 동일한 신호를 인가하여 구동한다. 이에 따라, 이상이 발생된 박막 트랜지스터와 연결되어 있던 화소 전극에 전단 화소 전극과 동일 또는 유사 색상이 표현되게 되어, 인접한 부위에 유사한 색상이 표현됨을 감안하면, 박막 트랜지스터의 구동 이상에 따른 사용자의 시감의 저하를 방지할 수 있게 된다.

Claims (17)

  1. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;
    상기 각 박막 트랜지스터와 연결되는 게이트 라인 및 데이터 라인과 이격되어, 상기 게이트 라인과 데이터 라인으로 정의되는 화소 영역에 형성되며, 인접한 다른 게이트 라인과 오버랩하는 화소 전극;
    상기 게이트 라인과 이격되며, 상하로 인접한 화소 전극들에 각각 일부분 오버랩하고 상기 화소 전극들과 전기적으로 절연되도록 형성되며, 리페어시에만 레이저 조사에 의해 선택적으로 상기 상하로 인접한 화소 전극들을 전기적으로 연결시키는 보상 패턴; 및
    상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 보상 패턴은 상기 데이터 라인과 동일층에 형성되는 것을 특징으로 하는 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 보상 패턴은 게이트 라인과 동일층에 형성된 것을 특징으로 하는 액정 표시 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1항에 있어서,
    상기 리페어시 상기 화소 전극과 연결된 상기 박막 트랜지스터는 절단되는 것을 특징으로 하는 액정 표시 장치.
  10. 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 각 박막 트랜지스터와 연결되는 게이트 라인 및 데이터 라인과 이격되어, 상기 게이트 라인과 데이터 라인으로 정의되는 화소 영역에 형성되며, 인접한 다른 게이트 라인과 오버랩하는 화소 전극과, 상기 게이트 라인과 이격하며 상하로 인접한 화소 전극들에 각각 일부분 오버랩하며 상기 화소 전극들과 전기적으로 절연되도록 형성된 보상 패턴 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 액정 표시 장치의 리페어 방법에 있어서,
    휘점 또는 암점이 발생된 화소 전극과 이에 연결되는 박막 트랜지스터를 컷팅하는 단계; 및
    상기 화소 전극과 인접한 화소 전극에 걸쳐 형성된 보상 패턴을 쇼팅(shorting)하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 리페어 방법.
  11. 제 10항에 있어서,
    상기 컷팅은 레이저를 이용하여 이루어진 것을 특징으로 하는 액정 표시 장치의 리페어 방법.
  12. 제 10항에 있어서,
    상기 컷팅은 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극 상에 이루어진 것을 특징으로 하는 액정 표시 장치의 리페어 방법.
  13. 제 12항에 있어서,
    상기 컷팅이 이루어지는 소오스 전극 또는 드레인 전극 부위는 타 배선과 오버랩하지 않는 부위인 것을 특징으로 하는 액정 표시 장치의 리페어 방법.
  14. 제 10항에 있어서,
    상기 화소 전극과 보상 패턴과의 쇼팅은 레이저를 조사하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 리페어 방법.
  15. 제 10항에 있어서,
    상기 보상 패턴은 상기 데이터 라인과 동일층에 형성된 것을 특징으로 하는 액정 표시 장치의 리페어 방법.
  16. 제 10항에 있어서,
    상기 보상 패턴은 게이트 라인과 동일층에 형성된 것을 특징으로 하는 액정 표시 장치의 리페어 방법.
  17. 삭제
KR1020050127238A 2005-12-21 2005-12-21 액정 표시 장치 및 이의 리페어 방법 KR100806811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127238A KR100806811B1 (ko) 2005-12-21 2005-12-21 액정 표시 장치 및 이의 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127238A KR100806811B1 (ko) 2005-12-21 2005-12-21 액정 표시 장치 및 이의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20070066264A KR20070066264A (ko) 2007-06-27
KR100806811B1 true KR100806811B1 (ko) 2008-02-25

Family

ID=38365334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127238A KR100806811B1 (ko) 2005-12-21 2005-12-21 액정 표시 장치 및 이의 리페어 방법

Country Status (1)

Country Link
KR (1) KR100806811B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448909B1 (ko) 2008-03-17 2014-10-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 리페어 방법
KR101473842B1 (ko) * 2008-07-09 2014-12-26 엘지디스플레이 주식회사 액정표시패널의 불량셀 리페어방법
KR101910113B1 (ko) 2012-03-16 2018-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102005483B1 (ko) 2012-10-19 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020859A (ko) * 1998-09-24 2000-04-15 윤종용 액정 표시장치 및 그 제조 방법
KR20040062187A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 암점화 방법
KR20050005673A (ko) * 2003-07-07 2005-01-14 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020859A (ko) * 1998-09-24 2000-04-15 윤종용 액정 표시장치 및 그 제조 방법
KR20040062187A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 암점화 방법
KR20050005673A (ko) * 2003-07-07 2005-01-14 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법

Also Published As

Publication number Publication date
KR20070066264A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
US7995184B2 (en) Display substrate, liquid crystal display device including the same, and method of repairing the same
KR101302622B1 (ko) 액정표시장치 및 액정표시장치의 리페어 방법
US8345211B2 (en) Display apparatus and manufacturing method therefor, and active matrix substrate
US5335102A (en) Liquid crystal display element and method for treating defective pixels therein
KR101820032B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
US6717648B2 (en) Defect correcting method for liquid crystal panel
KR101224456B1 (ko) 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
KR100806811B1 (ko) 액정 표시 장치 및 이의 리페어 방법
KR101429904B1 (ko) 액정표시장치 및 이의 리페어 방법
US5508591A (en) Active matrix display device
RU2479001C1 (ru) Устройство дисплея, способ его изготовления и подложка активной матрицы
KR101224455B1 (ko) 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
JP3335567B2 (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
US20050140865A1 (en) Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
KR101407287B1 (ko) 액정표시장치 및 이의 리페어 방법
CN106054416A (zh) 一种液晶显示器薄膜晶体管结构
JP5111072B2 (ja) 液晶表示装置
KR20070068193A (ko) 액정 표시 장치 및 그의 리페어 방법
KR20070071796A (ko) 액정표시장치 및 그의 리페어 처리 방법
KR100604012B1 (ko) 액정 표시 장치 및 그 제조 방법과 이를 이용한 화소 리페어 방법
KR20070001702A (ko) 박막트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101192072B1 (ko) 액정표시장치
KR20080027568A (ko) 박막트랜지스터 기판 및 이의 리페어 방법
KR20050068379A (ko) 액정표시장치
KR20050015343A (ko) 액정 표시 장치 및 그의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee