JPH05235102A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05235102A
JPH05235102A JP4039028A JP3902892A JPH05235102A JP H05235102 A JPH05235102 A JP H05235102A JP 4039028 A JP4039028 A JP 4039028A JP 3902892 A JP3902892 A JP 3902892A JP H05235102 A JPH05235102 A JP H05235102A
Authority
JP
Japan
Prior art keywords
metal
alloy
bump
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4039028A
Other languages
English (en)
Other versions
JP3171477B2 (ja
Inventor
Hiroshi Yamada
浩 山田
Masayuki Saito
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03902892A priority Critical patent/JP3171477B2/ja
Publication of JPH05235102A publication Critical patent/JPH05235102A/ja
Application granted granted Critical
Publication of JP3171477B2 publication Critical patent/JP3171477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 半導体装置のバンプ接続部を熱伝導性と電気
伝導性が良く融点が高い第1の材料と融点が低い第2の
材料とで構成して、放熱性、電気伝導性に優れ、熱スト
レスに対して信頼性が高い半導体装置とその製造方法を
実現する。 【構成】 半導体素子1をフェイスダウンで接続する半
導体装置において、熱伝導性、電気伝導性に優れた配線
基板8の電極9に接する部分が平坦化されたマッシュル
ーム型金属を中心にして、マッシュルーム型金属の周囲
を融点の低い金属材料で覆ったバンプ構造にする。 【効果】 放熱性に優れ、接続強度が高い、熱ストレス
と耐湿度に優れた高信頼性を有する、薄型化が可能な半
導体装置を簡易な方法によって得ることが可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
マッシュルーム構造のバンプを有する半導体素子を基板
上にフェイスダウンで接続する構造を有する半導体装置
に関する。
【0002】
【従来の技術】半導体装置は近年高集積化の方向にあ
り、その半導体装置を高密度に実装する要求がなされて
おり、フリップチップ接続方法が最近は主に行われてい
る。
【0003】このフリップチップ接続方法を可能にする
ため半導体素子のボンディングパッド上には、突起形状
を有するバンプが形成される。このバンプ形成方法に関
してはいろいろな方法が提案されており、“半導体実装
ハンドブック”サイエンスフォーラムpp131に詳し
い。例えば、図4に示す様に、半導体素子1のボンディ
ングパッド5上にバリアメタル4を形成しその上にハン
ダを電気メッキにより形成するものがあり、一般にマッ
シュルームバンプと呼ばれている。さらに、図5に示す
様に半導体素子1のボンディングパッド5上にバリアメ
タル4を形成し、ボンディングパッド部分が開口された
厚膜レジストを用いて、電気メッキ等によりバンプを垂
直に形成するものがあり、一般にストレートウォールバ
ンプと呼ばれている。図4、5中で6はパッシベーショ
ン膜を示す。
【0004】フリップチップ接続はバンプと基板の端子
電極の位置を合わせた後、マウントし、リフローして接
続を行う。この様な方法で実装したときの半導体チップ
と回路基板の接続部における断面構造を図6に示す。多
くの場合ハンダはバンプ上に予め形成する場合と配線基
板上に予備ハンダの形で供給する場合のうちいずれか一
方、または両方の組合せで行う。またフリップチップ実
装は一般に半導体素子1と配線基板8の熱膨張係数の相
異から発生する応力がバンプに集中するのを防止するた
めに、半導体素子と配線基板の間に樹脂を設置する方法
が行われている。この樹脂を設置することにより熱膨張
に起因する故障はある程度減少することが必ずしも十分
ではない。特に、半導体素子と配線基板の熱膨張係数が
大きく異なるときは、基板と樹脂の界面に応力が集中し
てバンプが破壊する。このバンプは電気的接続と機械的
接続を同時に行っているので破壊すると直ちに電気特性
に影響が現れ半導体装置の故障になる。そこで配線基板
の熱膨張係数を半導体素子の基材となるシリコンの熱膨
張係数に近づける試みがなされている。
【0005】例えば、基板にシリコンを用いるCOW
(Chip On Wafer)が提案されているが、
基板製作上、半導体素子と同等あるいはそれ以上の複雑
な工程を必要とし、極めてコストの高いものになる。一
方、熱ストレスによるバンプ接合部分での破断不良を解
決するためにバンプ構造を熱ストレスに対して耐性ある
構造にすることが行われている。
【0006】例えば、電子通信情報学会技術研究報告C
PM−19〜24(1987)に示す様に、熱ストレス
の緩和を目的として、バンプをポリイミドテープをはさ
んで積層する構造であるが、この方法はバンプシートと
呼ばれるものを別に作ったりして、形成方法が複雑で、
コストの高い方法である。
【0007】また、熱ストレスによる破断不良はバンプ
の半導体装置と接触する界面付近で発生するため、接続
方法を考慮してバンプ形状をつづみ型にする方法も提案
されている。
【0008】この方法は、バンプを有する半導体素子を
接続する場合に、バンプが溶融された状態で、1度接続
された半導体素子との距離を引き離すことでつづみ型に
するものであるが、この方法は引き離す距離を十分に計
算しないと接続不良が生じたりして、形状制御が十分に
できないという問題があった。
【0009】さらに、フリップチップ接続はフェイスダ
ウン実装であることから、半導体素子の発熱面が配線基
板と対向して、発熱した熱量は半導体チップに蓄積され
やすく、蓄積した熱量は半導体素子の故障を引き起こ
す。特に、半導体素子と配線基板間に樹脂を封入した場
合は、蓄熱の影響が著した。このため発熱した熱量の放
熱方法としては、放熱フィンを設ける方法も考えられて
いるが、薄型化を要求する機器には実用的ではないとい
う問題があった。
【0010】そこで図7に示す様に、Cu等の熱伝導性
の良好な金属3を中心にしてその周囲をハンダ2で覆う
構造もあるが、この方法を用いるとある程度の放熱効果
は期待できるものの、Cuの形成方法が複雑であったり
不均一であったりしてCuと電極面間にハンダが残り、
接続強度が低下する問題があり、高信頼性を要求される
機器に関しては必ずしも十分ではなかった。なお図6、
7中の番号は図4、5と同様のものを示している。
【0011】
【発明が解決しようとする課題】以上の様にボンディン
グパッド上にバンプを形成した半導体素子を実装した場
合、配線基板と半導体素子との熱膨張係数の相異に起因
する熱ストレスによりバンプ部分での破断が生じる問題
があった。これゆえ、配線基板の熱膨張係数を半導体素
子の熱膨張係数と同等にする試みの1つとして半導体素
子をシリコンウェハ上に搭載するCOWがあるが、製作
上極めてコストの高い工程を必要とした。他方、バンプ
が形成されているポリイミドテープを用い、バンプを多
段にしたり、実装工程上の制御によりバンプをつづみ型
にするなど、バンプに加わる応力を緩和する構造が用い
られているが、この場合においても、バンプ製作上の厳
密な制御を必要とするにも関わらず、接続不良が生じた
りして必ずしも十分な方法ではなかった。さらに、フリ
ップチップ接続の放熱方法はチップの裏面に放熱フィン
を取り付けることである程度解決されるが、薄型化には
実用的ではない。
【0012】また、バンプを通しての放熱経路として熱
伝導係数の高い金属を埋め込む方法もあるが、ストレー
ト形状のものは形成が困難であったり、電極と熱伝導係
数の高い金属間にハンダが残存したり、さらには接続抵
抗の増加や、接続強度の低下を生じたりした。
【0013】本発明は以上の問題点を鑑みてなされたも
のであり、半導体素子の熱膨張係数と熱膨張係数が異な
る配線基板上に半導体素子を実装する半導体装置におい
て、実装工程または実装後の熱ストレスにより半導体素
子のバンプ部分での基板との破断を生じなく、放熱構造
に優れた低い接触抵抗で接続できるバンプを有するフェ
イスダウン構造の半導体装置を提供するものである。
【0014】
【課題を解決するための手段】本発明はボンディングパ
ッド上に金属またはその合金によりマッシュルーム構造
のバンプを形成した半導体素子を配線基板上の端子電極
にフェイスダウン構造で接続した半導体装置において、
半導体素子のボンディングパッドと配線基板上の端子電
極とは前記バンプを構成する第1の金属またはその合金
により電気的に接続され、前記第1の金属またはその合
金の周囲は第2の金属またはその合金により覆うように
形成され、かつ、前記第1の金属またはその合金の前記
配線基板上の端子電極に接する部分は前記バンプの支柱
より狭い面積が平坦化されたマッシュルーム構造を有す
ることとを備えたことを特徴とする半導体装置である。
【0015】なお、マッシュルーム構造を有する第1の
金属または合金としては、第2の金属または合金と比べ
電気抵抗が小さく、熱伝導係数は大きく、かつ高融点の
材料を用いることが好ましく、実用上第1の金属または
合金としてはCu、Al、Ti、Pd、Ni等を含むも
のを、又第2の金属または合金としてはPb、Sn、I
n、Sb等を含むものを用いることが好ましい。
【0016】また、前記第2の金属またはその合金の形
成量は少なくとも前記第1の金属またはその合金が形成
されるマッシュルーム下の空隙以上の量であると共に前
記半導体素子と前記配線基板との空隙に絶縁性樹脂を浸
透硬化させて封止する構造とすることが好ましい。また
本発明に係る半導体装置の製造方法としては、例えば、
半導体素子上にレジスト膜を形成し、前記レジストの前
記第1の金属またはその合金が形成される部分に第1の
開口部を形成し、この開口部にマッシュルーム構造を有
する第1の金属またはその合金を形成し、前記第1の金
属またはその合金を形成後連続して第2の金属またはそ
の合金を形成して、前記レジストを除去し、前記第1の
金属またはそのマッシュルーム合金の平坦部を前記配線
基板の電極に対応するように位置合せした後、前記バン
プの前記第2の金属またはその合金の融点よりも高く、
前記第1の金属またはその合金の融点よりも低い温度で
加熱し前記第2の金属またはその合金を溶融させ、前記
マッシュルーム構造を有する第1の金属またはその合金
の平坦化された部分を前記配線基板の電極に対応させて
接続させる方法を挙げることができる。
【0017】
【作用】本発明によればマッシュルーム構造を有する金
属またはその合金は配線基板の端子電極に接触する部分
が平坦化された構造となっているために放熱経路を大き
くすることができ、従来の方法に比較して放熱特性を著
しく向上させることができると共にマッシュルーム下の
空隙部に第2の金属または合金が回り込み、半導体素子
のボンディングパッド又はその上に設けられたバリアメ
タルと接合するために接合強度が極めて高くなる。な
お、前記平坦部の面積をマッシュルーム構造の支柱より
狭くしたのは製造工程上の容易性及び配線基板の端子電
極との接触の容易性等によるものである。さらに第1の
金属または合金の熱伝導係数を第2の金属または合金の
それよりも大きくした場合には熱伝導係数の高い第1の
金属または合金によって半導体素子のボンディングパッ
ドと配線基板の端子電極とが接続されてその周囲を第2
の金属または合金によって覆われた形状により接続され
ているために、半導体素子からの発熱は熱伝導係数の高
い第1の金属または合金によって配線基板に対して放熱
され、チップに熱量が蓄積されることなく、さらに放熱
フィンを取り付けることなくフリップチップ接続が可能
になり、蓄熱による半導体素子の故障を防止することが
でき、薄型化が可能になる。また、第2の金属またはそ
の合金の融点よりも高く、第1の金属または合金の融点
よりも低い温度で加熱し、第2の金属またはその合金を
溶融させるために、バンプを構成する第2の金属または
その合金は溶融するが、第1の金属またはその合金は溶
融されない。これゆえ、第1の金属またはその合金の配
線基板に接触する部分が平坦化された構造を保って第2
の金属またはその合金が溶融されるため、半導体素子と
配線基板との間に必要量の空隙を容易に保つことがで
き、放熱性、信頼性に優れたバンプ構造を容易に実現で
きる。
【0018】また、例えばCuからなるマッシュルーム
構造を有する第1の金属の周囲はハンダからなる第2の
合金で覆われているために、たとえその界面において脆
い金属間化合物が形成された場合でもマッシュルームの
傘部分が“引っ掛かり”の役割を果たして接続強度の低
下を防ぐことができる。さらに、電気的接続と放熱の役
割を果たす第1の金属またはその合金は、外部雰囲気に
よって腐食されるのを防止することができる。
【0019】以上の様に本発明により、ボンディングパ
ッド上にバンプが形成されたチップをフリップチップ接
続する半導体装置を薄型で放熱性に優れた、熱ストレス
に対して強固な低接続抵抗を有する構造が可能になり、
接続に関する信頼性に優れた半導体装置を実現すること
が可能になる。
【0020】
【実施例】以下、図1、図2、図3を参照して本発明の
実施例を説明する。
【0021】図1は本発明に係る半導体装置を示す1実
施例であり、図2は本発明に係る半導体素子に設けられ
たバンプ構造を示す断面構造であり、図3は図1に示す
半導体装置を実現するための工程断面図である。図1、
図2、図3において、1は半導体素子、2は例えばPb
/Sn=40/60の共晶ハンダからなる第2の金属ま
たは合金、3は例えばCuからなる第1の金属または合
金、4はバリアメタル、5はボンディングパッド,6は
パッシベーション膜、7は第1及び第2の金属または合
金からなるバンプ、8は配線基板、9は端子電極であ
る。
【0022】次に、上記バンプを有する半導体装置の製
造方法の実施例を図3を用いて説明する。先ず、図3に
おいて、半導体素子1上にボンディングパッド5が形成
され、ボンディングパッドの部分を除いてパッシベーシ
ョン膜6が形成されているウェハ上に、バリアメタル4
として例えばTi/Cuの積層体を全面蒸着する。(図
3−a)
【0023】次いで、厚膜レジストAZ4903(ヘキ
ストジャパン)をスピンコートし、膜厚5μmのレジス
ト31を形成して、露光、現像によりボンディングパッ
ド100μmよりも1辺が30μm小さい、70μmの
寸法の開口部をレジストに形成する。(図3−b)
【0024】こうしてボンディングパッドに対応する部
分のボンディングパッドよりも小さな寸法でレジストが
開口されているウェハを硫酸銅250g/l、硫酸(比
重1.84)50g/lからなる溶液に浸漬して、浴温
度25℃で先のTi/Cuを陰極とし、高純度銅板を陽
極とし、電流密度5A/dm2 印加して緩やかに撹拌し
ながら銅を等方的に高さ30μm、側方方向30μmメ
ッキを行い、上部に平坦部を有するマッシュルーム構造
の第1の金属または合金3を形成する。(図3−c)
【0025】次いでメッキ浴を全スズ40g/l、第1
スズ35g/l、鉛44g/l、遊離ホウ酸40g/
l、ホウ酸25g/l、ニカワ3.0g/lからなる溶
液に変えて、先の場合と同様にTi/Cuを陰極とし、
40%スズを陽極として電流密度3.2A/dm2 印加
して浴温度25℃で緩やかに撹拌しながらPb/Sn=
40/60合金を、等方的に高さ35μm、側方方向3
5μm連続メッキを行い、第2の金属または合金2とし
てのハンダを形成した。(図3−d)
【0026】このように形成されたバンプとしての銅及
びハンダ(Pb/Sn合金)がボンディングパッド上の
バリアメタル4表面に設けられたウェハからメッキレジ
ストAZ−4903をアセトンにより除去する。(図3
−e)
【0027】再度ポジレジストOFPR−800(東京
応化)を被覆してハンダ/Cu、200μmφのバンプ
をマスクにして、レジストをパターニングする。このパ
ターニングされたレジストをマスクとしてまず過硫酸ア
ンモニウム、硫酸、エタノールからなる混合溶液でバリ
アメタル4中のCuをエッチング後次いでEDTA、ア
ンモニア、過酸化水素水からなる溶液でバリアメタル4
中のTiをエッチングしてバリアメタル全体をパターニ
ングした後、レジストをアセトンで除去する。(図3−
f)
【0028】以上の様な工程を行うことにより図2に示
す構造を有するバンプが得られる。このように製造され
たマッシュルーム構造を有する第1の金属または合金と
第2の金属または合金からなるバンプを設けた半導体素
子と配線基板との接続方法を以下に述べる。
【0029】この方法は半導体素子を配線基板に対して
フェイスダウンの位置関係を保ち、半導体素子のバンプ
と配線基板の端子電極とを公知の技術であるハーフミラ
ーを用いた方法により位置合せして半導体素子のバンプ
とアルミナ基板8の厚膜配線からなる端子電極9とをバ
リアメタル4を介して接触させる。(図3−g)
【0030】このとき配線基板は加熱機構を有するステ
ージ上に保持され、バンプに形成されている共晶ハンダ
の融点よりも高く、Cuの融点よりも低い280℃に予
備加熱されている。
【0031】半導体素子のバンプを配線基板の端子電極
に接触させた状態でチップを保持するコレットを配線基
板を搭載するステージと同じ温度280℃に窒素雰囲気
中で加熱してバンプに形成されているハンダを溶融させ
ることで半導体素子と電気的に接続する。(図3−h)
【0032】このとき、バリアメタル4となるCu/T
iはハンダ被覆面積分だけCuコアより大きくなってい
るため、第2の金属または合金とボンディングパッドと
の接触角は約60°となり、熱ストレスに強い構造のバ
ンプ形状となる。なおボンディングパッドとの接触角は
90°未満の場合、熱ストレスに対し、信頼性の高い接
続を得ることができる。次いで半導体素子を覆う様にシ
リコン樹脂等を半導体素子と配線基板との隙間に充填し
て半導体装置を形成する。
【0033】以上に示してきたバンプ構造を有する半導
体装置の熱抵抗値を評価したところアルミナ基板に搭載
した場合において5mmのチップで自然冷却により20
℃/Wの値を得た。また、比較のためにCuを中心とし
ない、ハンダのみのバンプを有する半導体装置では、4
0℃/Wの値を示しており放熱特性は2倍にも向上し
た。
【0034】さらに、ハンダのみのバンプを有する半導
体装置の熱抵抗値を20℃/Wにまで向上させるにはチ
ップの裏面に5枚のフィンを有する放熱フィンを設けな
ければ同等の効果を得ることはできなく、厚みは熱抵抗
値を同等にする場合、1/10まで減少することができ
た。またバンプと配線基板の端子電極との接続抵抗は
0.005Ω/パッドとなり、従来の図6、図7に掲げ
る方法と比較して約1/2まで減少することができた。
【0035】さらに熱膨張係数がシリコン(半導体素
子)の3.5×10-6/℃の約2倍あるアルミナ基板
6.0〜6.5×10-6/℃上に図1の接続構造でフリ
ップチップ接続した結果、バンプとパッドの接触角が半
導体装置側でも基板側でも60°になり温度サイクル試
験(−55℃(30min)〜25℃(5min)〜1
50℃(30min)〜25℃(5min))を300
0サイクル行っても接続箇所には破断は認められなかっ
た。また本発明による半導体素子を配線基板にフリップ
チップ接続して高温高湿保存試験を行った結果3000
Hまで故障は認められなかった。さらに半導体素子と配
線基板との間に樹脂を封入した場合は5000Hまで故
障は認められなかった。
【0036】従って以上の結果から、本発明による半導
体装置はその信頼性は十分であった。 尚、本発明は上
記実施例に限られるものではなく、その要旨を逸脱しな
い範囲で種々変更可能である。
【0037】例えば、形成する融点の異なる合金はC
u、Pb/Snに限定されるものではなく第2の金属ま
たはその合金中には例えば、In、Sb、等を添加して
も良く、またこれらを主成分とする合金であっても良
く、さらにその厚みは限定されるものではない。
【0038】さらに実施例中に示したメッキの際に陰極
となるバリアメタルはその寸法、厚み、構成について限
定されるものではなく、レジストについても同様に限定
されない。
【0039】バンプの形成方法についても同様で電気メ
ッキに限られるものではなく、第1の金属またはその合
金はバンプの形成後に平坦化処理を行っても良く、さら
に無電解メッキを用いても良く、金属の形成方法は限定
されない。また、実施例中には、アルミナからなる配線
基板上に実装する場合について記したが、基板をシリコ
ンにした場合でも良く、その材料は限定されない。
【0040】
【発明の効果】本発明によれば、マッシュルーム構造を
有する第1の金属またはその合金は配線基板の端子電極
に接触する部分が平坦化された構造となっているために
放熱経路を大きくすることができ、放熱特性を著しく向
上させることができ、さらに接触抵抗を極めて小さくす
ることが可能になる。
【0041】また、マッシュルーム構造を有する第1の
金属またはその合金の周囲は、第2の金属で覆われてい
るため、たとえ脆い金属間化合物がその界面近傍で形成
された場合でも、マッシュルームの傘部分が“引っ掛か
り”の役割を果たして接続強度の低下を防ぐことができ
る。
【0042】さらに、電気的接続と放熱の役割を果たす
第1の金属またはその合金の周囲を第2の金属またはそ
の合金が覆っているために、第1の金属またはその合金
が外部雰囲気によって腐食されるのを防止することがで
きる。
【0043】さらに第1の金属または合金として第2の
金属または合金より熱伝導係数の大きい材料を用いた場
合には熱伝導係数の高い第1の金属または合金によって
半導体素子のボンディングパッドと基板の電極とが接続
されてその周囲を第2の金属または合金によって覆われ
た形状により接続されているために、半導体素子からの
発熱は熱伝導係数の高い第1の金属または合金によって
基板に対して放熱され、チップに熱量が蓄積されること
なく、さらに放熱フィンを取り付けないでフリップチッ
プ接続が可能になり、蓄熱による半導体素子の故障を防
止することができ、薄型化が可能になる。
【0044】さらに第1の金属または合金として第2の
金属または合金より融点の高い材料を用いた場合には、
また、第2の金属またはその合金の融点よりも高く、第
1の金属または合金の融点よりも低い温度で加熱し、第
2の金属またはその合金を溶融させるために、バンプを
構成する第2の金属またはその合金は溶融するが、第1
の金属またはその合金は溶融されない。これゆえ、第1
の金属またはその合金の配線基板に接触する部分が平坦
化された構造を保って第2の金属またはその合金が溶融
されるため、半導体素子と配線基板との間に必要量の空
隙を容易に保つことができ、放熱性、信頼性が向上す
る。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置のバンプ部分での1
実施例を示す断面図。
【図2】 本発明に係る半導体装置のバンプ部分での断
面図。
【図3】 第1図に示す半導体装置の製造方法を説明す
るための工程断面図。
【図4】 従来の技術を説明するためのバンプ断面図。
【図5】 従来の技術を説明するためのバンプ断面図。
【図6】 従来の技術を説明するためのバンプ断面図。
【図7】 従来の技術を説明するためのバンプ断面図。
【符号の説明】
1 半導体素子 2 ハンダ 3 Cu 4 バリアメタル 5 ボンディングパッド 6 パッシベーション膜 7 バンプ 8 配線基板 9 端子電極 31 メッキレジスト

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ボンディングパッド上に金属またはその
    合金によりマッシュルーム構造のバンプを形成した半導
    体素子を配線基板上の端子電極にフェイスダウン構造で
    接続した半導体装置において、半導体素子のボンディン
    グパッドと配線基板上の端子電極とは前記バンプを構成
    する第1の金属またはその合金により電気的に接続さ
    れ、前記第1の金属またはその合金の周囲は第2の金属
    またはその合金により覆うように形成され、かつ、前記
    第1の金属またはその合金の前記配線基板上の端子電極
    に接する部分は前記バンプの支柱部より狭い面積が平坦
    化されたマッシュルーム構造を有することとを備えたこ
    とを特徴とする半導体装置。
JP03902892A 1992-02-26 1992-02-26 半導体装置 Expired - Fee Related JP3171477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03902892A JP3171477B2 (ja) 1992-02-26 1992-02-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03902892A JP3171477B2 (ja) 1992-02-26 1992-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH05235102A true JPH05235102A (ja) 1993-09-10
JP3171477B2 JP3171477B2 (ja) 2001-05-28

Family

ID=12541659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03902892A Expired - Fee Related JP3171477B2 (ja) 1992-02-26 1992-02-26 半導体装置

Country Status (1)

Country Link
JP (1) JP3171477B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283225A (ja) * 1994-04-07 1995-10-27 Nippondenso Co Ltd バンプ電極を有する回路基板
JP2000188304A (ja) * 1998-10-12 2000-07-04 Seiko Epson Corp 半導体装置
JP2000349110A (ja) * 1999-06-03 2000-12-15 Nec Corp バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP2002134553A (ja) * 2000-10-30 2002-05-10 Nec Corp 半導体装置の接続構造
KR100336548B1 (ko) * 1995-05-26 2002-10-25 닛본 덴기 가부시끼가이샤 배선 기판, 접속 전극 구조 및 그 형성 방법
JP2003298167A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 光半導体装置
JP2004031474A (ja) * 2002-06-24 2004-01-29 Tdk Corp 電子部品及びその製造方法
JP2008124200A (ja) * 2006-11-10 2008-05-29 Alps Electric Co Ltd セラミック製実装基板の製造方法およびセラミック製実装基板
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法
WO2014207590A3 (en) * 2013-06-24 2015-05-07 Koninklijke Philips N.V. Method of manufacturing an electronic structure comprising reducing solder pad topology differences by planarization and corresponding electronic structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283225A (ja) * 1994-04-07 1995-10-27 Nippondenso Co Ltd バンプ電極を有する回路基板
KR100336548B1 (ko) * 1995-05-26 2002-10-25 닛본 덴기 가부시끼가이샤 배선 기판, 접속 전극 구조 및 그 형성 방법
JP2000188304A (ja) * 1998-10-12 2000-07-04 Seiko Epson Corp 半導体装置
JP2000349110A (ja) * 1999-06-03 2000-12-15 Nec Corp バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP2011135112A (ja) * 2000-10-30 2011-07-07 Nec Corp 半導体装置の接続構造
JP2002134553A (ja) * 2000-10-30 2002-05-10 Nec Corp 半導体装置の接続構造
JP2003298167A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 光半導体装置
JP2004031474A (ja) * 2002-06-24 2004-01-29 Tdk Corp 電子部品及びその製造方法
JP2008124200A (ja) * 2006-11-10 2008-05-29 Alps Electric Co Ltd セラミック製実装基板の製造方法およびセラミック製実装基板
JP4722017B2 (ja) * 2006-11-10 2011-07-13 アルプス電気株式会社 セラミック製実装基板の製造方法
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法
WO2014207590A3 (en) * 2013-06-24 2015-05-07 Koninklijke Philips N.V. Method of manufacturing an electronic structure comprising reducing solder pad topology differences by planarization and corresponding electronic structure
JP2016529693A (ja) * 2013-06-24 2016-09-23 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 平坦化によってはんだパッド形態差を低減する方法
US9935069B2 (en) 2013-06-24 2018-04-03 Lumileds Llc Reducing solder pad topology differences by planarization

Also Published As

Publication number Publication date
JP3171477B2 (ja) 2001-05-28

Similar Documents

Publication Publication Date Title
US6608374B1 (en) Semiconductor chip assembly with bumped conductive trace
JP3378334B2 (ja) 半導体装置実装構造体
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US6350633B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6653742B1 (en) Semiconductor chip assembly with interlocked conductive trace
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6653217B1 (en) Method of connecting a conductive trace to a semiconductor chip
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
WO2006019461A1 (en) Semiconductor package including rivet for bonding of lead posts
JP2004281491A (ja) 半導体装置及びその製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
JP3171477B2 (ja) 半導体装置
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
JP3868766B2 (ja) 半導体装置
US6537851B1 (en) Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6699780B1 (en) Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
JP3297177B2 (ja) 半導体装置の製造方法
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees