JPH05235057A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235057A JPH05235057A JP4070459A JP7045992A JPH05235057A JP H05235057 A JPH05235057 A JP H05235057A JP 4070459 A JP4070459 A JP 4070459A JP 7045992 A JP7045992 A JP 7045992A JP H05235057 A JPH05235057 A JP H05235057A
- Authority
- JP
- Japan
- Prior art keywords
- source
- semiconductor
- drain
- gaas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 7
- 230000005669 field effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 トンネル効果を利用した半導体装置によって
三極真空管的な動作以外の機能を実現する。 【構成】 ソース2・ドレイン3のそれぞれのオーミッ
クコンタクト(GaAs)間に、GaAsより電子親和力が小さ
いAlAsからなるバリア層ではさんだGaAsの量子井戸層を
設ける。量子井戸層とソース2のオーミックコンタクト
とが共鳴状態になったときのみソース・チャネルが接続
され、ソース・ドレイン間にトンネル接合が形成されて
ドレイン電流が流れるので、共鳴状態を超えた電圧領域
で負性抵抗を示す。
三極真空管的な動作以外の機能を実現する。 【構成】 ソース2・ドレイン3のそれぞれのオーミッ
クコンタクト(GaAs)間に、GaAsより電子親和力が小さ
いAlAsからなるバリア層ではさんだGaAsの量子井戸層を
設ける。量子井戸層とソース2のオーミックコンタクト
とが共鳴状態になったときのみソース・チャネルが接続
され、ソース・ドレイン間にトンネル接合が形成されて
ドレイン電流が流れるので、共鳴状態を超えた電圧領域
で負性抵抗を示す。
Description
【0001】
【産業上の利用分野】本発明は、トンネル効果によりド
レイン電流を制御する電界効果型半導体装置に関する。
レイン電流を制御する電界効果型半導体装置に関する。
【0002】
【従来の技術】微細化に適する新しい原理の量子効果デ
バイスとして表面トンネルトランジスタが提案されてい
る(「表面トンネルトランジスタの提案と試作」p.116
0, 馬場寿夫;日本電気(株)基礎研究所:応用物理学
会秋季講演会9a-K-2)。図1は上述の表面トンネルトラ
ンジスタの構成を示す模式的断面図であって、GaAs基板
1には n+ - GaAsをオーミックコンタクトとするソース
2、及びソース2と異なった伝導型で、不純物を高濃度
に含む縮退半導体の p+ - GaAsをオーミックコンタクト
とするドレイン3が形成され、ソース2・ドレイン3間
にはAlGaAs絶縁層4を介してAlゲート電極5が接続され
ている。
バイスとして表面トンネルトランジスタが提案されてい
る(「表面トンネルトランジスタの提案と試作」p.116
0, 馬場寿夫;日本電気(株)基礎研究所:応用物理学
会秋季講演会9a-K-2)。図1は上述の表面トンネルトラ
ンジスタの構成を示す模式的断面図であって、GaAs基板
1には n+ - GaAsをオーミックコンタクトとするソース
2、及びソース2と異なった伝導型で、不純物を高濃度
に含む縮退半導体の p+ - GaAsをオーミックコンタクト
とするドレイン3が形成され、ソース2・ドレイン3間
にはAlGaAs絶縁層4を介してAlゲート電極5が接続され
ている。
【0003】次に動作について説明する。ソース・ドレ
イン間には逆バイアスを印加する。ゲート電圧を正にし
てゲート下のチャネルに電子が蓄積されるとソース・チ
ャネル間が接続され、チャネル・ドレイン間にはトンネ
ル接合が形成される。このため、ゲート電圧に依存して
トンネル接合にはドレイン電流(トンネル電流)が流
れ、トランジスタは三極真空管的な非飽和特性を示す。
イン間には逆バイアスを印加する。ゲート電圧を正にし
てゲート下のチャネルに電子が蓄積されるとソース・チ
ャネル間が接続され、チャネル・ドレイン間にはトンネ
ル接合が形成される。このため、ゲート電圧に依存して
トンネル接合にはドレイン電流(トンネル電流)が流
れ、トランジスタは三極真空管的な非飽和特性を示す。
【0004】
【発明が解決しようとする課題】上述の表面トンネルト
ランジスタはトンネル効果を利用してドレイン電流を制
御することにより三極真空管的な動作はするが、これ以
外の機能は持っていない。
ランジスタはトンネル効果を利用してドレイン電流を制
御することにより三極真空管的な動作はするが、これ以
外の機能は持っていない。
【0005】本発明はこのような問題点を解決するため
になされたものであって、トンネル効果を利用してドレ
イン電流を制御する半導体装置に三極真空管的動作以外
の機能を持たせた半導体装置の提供を目的とする。
になされたものであって、トンネル効果を利用してドレ
イン電流を制御する半導体装置に三極真空管的動作以外
の機能を持たせた半導体装置の提供を目的とする。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
は、一伝導型の第1の半導体からなるソース領域及び他
伝導型の第1の半導体からなるドレイン領域間にチャネ
ル層を有し、チャネル層に、第1の半導体より電子親和
力が小さい第2の半導体を介してゲート電極が接続され
た半導体装置において、チャネル層に、ソース領域から
ドレイン領域方向に、第1の半導体より電子親和力が小
さい第3の半導体からなるバリア層,第1の半導体から
なる量子井戸層及び第3の半導体からなるバリア層がこ
の順で形成されていることを特徴とする。
は、一伝導型の第1の半導体からなるソース領域及び他
伝導型の第1の半導体からなるドレイン領域間にチャネ
ル層を有し、チャネル層に、第1の半導体より電子親和
力が小さい第2の半導体を介してゲート電極が接続され
た半導体装置において、チャネル層に、ソース領域から
ドレイン領域方向に、第1の半導体より電子親和力が小
さい第3の半導体からなるバリア層,第1の半導体から
なる量子井戸層及び第3の半導体からなるバリア層がこ
の順で形成されていることを特徴とする。
【0007】
【作用】本発明に係る半導体装置は、量子井戸層の両端
に印加される電圧により量子井戸層とソースのオーミッ
クコンタクトとが共鳴トンネル状態になったときのみチ
ャネル・ソース間が接続され、ソース・ドレイン間にト
ンネル接合が形成されて電流が流れるが、共鳴トンネル
状態を超えるとバリア層がトンネル接合の形成を阻み、
電圧の増加とともにドレイン電流が減少する負性抵抗を
示す。
に印加される電圧により量子井戸層とソースのオーミッ
クコンタクトとが共鳴トンネル状態になったときのみチ
ャネル・ソース間が接続され、ソース・ドレイン間にト
ンネル接合が形成されて電流が流れるが、共鳴トンネル
状態を超えるとバリア層がトンネル接合の形成を阻み、
電圧の増加とともにドレイン電流が減少する負性抵抗を
示す。
【0008】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図2は本発明に係る電界効果トランジスタ
の構成を示す模式的断面図である。n+ - GaAs基板1に
は n+ - GaAs(n=6×1018cm-3, 250nm)をオーミックコン
タクトとするソース2,GaAsより電子親和力が小さいun
doped AlAsのバリア層(5nm),undoped GaAsの量子井戸層
(5nm),undoped AlAsのバリア層(5nm)及びundoped GaAs
層(190nm) 及びソース2と異なった伝導型で不純物を高
濃度に含む縮退半導体の p+ - GaAs(p=5×1019cm-3,10
0nm)をオーミックコンタクトとするドレイン3がこの順
で横方向に結晶成長されており、メサ構造形成後、ソー
ス2・ドレイン3間に再成長させた、GaAsより電子親和
力が小さいAlGaAs絶縁層4(100nm) を介してAlゲート電
極5, AuGe/Au ソース・ドレイン電極が形成されてい
る。
て説明する。図2は本発明に係る電界効果トランジスタ
の構成を示す模式的断面図である。n+ - GaAs基板1に
は n+ - GaAs(n=6×1018cm-3, 250nm)をオーミックコン
タクトとするソース2,GaAsより電子親和力が小さいun
doped AlAsのバリア層(5nm),undoped GaAsの量子井戸層
(5nm),undoped AlAsのバリア層(5nm)及びundoped GaAs
層(190nm) 及びソース2と異なった伝導型で不純物を高
濃度に含む縮退半導体の p+ - GaAs(p=5×1019cm-3,10
0nm)をオーミックコンタクトとするドレイン3がこの順
で横方向に結晶成長されており、メサ構造形成後、ソー
ス2・ドレイン3間に再成長させた、GaAsより電子親和
力が小さいAlGaAs絶縁層4(100nm) を介してAlゲート電
極5, AuGe/Au ソース・ドレイン電極が形成されてい
る。
【0009】上述のバリア層及び量子井戸層の幅は、ト
ンネル効果により電子波を伝達し得る幅に設定されてい
る。
ンネル効果により電子波を伝達し得る幅に設定されてい
る。
【0010】次に、動作について説明する。ソース・ド
レイン間には逆方向バイアスを印加する。ゲート電圧を
正にするとゲート下のチャネルに電子が蓄積され、量子
井戸層(GaAs)がソース2のオーミックコンタクト(n+ -G
aAs)と共鳴トンネル状態になったときのみソース・チャ
ネル間が接続され、チャネル・ドレイン間に大きな電流
が流れる。
レイン間には逆方向バイアスを印加する。ゲート電圧を
正にするとゲート下のチャネルに電子が蓄積され、量子
井戸層(GaAs)がソース2のオーミックコンタクト(n+ -G
aAs)と共鳴トンネル状態になったときのみソース・チャ
ネル間が接続され、チャネル・ドレイン間に大きな電流
が流れる。
【0011】しかし、共鳴トンネル状態を超えるとドレ
イン電圧の増加とともにドレイン電流が減少する負性抵
抗を示すようになる。さらにドレイン電圧が増すと通常
の拡散電流が流れる。本発明に係る電界効果トランジス
タの負性抵抗特性は77Kにて確認された。
イン電圧の増加とともにドレイン電流が減少する負性抵
抗を示すようになる。さらにドレイン電圧が増すと通常
の拡散電流が流れる。本発明に係る電界効果トランジス
タの負性抵抗特性は77Kにて確認された。
【0012】以上のような負性抵抗特性により、増幅・
発振などの機能が実現可能となる。
発振などの機能が実現可能となる。
【0013】
【発明の効果】以上のように、本発明に係る半導体装置
は負性抵抗を示すので、三極真空管的な動作以外の機能
を実現するという優れた効果を奏する。
は負性抵抗を示すので、三極真空管的な動作以外の機能
を実現するという優れた効果を奏する。
【図1】従来の表面トンネルトランジスタの模式的断面
図である。
図である。
【図2】本発明に係る電界効果トランジスタの模式的断
面図である。
面図である。
2 ソース 3 ドレイン 5 ゲート電極 7 チャネル層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 29/88 Z 8225−4M
Claims (1)
- 【請求項1】 一伝導型の第1の半導体からなるソース
領域及び他伝導型の第1の半導体からなるドレイン領域
間にチャネル層を有し、チャネル層に、第1の半導体よ
り電子親和力が小さい第2の半導体を介してゲート電極
が接続された半導体装置において、チャネル層に、ソー
ス領域からドレイン領域方向に、第1の半導体より電子
親和力が小さい第3の半導体からなるバリア層,第1の
半導体からなる量子井戸層及び第3の半導体からなるバ
リア層がこの順で形成されていることを特徴とする半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4070459A JPH05235057A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4070459A JPH05235057A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05235057A true JPH05235057A (ja) | 1993-09-10 |
Family
ID=13432126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4070459A Pending JPH05235057A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05235057A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186272A (ja) * | 1994-12-29 | 1996-07-16 | Nec Corp | トンネルトランジスタ |
US5589696A (en) * | 1991-10-15 | 1996-12-31 | Nec Corporation | Tunnel transistor comprising a semiconductor film between gate and source/drain |
EP3087610A4 (en) * | 2013-12-23 | 2017-08-02 | Intel Corporation | Heterogeneous pocket for tunneling field effect transistors (tfets) |
-
1992
- 1992-02-19 JP JP4070459A patent/JPH05235057A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589696A (en) * | 1991-10-15 | 1996-12-31 | Nec Corporation | Tunnel transistor comprising a semiconductor film between gate and source/drain |
JPH08186272A (ja) * | 1994-12-29 | 1996-07-16 | Nec Corp | トンネルトランジスタ |
JP2643890B2 (ja) * | 1994-12-29 | 1997-08-20 | 日本電気株式会社 | トンネルトランジスタ |
EP3087610A4 (en) * | 2013-12-23 | 2017-08-02 | Intel Corporation | Heterogeneous pocket for tunneling field effect transistors (tfets) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2773474B2 (ja) | 半導体装置 | |
JP2773487B2 (ja) | トンネルトランジスタ | |
JP2604349B2 (ja) | 半導体装置 | |
US5448086A (en) | Field effect transistor | |
JP2689057B2 (ja) | 静電誘導型半導体装置 | |
JPH084138B2 (ja) | 半導体装置 | |
US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
JP2661556B2 (ja) | 電界効果型半導体装置 | |
JPH05235057A (ja) | 半導体装置 | |
JPS61147577A (ja) | 相補型半導体装置 | |
JP2734260B2 (ja) | トンネルトランジスタ | |
JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
JP2800675B2 (ja) | トンネルトランジスタ | |
EP0283878A1 (en) | Field effect transistor | |
JPH0795598B2 (ja) | 半導体装置 | |
JPS60263471A (ja) | 半導体装置 | |
JPH0620142B2 (ja) | 半導体装置 | |
JP3054216B2 (ja) | 半導体装置 | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JP2991297B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JP3232519B2 (ja) | オーミックヘテロ接合構造 | |
JPH0714056B2 (ja) | 半導体装置 | |
JPS60196976A (ja) | 半導体示装置 |