JPH05234901A - Crystal growth method - Google Patents
Crystal growth methodInfo
- Publication number
- JPH05234901A JPH05234901A JP3225692A JP3225692A JPH05234901A JP H05234901 A JPH05234901 A JP H05234901A JP 3225692 A JP3225692 A JP 3225692A JP 3225692 A JP3225692 A JP 3225692A JP H05234901 A JPH05234901 A JP H05234901A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- epitaxial growth
- silicon oxide
- single crystal
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、結晶成長方法に係り、
特に単結晶シリコン基板の表面部分に形成した凹状の溝
構造部を、単結晶シリコン基板表面の高さと同じ高さま
で、ファセットや積層欠陥の無い良好な単結晶シリコン
によって埋める方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystal growth method,
In particular, the present invention relates to a method of filling a concave groove structure portion formed on the surface portion of a single crystal silicon substrate with good single crystal silicon having no facet or stacking fault up to the same height as the surface of the single crystal silicon substrate.
【０００２】[0002]
【従来の技術】半導体集積回路の製造に際しては、単結
晶基板表面に形成した凹部にエピタキシャル成長によっ
て単結晶薄膜を形成する工程が用いられることがある。2. Description of the Related Art In the manufacture of a semiconductor integrated circuit, a step of forming a single crystal thin film by epitaxial growth in a recess formed on the surface of a single crystal substrate is sometimes used.
【０００３】このようななかで従来、図４に示すよう
に、単結晶シリコン基板２１の表面をシリコン酸化膜２
２によって選択的に被覆し、このシリコン酸化膜から露
呈するシリコン基板表面に選択的にエピタキシャル成長
層２３を形成する方法が提案されている（第３０回半導
体専門講習会予稿集ｐ２０１〜ｐ２３１）。Under such circumstances, conventionally, as shown in FIG. 4, the surface of the single crystal silicon substrate 21 is covered with the silicon oxide film 2.
A method has been proposed in which the epitaxial growth layer 23 is selectively covered with 2 and is selectively formed on the surface of the silicon substrate exposed from the silicon oxide film (30th Seminar on Semiconductor Special Seminars p201 to p231).
【０００４】この方法では、まず、（１００）の面方位
を有する単結晶シリコン基板２１の表面をシリコン酸化
膜２２で覆い、このシリコン酸化膜２２をパターンエッ
チングすることによって＜１００＞方向に方形状または
ストライプ状に単結晶シリコン基板表面２１の（１０
０）面を露呈せしめる。そして、この露呈せしめられた
（１００）面に、これと垂直の角度で形成されるシリコ
ン酸化膜の側壁２４を用いて、選択的に、かつ、ファセ
ットや積層欠陥の無い良好なエピタキシャル成長を行
う。In this method, first, the surface of a single crystal silicon substrate 21 having a (100) plane orientation is covered with a silicon oxide film 22, and the silicon oxide film 22 is pattern-etched to form a rectangular shape in the <100> direction. Alternatively, the stripe shape of (10
0) expose the surface. Then, on the exposed (100) plane, the side wall 24 of the silicon oxide film formed at an angle perpendicular to the exposed (100) plane is used to selectively perform favorable epitaxial growth without facets or stacking faults.
【０００５】この方法によれば、（１００）の面方位を
有する単結晶シリコン基板２１上に成膜したシリコン酸
化膜２２を、（１００）の面方位を有する単結晶シリコ
ン基板２１の＜１００＞方向に、アンダーカットを生じ
させないでストライプ状または方形状にパターンエッチ
ングすれば、ファセット及び積層欠陥の無い良好な単結
晶シリコンを、（１００）の面方位を有する単結晶シリ
コン基板表面２５が露出している部分にのみ選択的に、
エピタキシャル成長することが可能である。According to this method, the silicon oxide film 22 formed on the single crystal silicon substrate 21 having the (100) plane orientation is replaced by the <100> of the single crystal silicon substrate 21 having the (100) plane orientation. Direction, pattern etching in a stripe shape or a square shape without undercutting exposes a good single crystal silicon without facets and stacking faults, and the single crystal silicon substrate surface 25 having a (100) plane orientation is exposed. Selectively only the part
It is possible to grow epitaxially.
【０００６】この方法はファセットや積層欠陥のないエ
ピタキシャル成長膜を得ることができる点では極めて優
れた方法であるが、これをデバイス製造プロセスに用い
た場合、問題点がある。This method is extremely excellent in that an epitaxial growth film free of facets and stacking faults can be obtained, but there is a problem when it is used in a device manufacturing process.
【０００７】まず、埋め込みゲート型静電誘導トランジ
スタ（以下ＳＩＴ）の製造プロセスについて説明する。First, a manufacturing process of a buried gate static induction transistor (hereinafter referred to as SIT) will be described.
【０００８】まず、図５(a) に斜視図図５(b) に断面図
を示すように、ｎ型単結晶シリコン基板３１の（１０
０）面表面全体にシリコン酸化膜３２を成長させ、この
シリコン酸化膜をフォトリソグラフィープロセスによっ
て方形外周を残しかつ方形内部をストライプ状にパター
ニングし、短柵状のシリコン酸化膜が残るパターンを形
成する。First, as shown in a perspective view of FIG. 5 (a) and a sectional view of FIG. 5 (b), (10) of an n-type single crystal silicon substrate 31 is formed.
0) A silicon oxide film 32 is grown on the entire surface, and the silicon oxide film is patterned by a photolithography process to leave a rectangular outer periphery and stripes inside the rectangle to form a pattern in which a short fence-shaped silicon oxide film remains. ..
【０００９】そしてこのシリコン酸化膜３２をマスクと
してシリコン基板３１表面にｐ型不純物であるボロンを
拡散させｐ型拡散領域３３を形成する（図５(c) ）。こ
れはｎ型単結晶シリコン基板表面から見ると、ｐ型拡散
領域３３のなかに、短柵状に（１００）の面方位を有す
るｎ型単結晶シリコン基板のｎ型領域を残した状態が得
られる。Then, using the silicon oxide film 32 as a mask, boron, which is a p-type impurity, is diffused on the surface of the silicon substrate 31 to form a p-type diffusion region 33 (FIG. 5 (c)). When viewed from the surface of the n-type single crystal silicon substrate, this is obtained by leaving the n-type region of the n-type single crystal silicon substrate having a (100) plane orientation in a short fence shape in the p-type diffusion region 33. Be done.
【００１０】続いて、全面エッチングによってシリコン
基板表面に残っているシリコン酸化膜３２を除去し、シ
リコン基板３１の（１００）面表面を露出したあと、シ
リコン基板表面全体に、ｎ型不純物であるリンをドーピ
ングしながらｎ型単結晶シリコンのエピタキシャル成長
層３５を形成し、さらにこのエピタキシャル成長層表面
に再びシリコン酸化膜３２ｓを成膜し、フォトリソグラ
フィープロセスによってシリコン酸化膜にパターンを形
成する。今回のパターンは、前回と同じサイズの方形外
周であるが、前回と違って方形内部は、シリコン酸化膜
を残すようにする（図５(d) ）。Subsequently, the silicon oxide film 32 remaining on the surface of the silicon substrate is removed by etching the entire surface to expose the surface of the (100) surface of the silicon substrate 31, and the entire surface of the silicon substrate is then doped with phosphorus, which is an n-type impurity. An n-type single crystal silicon epitaxial growth layer 35 is formed while doping, and a silicon oxide film 32s is again formed on the surface of this epitaxial growth layer, and a pattern is formed in the silicon oxide film by a photolithography process. The pattern this time has a rectangular outer circumference of the same size as the previous time, but unlike the previous time, the silicon oxide film is left inside the square (Fig. 5 (d)).
【００１１】この後、方形状シリコン酸化膜３２ｓをマ
スクとしてエピタキシャル成長前のｎ型単結晶シリコン
基板３１表面まで、つまり、ｐ型半導体領域３３の表面
３７が露出するまで、エピタキシャル成長層をエッチン
グする。そして、このシリコン酸化膜３２ｓを除去すれ
ば、埋め込みゲート型ＳＩＴの形状が得られる。このよ
うにして得られた形状のうち、エピタキシャル成長層表
面３６、エピタキシャル成長層をエッチングによって除
去し露出させたｐ型半導体領域表面３７及び単結晶シリ
コン基板裏面３８が、おのおの埋め込みゲート型ＳＩＴ
のソース、ゲート、ドレインとなる。Thereafter, the epitaxial growth layer is etched using the rectangular silicon oxide film 32s as a mask until the surface of the n-type single crystal silicon substrate 31 before epitaxial growth, that is, the surface 37 of the p-type semiconductor region 33 is exposed. Then, by removing the silicon oxide film 32s, the shape of the buried gate type SIT is obtained. Of the shapes thus obtained, the surface 36 of the epitaxial growth layer, the surface 37 of the p-type semiconductor region exposed by removing the epitaxial growth layer by etching, and the back surface 38 of the single crystal silicon substrate are the buried gate type SIT.
Source, gate and drain.
【００１２】このようにして、埋め込みゲート型ＳＩＴ
が得られる。In this way, the embedded gate type SIT
Is obtained.
【００１３】ここでは、ｎチャネル埋め込みゲート型Ｓ
ＩＴの製造プロセスについて述べたものであるが、ｎ型
半導体領域とｐ型半導体領域を入れ替えれば、ｐチャネ
ル埋め込みゲート型ＳＩＴの製造プロセスとなる。Here, an n-channel embedded gate type S
Although the IT manufacturing process has been described, if the n-type semiconductor region and the p-type semiconductor region are replaced with each other, a p-channel buried gate type SIT manufacturing process is obtained.
【００１４】ところで、このような埋め込みゲート型Ｓ
ＩＴのゲート部分は、不純物拡散法によって形成された
ｐ型半導体領域３３で構成されるが、不純物拡散法で
は、シリコン基板表面から不純物元素であるボロンを拡
散させるため、原理上どうしても、基板表面から深さ方
向に濃度勾配ができる。すなわち、ｎ型単結晶シリコン
基板表面からｎ型単結晶シリコン基板内部に向かって深
さが深くなればなる程、濃度が低くなり、抵抗が高くな
る。埋め込みゲート型ＳＩＴのゲート部分の抵抗が高く
なると、埋め込みゲート型ＳＩＴをスイッチングデバイ
スとして使う場合のスイッチング速度、つまり、電流を
流したり止めたりするのに必要な時間を長くすることに
なる。ゲート部分の抵抗を減らすには、ゲート部分を高
濃度で均一な不純物濃度を有するｐ型半導体領域にすれ
ば良いのであるが、不純物拡散法では、前述したように
原理的に困難である。By the way, such an embedded gate type S
The gate portion of the IT is composed of the p-type semiconductor region 33 formed by the impurity diffusion method. In the impurity diffusion method, boron, which is an impurity element, is diffused from the surface of the silicon substrate. There is a concentration gradient in the depth direction. That is, the deeper the depth from the surface of the n-type single crystal silicon substrate toward the inside of the n-type single crystal silicon substrate, the lower the concentration and the higher the resistance. When the resistance of the gate portion of the embedded gate type SIT is increased, the switching speed when using the embedded gate type SIT as a switching device, that is, the time required to pass or stop the current is lengthened. In order to reduce the resistance of the gate portion, it suffices to form the gate portion into a p-type semiconductor region having a high concentration and a uniform impurity concentration, but the impurity diffusion method is difficult in principle as described above.
【００１５】これに対し、結晶成長法では、エピタキシ
ャル成長中に導入する不純物の量によって不純物濃度が
制御できるので、均一で高濃度な領域、即ち、低抵抗な
領域を形成できる。従って、結晶成長法によりゲート領
域を形成すれば埋め込みゲート型ＳＩＴのスイッチング
速度を速くできる。On the other hand, in the crystal growth method, since the impurity concentration can be controlled by the amount of impurities introduced during the epitaxial growth, a uniform and high concentration region, that is, a low resistance region can be formed. Therefore, if the gate region is formed by the crystal growth method, the switching speed of the embedded gate type SIT can be increased.
【００１６】このように、ゲート部分の形成に結晶成長
法を用いれば、不純物拡散法に較べて低抵抗ゲート部を
得ることができるので、スイッチング速度の速い埋め込
みゲート型ＳＩＴを製造できる。As described above, if the crystal growth method is used for forming the gate portion, a low resistance gate portion can be obtained as compared with the impurity diffusion method, and therefore a buried gate type SIT having a high switching speed can be manufactured.
【００１７】結晶成長法を用いて埋め込みゲート型ＳＩ
Ｔを製造する場合の、製造プロセスにについて説明す
る。Embedded gate type SI using crystal growth method
A manufacturing process for manufacturing T will be described.
【００１８】まず、図６(a) および(b) に示すように前
記方法と同様にしてｎ型単結晶シリコン基板３１の表面
部分にシリコン酸化膜３２を成長させ、フォトリソグラ
フィープロセスによって方形外周とその方形内部をスト
ライプ状にシリコン酸化膜をパターンエッチングし、＜
１００＞方向に短柵状にシリコン酸化膜が残るパターン
を形成する。First, as shown in FIGS. 6 (a) and 6 (b), a silicon oxide film 32 is grown on the surface portion of an n-type single crystal silicon substrate 31 by the same method as described above, and a rectangular outer periphery is formed by a photolithography process. The silicon oxide film is pattern-etched in a stripe shape inside the square,
A pattern in which the silicon oxide film remains in the form of a short fence is formed in the 100> direction.
【００１９】次に、図６(c) に示すように、ｐ型不純物
であるボロンをドーピングしながらｐ型単結晶シリコン
層３９をエピタキシャル成長させる。このときｐ型単結
晶シリコン３９は、シリコン酸化膜３２上には成長せず
（１００）の面方位を有するｎ型単結晶シリコン基板３
１表面上にのみ選択的に成長する。Next, as shown in FIG. 6C, a p-type single crystal silicon layer 39 is epitaxially grown while doping p-type impurities such as boron. At this time, the p-type single crystal silicon 39 does not grow on the silicon oxide film 32 and has the (100) plane orientation.
It grows selectively only on one surface.
【００２０】このようにしてｐ型単結晶シリコン３９の
選択エピタキシャル成長を行った後、（１００）の面方
位を有するｎ型単結晶シリコン基板３１上にあるシリコ
ン酸化膜３２を全面エッチングによって除去する。シリ
コン酸化膜３２除去後のシリコン基板３１表面は、平坦
な単結晶シリコン基板上にｐ型単結晶シリコン３９が凸
状に形成された状態になる（図６(d) ）。After the selective epitaxial growth of the p-type single crystal silicon 39 is performed in this manner, the silicon oxide film 32 on the n-type single crystal silicon substrate 31 having the (100) plane orientation is removed by etching the entire surface. The surface of the silicon substrate 31 after the removal of the silicon oxide film 32 is in a state in which the p-type single crystal silicon 39 is convexly formed on the flat single crystal silicon substrate (FIG. 6 (d)).
【００２１】次に、ｎ型不純物であるリンをドーピング
しながらｎ型単結晶シリコン３５を、基板表面全面に渡
ってエピタキシャル成長させる（図６(e) ）。Next, the n-type single crystal silicon 35 is epitaxially grown over the entire surface of the substrate while being doped with phosphorus which is an n-type impurity (FIG. 6 (e)).
【００２２】ここでエピタキシャル成長を行った後の表
面は、成長前の凸形状が残るため、表面の平坦化を行わ
なければならない。Here, the surface after the epitaxial growth has a convex shape before the growth, and therefore the surface must be flattened.
【００２３】平坦化には、フォトリソグラフィープロセ
スによって凸部分のみを選択的にエッチングする方法
と、または、機械的に研磨する方法とがあるがいずれか
の方法によって図６(f) に示すように平坦化を行う。The planarization includes a method of selectively etching only the convex portion by a photolithography process, and a method of mechanically polishing. As shown in FIG. 6 (f), either method is used. Perform flattening.
【００２４】この後さらに、図５(d) および(e) に示し
たのと同様に、方形のシリコン酸化膜パターニングを形
成しこれをますくとして、ｐ型エピタキシャル成長層３
９が露出するまで、ｎ型エピタキシャル成長層３５をパ
ターンエッチングし、シリコン酸化膜を除去して、埋め
込みゲート型ＳＩＴの形状が得られる。（図６(g）。こ
のようにして得られた形状のうち、ｎ型エピタキシャル
成長層表面３６、ｐ型選択エピタキシャル成長層表面４
０、ｎ型単結晶シリコン基板裏面３８が、おのおの埋め
込みゲート型ＳＩＴのソース、ゲート、ドレインとな
る。After this, as in the case shown in FIGS. 5D and 5E, a p-type epitaxial growth layer 3 is formed by further forming a rectangular silicon oxide film patterning.
The n-type epitaxial growth layer 35 is pattern-etched and the silicon oxide film is removed until 9 is exposed, and the shape of the buried gate type SIT is obtained. (FIG. 6 (g). Of the shapes thus obtained, the n-type epitaxial growth layer surface 36 and the p-type selective epitaxial growth layer surface 4 are shown.
The back surface 38 of the 0, n-type single crystal silicon substrate serves as the source, gate and drain of each embedded gate type SIT.
【００２５】この方法ではゲートの抵抗は低くすること
ができる。With this method, the resistance of the gate can be lowered.
【００２６】[0026]
【発明が解決しようとする課題】しかしながら、埋め込
みゲート型ＳＩＴのゲート部分に用いた場合、研磨また
はエッチングによって平坦化しなければ、埋め込みゲー
ト型ＳＩＴ構造を得ることができない。機械的研磨を行
えば、平坦面を得ることはできるが、ゲート部分を構成
するエピタキシャル成長層に、研磨に伴う歪及び欠陥を
発生させることになる。一方、フォトリソグラフィープ
ロセスを用いて凸部を選択的にパターンエッチングを行
えば、欠陥は発生しないが、凹凸を完全に無くすことは
不可能である。However, when it is used for the gate portion of the buried gate type SIT, the buried gate type SIT structure cannot be obtained unless it is flattened by polishing or etching. Although a flat surface can be obtained by mechanical polishing, strains and defects due to polishing are generated in the epitaxial growth layer forming the gate portion. On the other hand, if the convex portions are selectively pattern-etched by using a photolithography process, no defects occur, but it is impossible to completely eliminate the irregularities.
【００２７】このような理由から、従来技術では、埋め
込みゲート型ＳＩＴのゲート部にエピタキシャル成長層
を用いるのは非常に困難であった。For these reasons, it has been very difficult to use the epitaxial growth layer in the gate portion of the buried gate type SIT in the prior art.
【００２８】本発明は前記実情に鑑みてなされたもの
で、ゲート抵抗が低くかつ信頼性の高い埋め込みゲート
型ＳＩＴまたは表面ゲート型ＳＩＴを提供することを目
的とする。The present invention has been made in view of the above circumstances, and an object thereof is to provide a buried gate type SIT or a surface gate type SIT which has low gate resistance and high reliability.
【００２９】すなわち、ゲート部分を埋め込むために行
うｎ型エピタキシャル成長層表面の、平坦化を必要とし
ない結晶成長方法を提供することを目的とする。That is, it is an object of the present invention to provide a crystal growth method that does not require flattening of the surface of an n-type epitaxial growth layer for filling a gate portion.
【００３０】[0030]
【課題を解決するための手段】そこで本発明では、半導
体基板表面に、所望の形状のマスクパターンを形成しこ
のマスクパターンから露呈する半導体基板表面をエッチ
ングして、凹状の溝構造部を形成するとともにこの溝構
造部上にマスクのひさしを残ようにし、さらにこのマス
クのひさしをストッパーとして溝構造部内に露呈する半
導体基板表面に、選択的にエピタキシャル成長層を形成
するようにしている。Therefore, in the present invention, a mask pattern having a desired shape is formed on the surface of the semiconductor substrate, and the surface of the semiconductor substrate exposed from the mask pattern is etched to form a concave groove structure portion. At the same time, the eaves of the mask are left on the groove structure, and the eaves of the mask is used as a stopper to selectively form the epitaxial growth layer on the surface of the semiconductor substrate exposed in the groove structure.
【００３１】また本発明では、単結晶シリコン基板（１
００）表面に、＜１００＞方向に伸びる方形状またはス
トライプ状パターンをなすようにシリコン酸化膜を形成
し、このシリコン酸化膜をマスクとして単結晶シリコン
基板表面を等方性エッチングし、凹状の溝構造部を形成
するとともにこの溝構造部上にシリコン酸化膜のひさし
を残し、さらにこのシリコン酸化膜のひさしをストッパ
ーとして溝構造部内に露呈するシリコン基板表面に、選
択的にエピタキシャル成長層を形成し、シリコン酸化膜
を除去した後、エピタキシャル成長層を形成し、ファセ
ットや積層欠陥の無い良好な単結晶シリコンをエピタキ
シャル成長させるようにしている。In the present invention, the single crystal silicon substrate (1
00) surface, a silicon oxide film is formed so as to form a rectangular or stripe pattern extending in the <100> direction, and the surface of the single crystal silicon substrate is isotropically etched using this silicon oxide film as a mask to form a concave groove. While forming the structure portion, the eaves of the silicon oxide film is left on the groove structure portion, and further the epitaxial growth layer is selectively formed on the silicon substrate surface exposed in the groove structure portion using the eaves of the silicon oxide film as a stopper, After removing the silicon oxide film, an epitaxial growth layer is formed to epitaxially grow good single crystal silicon without facets or stacking faults.
【００３２】[0032]
【作用】この方法では凹部の形成にマスクとして用いた
シリコン酸化膜を凹部に張り出させるように基板をエッ
チングし、このひさしをストッパーとして凹部に露呈す
る基板表面からエピタキシャル成長層を形成するように
しているため、研磨やエッチングを行うことなく、エピ
タキシャル成長層の高さを基板表面と一致させることが
できる。In this method, the substrate is etched so that the silicon oxide film used as the mask for forming the recess is overhanged in the recess, and the eaves are used as a stopper to form the epitaxial growth layer from the surface of the substrate exposed in the recess. Therefore, the height of the epitaxial growth layer can be matched with the surface of the substrate without polishing or etching.
【００３３】すなわち、図１(a) に示すように、単結晶
シリコン基板１の＜１００＞方向に、ストライプ状パタ
ーンを構成するシリコン酸化膜２を形成し、このシリコ
ン酸化膜２をマスクとして基板の（１００）面を等方性
エッチングし、シリコン酸化膜のひさし３の下まで掘り
込まれた凹状の溝構造部４を形成する。That is, as shown in FIG. 1 (a), a silicon oxide film 2 forming a stripe pattern is formed in the <100> direction of a single crystal silicon substrate 1, and the silicon oxide film 2 is used as a mask for the substrate. The (100) surface of (1) is isotropically etched to form a concave groove structure portion 4 which is dug down to the bottom of the eaves 3 of the silicon oxide film.
【００３４】そして、さらに図１(b) に示すように、底
面と側面以外をシリコン酸化膜２で覆われた凹状の溝構
造部４に、単結晶シリコンの選択的エピタキシャル成長
を行う。Then, as shown in FIG. 1 (b), selective epitaxial growth of single crystal silicon is performed on the concave groove structure portion 4 covered with the silicon oxide film 2 except the bottom surface and side surfaces.
【００３５】この方法では、エピタキシャル成長層６
は、凹状の溝構造部４を覆うように張り出しているシリ
コン酸化膜のひさし３の存在により、シリコン酸化膜の
ひさし３の所までエピタキシャル成長し、それ以上の高
さにエピタキシャル成長出来ない。つまりシリコン酸化
膜のひさし３は、（１００）の面方位を有する単結晶シ
リコン基板１表面から水平に張り出しており、単結晶シ
リコン基板表面５の高さで停止させられる。このように
して単結晶シリコン基板１は、凹状の溝構造部４を単結
晶シリコンのエピタキシャル成長によって埋め戻した領
域も含めて平坦にすることができる。In this method, the epitaxial growth layer 6
Due to the presence of the eaves 3 of the silicon oxide film which projects so as to cover the concave groove structure portion 4, the epitaxial growth reaches the eaves 3 of the silicon oxide film, and the epitaxial growth cannot be performed to a height higher than that. That is, the eaves 3 of the silicon oxide film overhangs horizontally from the surface of the single crystal silicon substrate 1 having the (100) plane orientation, and is stopped at the height of the surface 5 of the single crystal silicon substrate. In this way, the single crystal silicon substrate 1 can be made flat including the region where the concave groove structure portion 4 is backfilled by the epitaxial growth of single crystal silicon.
【００３６】さらに、凹状の溝構造部４の側壁の方向
を、（１００）単結晶シリコン基板１の＜１００＞方向
に合わせることができるので、従来技術と同様にファセ
ットや積層欠陥の無い良好な単結晶シリコンをエピタキ
シャル成長させることが可能となる。Furthermore, since the direction of the side wall of the recessed groove structure portion 4 can be aligned with the <100> direction of the (100) single crystal silicon substrate 1, there is no facet or stacking fault, which is good as in the prior art. It becomes possible to grow single crystal silicon epitaxially.
【００３７】[0037]
【実施例】次に本発明の実施例を図面を参照しつつ詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００３８】図２は、本発明による結晶成長方法を埋め
込みゲート型ＳＩＴに用いたものである。FIG. 2 shows a case where the crystal growth method according to the present invention is used for a buried gate type SIT.
【００３９】まず、図２(a) および(b) に示すように、
（１００）の面方位を有するｎ型単結晶シリコン基板１
１の表面にシリコン酸化膜１２を成長させ、フォトリソ
グラフィープロセスによって、方形外周と、その方形内
部をストライプ状にパターンエッチングし、短柵状にシ
リコン酸化膜が残るパターンを形成する。First, as shown in FIGS. 2 (a) and 2 (b),
N-type single crystal silicon substrate 1 having (100) plane orientation
A silicon oxide film 12 is grown on the surface of No. 1, and a rectangular outer periphery and the inside of the rectangle are pattern-etched in a stripe shape by a photolithography process to form a pattern in which the silicon oxide film remains in a short fence shape.
【００４０】ついで、図２(c) に示すように、このシリ
コン酸化膜１２をマスクとして、単結晶シリコン基板を
パターンエッチングして凹状の溝構造部１４を堀込む。
このとき、凹状の溝構造部１４を覆うように、凹状の溝
構造部上に張り出したシリコン酸化膜１３のひさしを形
成する。Then, as shown in FIG. 2 (c), the single crystal silicon substrate is pattern-etched by using the silicon oxide film 12 as a mask to form the concave groove structure portion 14.
At this time, the eaves of the silicon oxide film 13 protruding over the concave groove structure portion are formed so as to cover the concave groove structure portion 14.
【００４１】さらに、図２(d) に示すように、このｎ型
単結晶シリコン基板１表面に、ｐ型不純物であるボロン
を高濃度にドーピングしながらエピタキシャル成長を行
い、シリコン酸化膜１２で覆われている部分を除く領域
すなわち、凹状の溝構造部分４に選択的に、ｐ型単結晶
シリコン層１６を成長させる。この時、エピタキシャル
成長するｐ型単結晶シリコン１６は、凹状の溝構造部１
４を覆うように張り出しているシリコン酸化膜のひさし
によって、単結晶シリコン基板１１表面より上方にはエ
ピタキシャル成長せず、シリコン酸化膜１２で覆われて
いるｎ型単結晶シリコン基板１１表面と平坦になるよう
に埋め戻すことができる。従って、前記従来技術のよう
に平坦化の必要がない。このように、均一高濃度でエピ
タキシャル成長後も（１００）の面方位を有する単結晶
シリコン基板表面を平坦に得ることができる。本発明に
よる結晶成長法によって、埋め込みゲート型ＳＩＴのゲ
ート部のｐ型半導体領域１６を形成した後、シリコン基
板１１上に残っているシリコン酸化膜１２を、全面エッ
チングによって除去する。Further, as shown in FIG. 2D, epitaxial growth is performed on the surface of the n-type single crystal silicon substrate 1 while doping p-type impurity boron at a high concentration, and is covered with a silicon oxide film 12. The p-type single-crystal silicon layer 16 is selectively grown in the region except the portion where it is present, that is, in the concave groove structure portion 4. At this time, the p-type single crystal silicon 16 that is epitaxially grown has a concave groove structure portion 1
The eaves of the silicon oxide film protruding so as to cover 4 does not cause epitaxial growth above the surface of the single crystal silicon substrate 11 and becomes flat with the surface of the n-type single crystal silicon substrate 11 covered with the silicon oxide film 12. Can be backfilled like. Therefore, there is no need for flattening unlike the prior art. In this way, it is possible to obtain a flat single crystal silicon substrate surface having a (100) plane orientation even after epitaxial growth at a uniform high concentration. After the p-type semiconductor region 16 of the gate portion of the buried gate type SIT is formed by the crystal growth method according to the present invention, the silicon oxide film 12 remaining on the silicon substrate 11 is removed by etching the entire surface.
【００４２】そして図２(e) に示すように、シリコン酸
化膜１２を除去し、単結晶シリコン基板１１表面を露出
したあと、全面に渡ってｎ型単結晶シリコンになるよう
に、ｎ型不純物であるリンをドーピングしながら、エピ
タキシャル成長層１７を形成する。この時、エピタキシ
ャル成長前の単結晶シリコン基板表面は、平坦であるた
め、エピタキシャル成長後も平坦である。Then, as shown in FIG. 2 (e), after removing the silicon oxide film 12 and exposing the surface of the single crystal silicon substrate 11, n-type impurities are added so that the entire surface becomes n-type single crystal silicon. The epitaxial growth layer 17 is formed while doping phosphorus. At this time, since the surface of the single crystal silicon substrate before the epitaxial growth is flat, it is also flat after the epitaxial growth.
【００４３】この後、エピタキシャル成長層１７表面を
方形状のシリコン酸化膜パターンをマスクとしてエッチ
ングし、エピタキシャル成長前の基板表面まで、つま
り、ｐ型単結晶シリコンの選択エピタキシャル成長層１
６が露出するまでパターンエッチングし、さらに、シリ
コン酸化膜をエッチングによって除去して、埋め込みゲ
ート型ＳＩＴを得る。After that, the surface of the epitaxial growth layer 17 is etched by using the square silicon oxide film pattern as a mask to reach the surface of the substrate before the epitaxial growth, that is, the selective epitaxial growth layer 1 of p-type single crystal silicon.
Pattern etching is performed until 6 is exposed, and the silicon oxide film is removed by etching to obtain a buried gate type SIT.
【００４４】このようにして得られた形状のうち、ｎ型
単結晶シリコンのエピタキシャル成長層表面１８、ｐ型
単結晶シリコン選択エピタキシャル層表面１９及び基板
裏面２０は、それぞれ埋め込みゲート型ＳＩＴのソー
ス、ゲート、ドレインとなる。このようにして、エピタ
キシャル成長層の表面を研磨やエッチングすることなく
平坦な状態にすることができ、オフセットや結晶欠陥の
発生もなく、高速動作可能で信頼性の高い埋め込みゲー
ト型ＳＩＴを得ることができる。Of the shapes thus obtained, the surface 18 of the epitaxial growth layer of n-type single crystal silicon, the surface 19 of the selective epitaxial layer of p-type single crystal silicon, and the back surface 20 of the substrate are the source and gate of the buried gate type SIT, respectively. , Becomes the drain. In this way, the surface of the epitaxial growth layer can be made flat without polishing or etching, and an embedded gate type SIT that can operate at high speed and has high reliability without causing an offset or a crystal defect can be obtained. it can.
【００４５】なおこの発明は、ｎチャネル埋め込みゲー
ト型ＳＩＴの製造プロセスについて述べたものである
が、ｎ型半導体領域とｐ型半導体領域を入れ替えれば、
ｐチャネル埋め込みゲート型ＳＩＴの製造プロセスとな
り、ｎチャネル埋め込みゲート型ＳＩＴのみならず、ｐ
チャネル埋め込みゲート型ＳＩＴにも利用できること
は、いうまでもない。Although the present invention describes the manufacturing process of the n-channel buried gate type SIT, if the n-type semiconductor region and the p-type semiconductor region are exchanged,
This is a manufacturing process for a p-channel embedded gate type SIT.
It goes without saying that it can also be used for a channel-embedded gate SIT.
【００４６】次に、本発明の第２の実施例として表面ゲ
ート型ＳＩＴの製造方法について説明する。Next, as a second embodiment of the present invention, a method of manufacturing a surface gate type SIT will be described.
【００４７】ここでも図３(a) および(b) に示すように
前記第１の実施例と同様に、（１００）の面方位を有す
るｎ型単結晶シリコン基板１１の表面にシリコン酸化膜
１２を成長させ、フォトリソグラフィープロセスによっ
て、方形外周と、その方形内部をストライプ状にパター
ンエッチングし、短柵状にシリコン酸化膜が残るパター
ンを形成する。Here, as shown in FIGS. 3A and 3B, the silicon oxide film 12 is formed on the surface of the n-type single crystal silicon substrate 11 having the (100) plane orientation as in the first embodiment. And a rectangular outer periphery and the inside of the square are pattern-etched in a stripe shape by a photolithography process to form a pattern in which the silicon oxide film remains in a short fence shape.
【００４８】ついで、第１の実施例と同様に図３(c) に
示すように、このシリコン酸化膜１２をマスクとして、
単結晶シリコン基板をパターンエッチングして凹状の溝
構造部１４を堀込む。このとき、凹状の溝構造部１４を
覆うように、凹状の溝構造部上に張り出したシリコン酸
化膜１３のひさしを形成する。Then, as in the first embodiment, as shown in FIG. 3C, the silicon oxide film 12 is used as a mask.
The single crystal silicon substrate is pattern-etched to form the concave groove structure portion 14. At this time, the eaves of the silicon oxide film 13 protruding over the concave groove structure portion are formed so as to cover the concave groove structure portion 14.
【００４９】さらに、第１の実施例と同様に図３(d) に
示すように、このｎ型単結晶シリコン基板１表面に、ｐ
型不純物であるボロンを高濃度にドーピングしながらエ
ピタキシャル成長を行い、シリコン酸化膜１２で覆われ
ている部分を除く領域すなわち、凹状の溝構造部分４に
選択的に、ｐ型単結晶シリコン層１６を成長させる。こ
こでもエピタキシャル成長するｐ型単結晶シリコン１６
は、凹状の溝構造部１４を覆うように張り出しているシ
リコン酸化膜のひさしによって、単結晶シリコン基板１
１表面より上方にはエピタキシャル成長せず、シリコン
酸化膜１２で覆われているｎ型単結晶シリコン基板１１
表面と平坦になるように埋め戻すことができる。このよ
うにして、均一高濃度でエピタキシャル成長後も（１０
０）の面方位を有する単結晶シリコン基板表面を平坦に
得ることができる。この後、シリコン基板１１上に残っ
ているシリコン酸化膜１２を、全面エッチングによって
除去する。Further, as in the first embodiment, as shown in FIG. 3 (d), p-type is formed on the surface of the n-type single crystal silicon substrate 1.
The p-type single crystal silicon layer 16 is selectively formed in the region except the portion covered with the silicon oxide film 12, that is, the concave groove structure portion 4 by performing epitaxial growth while doping boron, which is a type impurity, at a high concentration. Grow. Here again, p-type single crystal silicon 16 that grows epitaxially is used.
Is formed by the eaves of a silicon oxide film which is projected so as to cover the concave groove structure portion 14.
N-type single-crystal silicon substrate 11 covered with silicon oxide film 12 without epitaxial growth above the surface 1
It can be backfilled to be flat with the surface. In this way, even after epitaxial growth at a uniform high concentration (10
The surface of the single crystal silicon substrate having the plane orientation of 0) can be obtained flat. After that, the silicon oxide film 12 remaining on the silicon substrate 11 is removed by etching the entire surface.
【００５０】そして図３(e) に示すよう再び基板表面に
シリコン酸化膜１２ｓ形成し、フォトリソグラフィープ
ロセスによって、パターンを形成する。今回のパターン
は、方形外周とストライプ状ｐ型単結晶シリコンの選択
エピタキシャル領域表面より一回り小さな方形外周とス
トライプ幅に、ｐ型単結晶シリコンエピタキシャル成長
層１６表面を露出させ、更に、ｐ型単結晶シリコンエピ
タキシャル成長層１６に囲まれているストライプ状単結
晶シリコン領域１１表面より一回り小さなストライプ幅
にｎ型単結晶シリコン基板表面１１を露出させる。Then, as shown in FIG. 3E, a silicon oxide film 12s is formed again on the surface of the substrate, and a pattern is formed by a photolithography process. The pattern used this time is to expose the surface of the p-type single crystal silicon epitaxial growth layer 16 to a square outer circumference and stripe width that are one size smaller than the surface of the selective epitaxial region of the p-type single crystal silicon of the square outer circumference and stripes. The n-type single crystal silicon substrate surface 11 is exposed with a stripe width slightly smaller than the surface of the stripe-shaped single crystal silicon region 11 surrounded by the silicon epitaxial growth layer 16.
【００５１】このようにして、高速で信頼性の高い表面
ゲート型ＳＩＴを得る。In this way, a high speed and highly reliable surface gate type SIT is obtained.
【００５２】このようにして得られた形状のうち、ｎ型
単結晶シリコン基板表面１５、ｐ型単結晶シリコンエピ
タキシャル成長層表面１９及び単結晶シリコン基板裏面
２０は、それぞれ表面ゲート型ＳＩＴのソース、ゲー
ト、ドレインとなる。Of the shapes thus obtained, the n-type single crystal silicon substrate surface 15, the p-type single crystal silicon epitaxial growth layer surface 19 and the single crystal silicon substrate rear surface 20 are the source and gate of the surface gate type SIT, respectively. , Becomes the drain.
【００５３】なお前記実施例では、ｎチャネル表面ゲー
ト型ＳＩＴの製造プロセスについて説明したが、ｎ型半
導体領域とｐ型半導体領域を入れ替えれば、ｐチャネル
表面ゲート型ＳＩＴの製造プロセスとなり、ｎチャネル
表面ゲート型ＳＩＴのみならず、ｐチャネル表面ゲート
型ＳＩＴにも利用できることはいうまでもない。Although the manufacturing process of the n-channel surface gate type SIT has been described in the above embodiment, if the n-type semiconductor region and the p-type semiconductor region are replaced with each other, the manufacturing process of the p-channel surface gate type SIT becomes possible. It goes without saying that it can be used not only for the gate type SIT but also for the p-channel surface gate type SIT.
【００５４】また、前記実施例ではシリコンＳＩＴを用
いた例について説明したが、他のデバイスにも適用可能
であることはいうまでもなく、さらにまた半導体として
もGaAs等の化合物半導体にも適用可能であることはいう
までもない。Further, in the above-mentioned embodiment, an example using silicon SIT has been described, but it goes without saying that it can be applied to other devices as well, and as a semiconductor, it can also be applied to compound semiconductors such as GaAs. Needless to say.
【００５５】[0055]
【発明の効果】以上説明してきたように、本発明によれ
ば、埋め込みゲート型ＳＩＴ及び表面ゲート型ＳＩＴの
ゲート部等を、平坦化の為の研磨やエッチングを必要と
することなくエピタキシャル成長法により形成すること
ができ、さらに、不純物拡散法に比べて、均一高濃度す
なわち、低抵抗のエピタキシャル成長層で形成すること
ができるため、埋め込みゲート型ＳＩＴ及びゲート型Ｓ
ＩＴのスイッチング速度を、高速化することができる。As described above, according to the present invention, the gate portions of the buried gate type SIT and the surface gate type SIT are formed by the epitaxial growth method without the need for polishing or etching for flattening. Since it can be formed by an epitaxial growth layer having a uniform and high concentration, that is, a low resistance as compared with the impurity diffusion method, the embedded gate type SIT and the gate type S can be formed.
The switching speed of IT can be increased.
【図１】本発明の結晶成長法の原理説明図FIG. 1 is an explanatory view of the principle of the crystal growth method of the present invention.
【図２】本発明の第１の実施例の埋め込みゲート型ＳＩ
Ｔの製造工程図FIG. 2 is a buried gate type SI according to the first embodiment of the present invention.
Manufacturing process chart of T
【図３】本発明の第２の実施例の表面ゲート型ＳＩＴの
製造工程図FIG. 3 is a manufacturing process diagram of a surface gate type SIT according to a second embodiment of the present invention.
【図４】従来の結晶成長法の説明図FIG. 4 is an explanatory diagram of a conventional crystal growth method.
【図５】従来の埋め込みゲート型ＳＩＴの製造工程図FIG. 5 is a manufacturing process diagram of a conventional embedded gate type SIT.
【図６】従来の埋め込みゲート型ＳＩＴの製造工程図FIG. 6 is a manufacturing process diagram of a conventional embedded gate type SIT.
１ 単結晶シリコン基板 ２ シリコン酸化膜 ３ ひさし ４ 溝構造部 ５ シリコン基板表面 ６ エピタキシャル成長層 １１ ｎ型単結晶シリコン基板 １２ シリコン酸化膜 １２ｓシリコン酸化膜 １３ ひさし １４ 溝構造部 １５ シリコン基板表面 １６ ｐ型エピタキシャル成長層 １７ ｎ型エピタキシャル成長層 １８ ソース（ｎ型エピタキシャル成長層表面） １９ ゲート（ｐ型エピタキシャル成長層表面） ２０ ドレイン（基板裏面） ３１ ｎ型単結晶シリコン基板 ３２ シリコン酸化膜 ３２ｓ シリコン酸化膜 ３３ ｐ型不純物拡散領域 ３４ ｐ型不純物拡散層表面 ３５ ｎ型エピタキシャル成長層 ３６ ソース（ｎ型エピタキシャル成長層表面） ３７ ゲート（ｐ型不純物拡散領域表面） ３８ ドレイン（基板裏面） ３９ ｐ型エピタキシャル成長層 ４０ ゲート（ｐ型エピタキシャル成長層表面） DESCRIPTION OF SYMBOLS 1 Single crystal silicon substrate 2 Silicon oxide film 3 Eaves 4 Groove structure part 5 Silicon substrate surface 6 Epitaxial growth layer 11 n-type single crystal silicon substrate 12 Silicon oxide film 12s Silicon oxide film 13 Eaves 14 Groove structure part 15 Silicon substrate surface 16 p type Epitaxial growth layer 17 n-type epitaxial growth layer 18 Source (n-type epitaxial growth layer surface) 19 Gate (p-type epitaxial growth layer surface) 20 Drain (substrate back surface) 31 n-type single crystal silicon substrate 32 Silicon oxide film 32s Silicon oxide film 33 p-type impurity Diffusion region 34 p-type impurity diffusion layer surface 35 n-type epitaxial growth layer 36 source (n-type epitaxial growth layer surface) 37 gate (p-type impurity diffusion region surface) 38 drain (substrate back surface) 39 p-type epitaxial growth layer 40 gates (p-type epitaxial growth layer surface)
Claims (2)
パターンを形成するマスク形成工程と、 前記マスクパターンから露呈する前記半導体基板表面を
エッチングし、凹状の溝構造部を形成するとともにこの
溝構造部上に前記マスクのひさしを残す等方性エッチン
グ工程と、 前記マスクのひさしをストッパーとして前記溝構造部内
に露呈する半導体基板表面に、選択的にエピタキシャル
成長層を形成するエピタキシャル成長工程とを含むこと
を特徴とする結晶成長方法。1. A mask forming step of forming a mask pattern of a desired shape on a surface of a semiconductor substrate, and etching the surface of the semiconductor substrate exposed from the mask pattern to form a concave groove structure portion and the groove structure. An isotropic etching step of leaving the eaves of the mask on a portion, and an epitaxial growth step of selectively forming an epitaxial growth layer on the semiconductor substrate surface exposed in the groove structure portion using the eaves of the mask as a stopper. Characteristic crystal growth method.
０）表面に、＜１００＞方向に伸びる方形状またはスト
ライプ状パターンをなすようにシリコン酸化膜を形成す
るシリコン酸化膜形成工程と、 前記シリコン酸化膜をマスクとして単結晶シリコン基板
表面を等方性エッチングし、凹状の溝構造部を形成する
とともにこの溝構造部上にシリコン酸化膜のひさしを残
すエッチング工程と、 前記シリコン酸化膜のひさしをストッパーとして前記溝
構造部内に露呈するシリコン基板表面に、選択的に第２
導電型のエピタキシャル成長層を形成する第１のエピタ
キシャル成長工程と前記シリコン酸化膜を除去した後、
第１導電型のエピタキシャル成長層を形成する第２のエ
ピタキシャル成長工程とを含むことを特徴とする結晶成
長方法。2. A single-crystal silicon substrate (10) of the first conductivity type.
0) A silicon oxide film forming step of forming a silicon oxide film on the surface so as to form a rectangular or stripe pattern extending in the <100>direction; and using the silicon oxide film as a mask, the surface of the single crystal silicon substrate is isotropic. Etching to form a concave groove structure portion and an etching step of leaving a canopy of a silicon oxide film on the groove structure portion, and a silicon substrate surface exposed in the groove structure portion using the canopy of the silicon oxide film as a stopper, Selectively second
After the first epitaxial growth step of forming a conductive type epitaxial growth layer and removing the silicon oxide film,
A second epitaxial growth step of forming a first conductivity type epitaxial growth layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225692A JPH05234901A (en) | 1992-02-19 | 1992-02-19 | Crystal growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225692A JPH05234901A (en) | 1992-02-19 | 1992-02-19 | Crystal growth method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234901A true JPH05234901A (en) | 1993-09-10 |
Family
ID=12353937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3225692A Pending JPH05234901A (en) | 1992-02-19 | 1992-02-19 | Crystal growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234901A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0658927A1 (en) * | 1993-12-15 | 1995-06-21 | Robert Bosch Gmbh | Process for forming a parallel pipe-shaped cavity for receiving a component in a support plate |
| WO2004114384A1 (en) * | 2003-06-17 | 2004-12-29 | Shin-Etsu Handotai Co.,Ltd. | Silicon epitaxial wafer manufacturing method and silicon epitaxial wafer |
| JP2010177400A (en) * | 2009-01-29 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing bipolar transistor |
| JP2012069960A (en) * | 2011-10-17 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | Epitaxial silicon growth method |
| CN104851781A (en) * | 2015-06-08 | 2015-08-19 | 国网智能电网研究院 | Preparation method of N-type low-drift-angle silicon carbide epitaxial wafer |
-
1992
- 1992-02-19 JP JP3225692A patent/JPH05234901A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0658927A1 (en) * | 1993-12-15 | 1995-06-21 | Robert Bosch Gmbh | Process for forming a parallel pipe-shaped cavity for receiving a component in a support plate |
| WO2004114384A1 (en) * | 2003-06-17 | 2004-12-29 | Shin-Etsu Handotai Co.,Ltd. | Silicon epitaxial wafer manufacturing method and silicon epitaxial wafer |
| CN100428411C (en) * | 2003-06-17 | 2008-10-22 | 信越半导体株式会社 | Silicon epitaxial wafer manufacturing method and silicon epitaxial wafer |
| JP2010177400A (en) * | 2009-01-29 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing bipolar transistor |
| JP2012069960A (en) * | 2011-10-17 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | Epitaxial silicon growth method |
| CN104851781A (en) * | 2015-06-08 | 2015-08-19 | 国网智能电网研究院 | Preparation method of N-type low-drift-angle silicon carbide epitaxial wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266813A (en) | Isolation technique for silicon germanium devices | |
| CN103137685B (en) | Semiconductor device and manufacture method thereof | |
| US20050280102A1 (en) | Field effect transistor and method for manufacturing the same | |
| EP1253645A2 (en) | Lateral transistor having graded base region, semiconductor intergrated circuit and fabrication method thereof | |
| KR20050020625A (en) | Strained-channel fin field effect transistor(fet) with a uniform channel thickness and separate gates | |
| US5171703A (en) | Device and substrate orientation for defect reduction and transistor length and width increase | |
| CN107316889A (en) | The compact device structure of bipolar junction transistor | |
| US3956033A (en) | Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector | |
| JPH05234901A (en) | Crystal growth method | |
| JP3022714B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5147810A (en) | Process for producing semiconductor device | |
| JPH01307241A (en) | Manufacture of semiconductor device | |
| KR0137568B1 (en) | Method of making a bipolar transistor | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| JPS59188936A (en) | Manufacture of semiconductor device | |
| JPH04294585A (en) | Manufacture of vertical type mos semiconductor device | |
| JPH08335554A (en) | Fabrication of semiconductor device | |
| JP2549733B2 (en) | Method for manufacturing semiconductor device | |
| KR940010920B1 (en) | Manufacturing method of soi structure semiconductor | |
| JPH0574928A (en) | Production of semiclnductor device | |
| JPH0669066B2 (en) | Method for manufacturing semiconductor device | |
| KR940005705B1 (en) | Growth method of selective single crystal layer | |
| JPH04348037A (en) | Semiconductor device and its manufacture | |
| JPS5861673A (en) | Preparation of semiconductor device | |
| KR100242381B1 (en) | Manufacturing method of semiconductor device |