JPH05233804A - メディアンフィルタ - Google Patents

Abstract

(57)【要約】 【目的】 メディアンフィルタを、従来例に比較して、
半分以下のハードウェア量で安価に実現する。 【構成】 データラッチ上で大きさ順に並べられた旧の
ｍ² 個の画素データの列から更新時に比較対象から外れ
る画素データと残りの（ｍ² −１）の画素データと識別
するとともに、残りの（ｍ² −１）の画素データと更新
時に新規に比較対象に加わる画素データとを識別する。
大きさ順に並べられた旧のｍ² 個の画素データの配列か
ら比較対象から外れる画素データを識別情報に基づいて
選択的に排出する。識別情報に基づいて大きさ順に配列
された残りの（ｍ² −１）の画素データと新規に比較対
象に加わる画素データとを比較して残りの（ｍ² −１）
の画素データの列の中に新規に比較対象に加わる画素デ
ータを大きさ順の並びを崩さない状態に挿入して新のｍ
² 個の画素データの列を作成する。新のｍ² 個の画素デ
ータの列の中央の画素データを中央値として抽出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、衛星放送受信装置や
ＦＡ（Factory Automation；ファクトリ・オートメーシ
ョン）機器のパターン認識装置や自動外観検査装置等で
入力画像データの雑音成分の低減を含む画質改善のため
に用いられるメディアンフィルタに関するものである。

【０００２】

【従来の技術】多値画像の画像処理で、雑音成分の低減
を含む画質改善のために、画像認識の前処理でよく用い
られるメディアンフィルタは、隣接するｍ×ｍ個（ｍは
１より大きい正の整数）の画素領域の中で、最大値から
ｍ² ／２番目の画素の値を中央値として出力するフィル
タである。

【０００３】メディアンフィルタは、局所平均をとるフ
ィルタに比較して、輪郭部がぼけないという利点がある
ため、フリッカ状の雑音の除去に有効である。メディア
ンフィルタでの処理は、ｎビット長の画像信号Ｉ（ｉ，
ｊ）について隣接するｍ×ｍ個の画素領域を想定し、そ
の領域内の画素値を逐次比較し、画素値の大きい順番に
並べたときのｍ² ／２番目の画素値を処理結果として出
力するものであり、ソート処理の一種と考えることがで
きる。

【０００４】メディアンフィルタを構成する従来例とし
て、各画素間での比較を行うコンパレータモジュールの
ネットワークで構成する例が、ソーティング・アンド・
サーチング、ザ・アート・オブ・コンピュータ・プログ
ラミング（Sorting and Searching,THE ART OF COMPUTE
R PROGRAMMING vol.3 pp.220-246 ）に掲載されてい
る。この構成の具体例を、ｍ＝３の場合について、図を
用いて説明する。

【０００５】図４は３×３個の画素領域に対してメディ
アンフィルタを構成する場合のブロック図である。図４
において、画像信号入力端子４０にはｎビット長の画像
信号Ｉ（ｉ＋２，ｊ＋１）が入力され、画像信号入力端
子４１には画像信号入力端子４０よりも１水平期間ずれ
たｎビット長の画像信号Ｉ（ｉ＋２，ｊ）が入力され、
画像信号入力端子４２には画像信号入力端子４０よりも
２水平期間ずれたｎビット長の画像信号Ｉ（ｉ＋２，ｊ
−１）が入力される。

【０００６】データロード機能付のｎビットデータラッ
チ４３ａ〜４３ｃで、これらの画像信号をラッチし、一
画素単位でつぎのｎビットデータラッチ４４ａに画像信
号を送りこむ。ｎビットデータラッチ４４ａ〜４４ｉで
は、データロード機能付のｎビットデータラッチ４３ａ
〜４３ｃでパラレルからシリアルに変換された画像信号
が、４４ａから４４ｉまで順番に、Ｉ（ｉ，ｊ＋１），
Ｉ（ｉ，ｊ），Ｉ（ｉ，ｊ−１），Ｉ（ｉ−１，ｊ＋
１），Ｉ（ｉ−１，ｊ），Ｉ（ｉ−１，ｊ−１），Ｉ
（ｉ−２，ｊ＋１），Ｉ（ｉ−２，ｊ），Ｉ（ｉ−２，
ｊ−１）という形で、一次元のデータ列としてセットさ
れる。

【０００７】コンパレータモジュール４５ａ〜４５ｙで
は、入力された二つのデータの大小比較を行い、大きい
方のデータを上側の出力端子より出力し、小さい方のデ
ータを下側の出力端子より出力する。このコンパレータ
モジュール４５ａ〜４５ｙの構造をもう少し具体化した
ものが図５である。図５において、ｎビット長のデータ
入力端子５０に、いまｎビット長のデータＭ_k が入力さ
れているとする。また、ｎビット長のデータ入力端子５
１に、いまｎビット長のデータＭ_l が入力されていると
する。

【０００８】ｎビット長の比較器５２では、データＭ_k
とデータＭ_l の大小比較を行い、データＭ_k がデータＭ
_l よりも大きい時は、フラグ信号５３に“１”をセット
し、それ以外の場合は“０”をセットする。この関係を
数式で表現すると、数１のようになる。

【０００９】

【数１】IF Ｍ_k ≧Ｍ_l then Flag＝１ IF Ｍ_k ＜Ｍ_l then Flag＝０ つぎに、スイッチ５４では、フラグ信号５３に従い、入
力されたデータＭ_k ，Ｍ_l を、ｎビット長のデータＭ’
_k ，Ｍ’_l としてｎビット長の出力端子５５，５６に振
り分ける。

【００１０】フラグ信号５３が“１”の時には、データ
Ｍ’_k としてデータＭ_k がセットされ、データＭ’_l と
してデータＭ_l がセットされる。一方、フラグ信号５３
が“０”の時には、データＭ’_k としてデータＭ_l がセ
ットされ、データＭ’_l としてデータＭ_k がセットされ
る。この関係を数式で表現すると、数２のように表現で
きる。

【００１１】

【数２】 IF Flag＝１ then Ｍ’_k ＝Ｍ_k 、Ｍ’_l ＝Ｍ_l IF Flag＝０ then Ｍ’_k ＝Ｍ_l 、Ｍ’_l ＝Ｍ_k これらのコンパレータモジュール４５ａ〜４５ｙのネッ
トワークを通すことにより、上から大きさの順に並べ換
えられたデータが、ｎビット長のデータラッチ４６ａ〜
４６ｉにセットされ、ソーティグ処理が終了する。

【００１２】この結果、上から５番目のデータラッチ４
６ｅに所望の中央値（メディアン）を得ることができ
る。

【００１３】

【発明が解決しようとする課題】しかしながら、この構
成では、コンパレータモジュール４５ａ〜４５ｙのネッ
トワークで、コンパレータモジュール４５ａ〜４５ｙが
２５個（もし、６番目以下の順位付けのためのコンパレ
ータモジュールを取り除くと２３個）が必要である。

【００１４】処理の逐次性を考慮すると、さらに９段の
パイプライン構成が必要となり、パイプラインレジスタ
として図示以外に７２個のｎビット長のデータラッチが
必要となる。このように、ｍ＝３の９個のデータに対す
るメディアンフィルタでも、データのスループットをよ
くするために同期型のパイプライン構成をとると、２３
個のコンパレータモジュールと９０個のデータラッチと
３個のデータロード機能付のデータラッチとが必要とな
る。

【００１５】また、ｍ＝４の場合には、５４個のコンパ
レータモジュールと１７６個のデータラッチと４個のデ
ータロード機能付のデータラッチとが必要となる。この
ため、ｍ≧５というような場合に対応するには、必要と
なるハードウエア量が膨大となり現実的ではない。この
発明の目的は、少ないハードウェア量で実現することが
でき、安価なメディアンフィルタを提供することであ
る。

【００１６】

【課題を解決するための手段】この発明は、画素データ
が一画素毎に更新される動作では、ｍ² 個の画素データ
の内の（ｍ² −１）個の画素データについては、その大
小関係が既知であることを利用して、更新時に比較対象
から外れる画素と新規に比較に加わる画素とを、ｍ² 個
の画素データから識別するための相対位置番号たとえば
０〜（ｍ² −１）までの正の整数やｍの剰余系で表現さ
れる（ｕ，ｖ）（0 ≦ｕ≦ｍ−１，０≦ｖ≦ｍ−１）で
管理し、常に（ｍ² −１）個の既に順位付けられたデー
タに対して、新規の１個を挿入することにより、ｍ×ｍ
のメディアンフィルタ処理を実現するものである。

【００１７】つまり、この発明のメディアンフィルタ
は、１個ずつ更新されるｍ² 個（ｍは１より大きい正整
数）の画素データを相互に比較してｍ² 個の画素データ
の中から中央値を有する画素データを抽出するメディア
ンフィルタであり、画素データ識別手段と画素データ排
出手段と画素データ挿入手段と画素データ抽出手段とを
備えている。

【００１８】画素データ識別手段は、データラッチ上で
大きさ順に並べられた旧のｍ² 個の画素データの列から
更新時に比較対象から外れる画素データと残りの（ｍ²
−１）の画素データとを識別するとともに、残りの（ｍ
² −１）の画素データと更新時に新規に比較対象に加わ
る画素データとを識別する機能を有し、ｍ² 個の画素デ
ータを識別するのに、ｍ² 個の画素データの各々に対し
て０〜（ｍ² −１）までの正の整数もしくはｍの剰余系
で表現される（ｕ，ｖ）（ただし、０≦ｕ≦ｍ−１，０
≦ｖ≦ｍ−１）を割り当てている。

【００１９】画素データ排出手段は、大きさ順に並べら
れた旧のｍ² 個の画素データの配列から比較対象から外
れる画素データを画素データ識別手段による識別情報に
基づいて選択的に排出する機能を有する。画素データ挿
入手段は、画素データ識別手段による識別情報に基づい
て大きさ順に配列された残りの（ｍ² −１）の画素デー
タと新規に比較対象に加わる画素データとを比較して残
りの（ｍ² −１）の画素データの列の中に新規に比較対
象に加わる画素データを大きさ順の並びを崩さない状態
に挿入して新のｍ² 個の画素データの列を作成する機能
を有する。

【００２０】画素データ抽出手段は、画素データ挿入手
段により作成された新のｍ² 個の画素データの列の中央
の画素データを中央値として抽出する機能を有する。

【００２１】

【作用】この発明の構成によれば、既に比較処理が終了
した旧のｍ² 個の画素データから、比較対象から外すべ
き画素データを例えばｍの剰余系で表現される相対位置
番号（ｕ，ｖ）で指定し、そのデータが存在していたデ
ータラッチに対して、下位のデータをシフトし、最下位
のデータラッチの値を“０”とし、相対位置番号（ｕ，
ｖ）＝（ｍ，ｍ）とし、（ｍ² −１）個の順位付けられ
たデータ列をデータラッチ上に実現する。つぎに、新規
の比較対象となる画素データが加わると、先程比較対象
から外された画素データの相対位置番号（ｕ，ｖ）をこ
の画素データに与え、（ｍ² −１）個の順位付けられた
データ列との比較を行う。

【００２２】その中のｉ番目以降のデータよりもこのデ
ータが大きければ、ｉ番目以降のデータおよび相対位置
番号が１つずつ下方へシフトし、このデータとその相対
位置番号が、ｉ番目のデータラッチにロードされること
で比較動作が完結し、ｍ画素毎に、１組のｍ×ｍ個の画
素データに対するメディアンフィルタの出力が得られ
る。

【００２３】この発明のメディアンフィルタによると、
ｍ² 個の画素データに対して、（２×ｍ² −１）個の比
較器と（２×ｍ² ）個のデータラッチとｍ個のデータロ
ード機能付のデータラッチと制御回路からメディアンフ
ィルタを構成することができる。例えば、ｍ＝３の時に
１７個の比較器と１８個のデータラッチと３個のデータ
ロード機能付のデータラッチと制御回路とで、ｍ＝４の
時に３１個の比較器と３２個のデータラッチと４個のデ
ータロード機能付のデータラッチと制御回路とで、ｍ＝
５の時に４９個の比較器と５０個のデータラッチと５個
のデータロード機能付のデータラッチと制御回路とでメ
ディアンフィルタが構成ができる。

【００２４】このように、この発明のメディアンフィル
タは、従来例に比較して、半分以下のハードウェア量で
実現でき、１画素１クロック期間で処理を実行できるメ
ディアンフィルタを安価に提供することができる。

【００２５】

【実施例】以下、この発明のメディアンフィルタの一実
施例を図面とともに説明する。図１はこの発明の一実施
例で、ｍ＝３の場合の３×３のウィンドウサイズでメデ
ィアンフィルタを構成した場合のブロック図である。図
１において、クロック信号１００はこの回路全体の基準
クロックであり、回路の同期的な動作を制御する。タイ
ミング生成および相対番号生成回路１０１はクロック信
号１００より回路内部のタイミング信号群の生成と入力
されるデータ毎に識別のために付加される例えば３の剰
余系で表現される４ビットの相対位置番号（ｕ，ｖ）
（0 ≦ｕ≦２，０≦ｖ≦2 ）の生成を行う。

【００２６】内部同期クロック１０２は内部回路に対す
る同期信号である。画素クロック１０３は画素信号のラ
ッチおよびシフト動作に対する同期信号である。４ビッ
トの相対位置番号１０４は、入力された画像信号を他の
ｍ² −１個のデータと識別するために用いられる付加情
報で、例えば０〜（ｍ² −１）までの正の整数やｍの剰
余系で表現される（ｕ，ｖ）（0 ≦ｕ≦ｍ−１，０≦ｖ
≦ｍ−１）を用いることができるが、ここでは３の剰余
系で表現される４ビット情報（ｕ，ｖ）（0 ≦ｕ≦２，
０≦ｖ≦２）を用いて説明する。

【００２７】画像信号入力端子１０５には、ｎビット長
の画像信号Ｉ（ｉ＋２，ｊ＋１）が入力され、画像信号
入力端子１０６には画像信号入力端子１０５よりも１水
平期間ずれたｎビット長の画像信号Ｉ（ｉ＋２，ｊ）が
入力され、画像信号入力端子１０７には画像信号入力端
子１０５よりも２水平期間ずれたｎビット長の画像信号
Ｉ（ｉ＋２，ｊ−１）が入力される。

【００２８】データロード機能付のｎビットデータラッ
チ１０８ａ〜１０８ｃは、これらの画像信号入力端子１
０５〜１０７より入力される画像信号をラッチする。４
ビット長のデータラッチ１０９は、タイミング生成およ
び相対番号生成回路１０２より生成される相対位置番号
（ｕ，ｖ）（0 ≦ｕ≦２，０≦ｖ≦２）をラッチする。
ｎビットデータラッチ１１０は、データロード機能付の
ｎビットデータラッチ１０８ａ〜１０８ｃより、画素ク
ロック１０３に同期してシフト動作で送られてくる画像
信号をラッチする。

【００２９】ｎビットのデータラッチ１１１ａ〜１１１
ｉは、右端を最大として順序付けられた画像信号（画素
データ）を保持する。ｎビットの比較回路１１２ａ〜１
１２ｉは、ｎビットデータラッチ１１０にラッチされた
新規入力の画像信号とｎビットのデータラッチ１１１ａ
〜１１１ｉに保持されている既存のｍ² −１個の画像信
号との大きさを比較する。

【００３０】４ビットのデータラッチ１１３ａ〜１１３
ｉは、ｎビットのデータラッチ１１１ａ〜１１１ｉに保
持されている画像信号に対応する相対位置番号（ｕ，
ｖ）（０≦ｕ≦２，０≦ｖ≦２）を保持し、４ビットの
一致検出回路１１４ｂ〜１１４ｉは、４ビットデータラ
ッチ１０９にラッチされた新規入力の画像信号に対応す
る相対位置番号と４ビットのデータラッチ１１３ａ〜１
１３ｉに保持されている既存のｍ² −１個の相対位置番
号との一致を検出する（画素データ識別手段を構成す
る）。

【００３１】４入力セレクタ１１５ａ〜１１５ｉは、比
較回路１１２ａ〜１１２ｉの比較結果および４ビットの
一致検出回路１１４ｂ〜１１４ｉの検出結果に従い、ｎ
ビットデータラッチ１１１ａ〜１１１ｉに更新されるデ
ータを、ｎビットデータラッチ１１０上のデータをロー
ド、右方シフト、左方シフト、現在のデータを保持の４
つの場合から選択する（画素データ排出，挿入手段を構
成する）。

【００３２】４入力セレクタ１１６ａ〜１１６ｉは、比
較回路１１２ａ〜１１２ｉの比較結果および４ビットの
一致検出回路１１４ｂ〜１１４ｉの検出結果に従い、４
ビットのデータラッチ１１３ａ〜１１３ｉに更新される
データを、４ビット長のデータラッチ１０９上のデータ
をロード、右方シフト、左方シフト、現在のデータを保
持の４つの場合から選択する（画素データ排出，挿入手
段を構成する）。

【００３３】なお、特に図示はしていないが、ｍ個の画
素データについての排出、挿入処理が済んだ後にｍ² 個
の画素データを格納したデータラッチの中央のデータラ
ッチの画素データを中央値として抽出する手段が設けら
れている。つぎに、図２の具体的な画像データ例を用い
て、図１の回路動作を説明する。今、図２の太枠で示さ
れたデータに対してメディアンフィルタ処理が終了した
時点を初期状態にして、点線で囲まれた部分のメディア
ンフィルタ処理を行う場合の回路動作を説明する。わか
りやすくするために、この時の処理フローを図示したも
のが図３である。

【００３４】図３の（０）ステップの初期状態で格子の
上段は相対位置番号を格納する４ビットのデータラッチ
１１３ａ〜１１３ｉに保持されているデータに対応し、
下段は画像信号を格納するｎビットのデータラッチ１１
１ａ〜１１１ｉに保持されているデータに対応し、右端
を最大値として左方向に次第に小さな値が格納されてい
る。

【００３５】この時のメディアンフィルタ出力は、右端
から５番目のｎビットのデータラッチ１１１ｅに格納さ
れている相対位置番号（０，２）の“９６”である。つ
ぎに、処理対象を点線で囲まれた領域にシフトするとす
る。この時、画像信号入力端子１０５〜１０７より入力
される画像信号は“５６”，“８２”，“５６”で、そ
れぞれに対応する相対位置番号は、それぞれ（０，0
），（０，１），（０，２）で、タイミング生成およ
び相対番号生成回路１０１で画素クロック１０３に同期
して生成される。

【００３６】ｎビットのデータラッチ１０８ａ〜１０８
ｃに取り込まれたこれらの画像信号はシフト動作で、ｎ
ビットデータラッチ１１０に取り込まれる。最初の画像
信号“５６”がｎビットデータラッチ１１０に取り込ま
れると同時に4 ビットのデータラッチ１０９には、この
画像信号に対応する相対位置番号（０，２）がセットさ
れる。

【００３７】そして、最初に図３の（１）ステップの既
存データ中で、新規入力の画像信号と同じ相対位置番号
を有する画素信号の排出を行う。この時の実行プロセス
は、現在の相対位置番号１０４と９個ある４ビットのデ
ータラッチ１１３ａ〜１１３ｉ上のデータとを、それぞ
れ一致検出器１１４ｂ〜１１４ｉで一致検出をおこな
い、一致が見られた検出器の出力フラグを“１”とし、
以下そこから左側のすべての出力フラグを“１”とす
る。

【００３８】この出力フラグによって、画像信号用４入
力セレクタ１１５ａ〜１１５ｉと相対位置番号用４入力
セレクタ１１６ａ〜１１６ｉを制御し、一致検出のあっ
たラッチから左側で、画像信号および相対位置番号が右
方シフトさせる。この動作は、排出対象データをクリア
して右づめを行う動作に対応する。この時、最左端には
データは存在しないので、画像信号としてｎビットラッ
チ１１１ａにはデフォルト値として“００”がセットさ
れ、相対位置番号として４ビットラッチ１１３ａにデフ
ォルト値として（３，３）がセットされる。

【００３９】つぎに、（２）ステップとしてｎビットデ
ータラッチ１１０上の画像信号“５６”と９個あるｎビ
ットのデータラッチ１１１ａ〜１１１ｉ上のデータと
を、それぞれ比較器１１２ａ〜１１２ｉで大小比較を行
い、データラッチ上のデータが大きい時はこの比較器の
出力フラグを“１”とし、データラッチ上のデータが小
さい時はこの比較器の出力フラグを“０”とする。

【００４０】この出力フラグによって、画像信号用４入
力セレクタ１１５ａ〜１１５ｉと相対位置番号用４入力
セレクタ１１６ａ〜１１６ｉを制御し、一致が検出され
たラッチから左側で、画像信号および相対位置番号を左
方シフトさせ、一致のあった所のデータラッチに新規入
力の画像信号と相対位置番号をロードする。これによ
り、既存の順列に、一個のデータをインサートソートす
ることが完結する。この時の状態が、図３の（３）ステ
ップ目の状態である。

【００４１】同様にして、相対位置番号（０，１）の画
像信号“８２”を入力した時の処理フローが、図３の
（４）〜（６）ステップであり、そのつぎの相対位置番
号（０，０）の画像信号“５６”を入力した時の処理フ
ローが、図３の（７）〜（９）ステップである。この結
果、図３の（９）ステップのように、図２の点線で囲ま
れた３×３の領域に対するメディアンフィルタの出力値
は“９４”となる。

【００４２】

【発明の効果】この発明のメディアンフィルタによれ
ば、ｍ² 個の画素データの内（ｍ² −１）個の画素デー
タについては、その大小関係が既知であることを利用し
て、比較対象から外れる画素と新規に比較対象に加わる
画素とを、ｍ² 個のデータを識別するための相対位置番
号、例えば０〜（ｍ² −１）までの正の整数やｍの剰余
系で表現される（ｕ，ｖ）（０≦ｕ≦ｍ−１，０≦ｖ≦
ｍ−１）で管理し、常に（ｍ² −１）個の既に順位付け
られたデータに対して、新規の１個を挿入することによ
り、ｍ² 個のデータに対して、ｍ² 個の比較器と（ｍ²
−１）個の一致検出回路と（２×ｍ² ）個のデータラッ
チとｍ個のデータロード機能付のデータラッチと制御回
路からメディアンフィルタを構成することができ、従来
例に比較して、半分以下のハードウェア量でメディアン
フィルタを安価に提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施例における３×３のメディア
ンフィルタのブロック図である。

【図２】画像データの例を示す図である。

【図３】図２の画像データに対する処理フローを示した
図である。

【図４】従来例としての３×３のメディアンフィルタの
ブロック図である。

【図５】コンパレータモジュールを示す図である。

【符号の説明】

１００ クロック信号 １０１ タイミング生成および相対番号生成回路 １０２ 内部同期クロック １０３ 画素クロック １０４ ４ビットの相対位置番号 １０５〜１０７ 画像信号入力端子 １０８ａ〜１０８ｃ データロード機能付のｎビット
データラッチ １０９ ４ビット長のデータラッチ １１０ ｎビットデータラッチ １１１ａ〜１１１ｉ ｎビットのデータラッチ １１２ａ〜１１２ｉ ｎビットの比較回路 １１３ａ〜１１３ｉ ４ビットのデータラッチ １１４ｂ〜１１４ｉ ４ビットの一致検出回路 １１５ａ〜１１５ｉ ４入力セレクタ １１６ａ〜１１６ｉ ４入力セレクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １個ずつ更新されるｍ² 個（ｍは１より
   大きい正整数）の画素データを相互に比較して前記ｍ²
   個の画素データの中から中央値を有する画素データを抽
   出するメディアンフィルタであって、 データラッチ上で大きさ順に並べられた旧のｍ² 個の画
   素データの列から更新時に比較対象から外れる画素デー
   タと残りの（ｍ² −１）の画素データとを識別するとと
   もに、前記残りの（ｍ² −１）の画素データと更新時に
   新規に比較対象に加わる画素データとを識別する画素デ
   ータ識別手段と、 大きさ順に並べられた前記旧のｍ² 個の画素データの配
   列から前記比較対象から外れる画素データを前記画素デ
   ータ識別手段による識別情報に基づいて選択的に排出す
   る画素データ排出手段と、 前記画素データ識別手段による識別情報に基づいて大き
   さ順に配列された前記残りの（ｍ² −１）の画素データ
   と前記新規に比較対象に加わる画素データとを比較して
   前記残りの（ｍ² −１）の画素データの列の中に前記新
   規に比較対象に加わる画素データを大きさ順の並びを崩
   さない状態に挿入して新のｍ² 個の画素データの列を作
   成する画素データ挿入手段と、 前記画素データ挿入手段により作成された前記新のｍ²
   個の画素データの列の中央の画素データを中央値として
   抽出する画素データ抽出手段とを備えたメディアンフィ
   ルタ。
2. 【請求項２】 画素データ識別手段は、ｍ² 個の画素デ
   ータを識別するのに、前記ｍ² 個の画素データの各々に
   対して０〜（ｍ² −１）までの正の整数もしくはｍの剰
   余系で表現される（ｕ，ｖ）（ただし、０≦ｕ≦ｍ−
   １，０≦ｖ≦ｍ−１）を割り当てている請求項１記載の
   メディアンフィルタ。