JPH05233804A - メディアンフィルタ - Google Patents
メディアンフィルタInfo
- Publication number
- JPH05233804A JPH05233804A JP4036185A JP3618592A JPH05233804A JP H05233804 A JPH05233804 A JP H05233804A JP 4036185 A JP4036185 A JP 4036185A JP 3618592 A JP3618592 A JP 3618592A JP H05233804 A JPH05233804 A JP H05233804A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- data
- pixel
- median filter
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 238000013075 data extraction Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 メディアンフィルタを、従来例に比較して、
半分以下のハードウェア量で安価に実現する。 【構成】 データラッチ上で大きさ順に並べられた旧の
m2 個の画素データの列から更新時に比較対象から外れ
る画素データと残りの(m2 −1)の画素データと識別
するとともに、残りの(m2 −1)の画素データと更新
時に新規に比較対象に加わる画素データとを識別する。
大きさ順に並べられた旧のm2 個の画素データの配列か
ら比較対象から外れる画素データを識別情報に基づいて
選択的に排出する。識別情報に基づいて大きさ順に配列
された残りの(m2 −1)の画素データと新規に比較対
象に加わる画素データとを比較して残りの(m2 −1)
の画素データの列の中に新規に比較対象に加わる画素デ
ータを大きさ順の並びを崩さない状態に挿入して新のm
2 個の画素データの列を作成する。新のm2 個の画素デ
ータの列の中央の画素データを中央値として抽出する。
半分以下のハードウェア量で安価に実現する。 【構成】 データラッチ上で大きさ順に並べられた旧の
m2 個の画素データの列から更新時に比較対象から外れ
る画素データと残りの(m2 −1)の画素データと識別
するとともに、残りの(m2 −1)の画素データと更新
時に新規に比較対象に加わる画素データとを識別する。
大きさ順に並べられた旧のm2 個の画素データの配列か
ら比較対象から外れる画素データを識別情報に基づいて
選択的に排出する。識別情報に基づいて大きさ順に配列
された残りの(m2 −1)の画素データと新規に比較対
象に加わる画素データとを比較して残りの(m2 −1)
の画素データの列の中に新規に比較対象に加わる画素デ
ータを大きさ順の並びを崩さない状態に挿入して新のm
2 個の画素データの列を作成する。新のm2 個の画素デ
ータの列の中央の画素データを中央値として抽出する。
Description
【0001】
【産業上の利用分野】この発明は、衛星放送受信装置や
FA(Factory Automation;ファクトリ・オートメーシ
ョン)機器のパターン認識装置や自動外観検査装置等で
入力画像データの雑音成分の低減を含む画質改善のため
に用いられるメディアンフィルタに関するものである。
FA(Factory Automation;ファクトリ・オートメーシ
ョン)機器のパターン認識装置や自動外観検査装置等で
入力画像データの雑音成分の低減を含む画質改善のため
に用いられるメディアンフィルタに関するものである。
【0002】
【従来の技術】多値画像の画像処理で、雑音成分の低減
を含む画質改善のために、画像認識の前処理でよく用い
られるメディアンフィルタは、隣接するm×m個(mは
1より大きい正の整数)の画素領域の中で、最大値から
m2 /2番目の画素の値を中央値として出力するフィル
タである。
を含む画質改善のために、画像認識の前処理でよく用い
られるメディアンフィルタは、隣接するm×m個(mは
1より大きい正の整数)の画素領域の中で、最大値から
m2 /2番目の画素の値を中央値として出力するフィル
タである。
【0003】メディアンフィルタは、局所平均をとるフ
ィルタに比較して、輪郭部がぼけないという利点がある
ため、フリッカ状の雑音の除去に有効である。メディア
ンフィルタでの処理は、nビット長の画像信号I(i,
j)について隣接するm×m個の画素領域を想定し、そ
の領域内の画素値を逐次比較し、画素値の大きい順番に
並べたときのm2 /2番目の画素値を処理結果として出
力するものであり、ソート処理の一種と考えることがで
きる。
ィルタに比較して、輪郭部がぼけないという利点がある
ため、フリッカ状の雑音の除去に有効である。メディア
ンフィルタでの処理は、nビット長の画像信号I(i,
j)について隣接するm×m個の画素領域を想定し、そ
の領域内の画素値を逐次比較し、画素値の大きい順番に
並べたときのm2 /2番目の画素値を処理結果として出
力するものであり、ソート処理の一種と考えることがで
きる。
【0004】メディアンフィルタを構成する従来例とし
て、各画素間での比較を行うコンパレータモジュールの
ネットワークで構成する例が、ソーティング・アンド・
サーチング、ザ・アート・オブ・コンピュータ・プログ
ラミング(Sorting and Searching,THE ART OF COMPUTE
R PROGRAMMING vol.3 pp.220-246 )に掲載されてい
る。この構成の具体例を、m=3の場合について、図を
用いて説明する。
て、各画素間での比較を行うコンパレータモジュールの
ネットワークで構成する例が、ソーティング・アンド・
サーチング、ザ・アート・オブ・コンピュータ・プログ
ラミング(Sorting and Searching,THE ART OF COMPUTE
R PROGRAMMING vol.3 pp.220-246 )に掲載されてい
る。この構成の具体例を、m=3の場合について、図を
用いて説明する。
【0005】図4は3×3個の画素領域に対してメディ
アンフィルタを構成する場合のブロック図である。図4
において、画像信号入力端子40にはnビット長の画像
信号I(i+2,j+1)が入力され、画像信号入力端
子41には画像信号入力端子40よりも1水平期間ずれ
たnビット長の画像信号I(i+2,j)が入力され、
画像信号入力端子42には画像信号入力端子40よりも
2水平期間ずれたnビット長の画像信号I(i+2,j
−1)が入力される。
アンフィルタを構成する場合のブロック図である。図4
において、画像信号入力端子40にはnビット長の画像
信号I(i+2,j+1)が入力され、画像信号入力端
子41には画像信号入力端子40よりも1水平期間ずれ
たnビット長の画像信号I(i+2,j)が入力され、
画像信号入力端子42には画像信号入力端子40よりも
2水平期間ずれたnビット長の画像信号I(i+2,j
−1)が入力される。
【0006】データロード機能付のnビットデータラッ
チ43a〜43cで、これらの画像信号をラッチし、一
画素単位でつぎのnビットデータラッチ44aに画像信
号を送りこむ。nビットデータラッチ44a〜44iで
は、データロード機能付のnビットデータラッチ43a
〜43cでパラレルからシリアルに変換された画像信号
が、44aから44iまで順番に、I(i,j+1),
I(i,j),I(i,j−1),I(i−1,j+
1),I(i−1,j),I(i−1,j−1),I
(i−2,j+1),I(i−2,j),I(i−2,
j−1)という形で、一次元のデータ列としてセットさ
れる。
チ43a〜43cで、これらの画像信号をラッチし、一
画素単位でつぎのnビットデータラッチ44aに画像信
号を送りこむ。nビットデータラッチ44a〜44iで
は、データロード機能付のnビットデータラッチ43a
〜43cでパラレルからシリアルに変換された画像信号
が、44aから44iまで順番に、I(i,j+1),
I(i,j),I(i,j−1),I(i−1,j+
1),I(i−1,j),I(i−1,j−1),I
(i−2,j+1),I(i−2,j),I(i−2,
j−1)という形で、一次元のデータ列としてセットさ
れる。
【0007】コンパレータモジュール45a〜45yで
は、入力された二つのデータの大小比較を行い、大きい
方のデータを上側の出力端子より出力し、小さい方のデ
ータを下側の出力端子より出力する。このコンパレータ
モジュール45a〜45yの構造をもう少し具体化した
ものが図5である。図5において、nビット長のデータ
入力端子50に、いまnビット長のデータMk が入力さ
れているとする。また、nビット長のデータ入力端子5
1に、いまnビット長のデータMl が入力されていると
する。
は、入力された二つのデータの大小比較を行い、大きい
方のデータを上側の出力端子より出力し、小さい方のデ
ータを下側の出力端子より出力する。このコンパレータ
モジュール45a〜45yの構造をもう少し具体化した
ものが図5である。図5において、nビット長のデータ
入力端子50に、いまnビット長のデータMk が入力さ
れているとする。また、nビット長のデータ入力端子5
1に、いまnビット長のデータMl が入力されていると
する。
【0008】nビット長の比較器52では、データMk
とデータMl の大小比較を行い、データMk がデータM
l よりも大きい時は、フラグ信号53に“1”をセット
し、それ以外の場合は“0”をセットする。この関係を
数式で表現すると、数1のようになる。
とデータMl の大小比較を行い、データMk がデータM
l よりも大きい時は、フラグ信号53に“1”をセット
し、それ以外の場合は“0”をセットする。この関係を
数式で表現すると、数1のようになる。
【0009】
【数1】IF Mk ≧Ml then Flag=1 IF Mk <Ml then Flag=0 つぎに、スイッチ54では、フラグ信号53に従い、入
力されたデータMk ,Ml を、nビット長のデータM’
k ,M’l としてnビット長の出力端子55,56に振
り分ける。
力されたデータMk ,Ml を、nビット長のデータM’
k ,M’l としてnビット長の出力端子55,56に振
り分ける。
【0010】フラグ信号53が“1”の時には、データ
M’k としてデータMk がセットされ、データM’l と
してデータMl がセットされる。一方、フラグ信号53
が“0”の時には、データM’k としてデータMl がセ
ットされ、データM’l としてデータMk がセットされ
る。この関係を数式で表現すると、数2のように表現で
きる。
M’k としてデータMk がセットされ、データM’l と
してデータMl がセットされる。一方、フラグ信号53
が“0”の時には、データM’k としてデータMl がセ
ットされ、データM’l としてデータMk がセットされ
る。この関係を数式で表現すると、数2のように表現で
きる。
【0011】
【数2】 IF Flag=1 then M’k =Mk 、M’l =Ml IF Flag=0 then M’k =Ml 、M’l =Mk これらのコンパレータモジュール45a〜45yのネッ
トワークを通すことにより、上から大きさの順に並べ換
えられたデータが、nビット長のデータラッチ46a〜
46iにセットされ、ソーティグ処理が終了する。
トワークを通すことにより、上から大きさの順に並べ換
えられたデータが、nビット長のデータラッチ46a〜
46iにセットされ、ソーティグ処理が終了する。
【0012】この結果、上から5番目のデータラッチ4
6eに所望の中央値(メディアン)を得ることができ
る。
6eに所望の中央値(メディアン)を得ることができ
る。
【0013】
【発明が解決しようとする課題】しかしながら、この構
成では、コンパレータモジュール45a〜45yのネッ
トワークで、コンパレータモジュール45a〜45yが
25個(もし、6番目以下の順位付けのためのコンパレ
ータモジュールを取り除くと23個)が必要である。
成では、コンパレータモジュール45a〜45yのネッ
トワークで、コンパレータモジュール45a〜45yが
25個(もし、6番目以下の順位付けのためのコンパレ
ータモジュールを取り除くと23個)が必要である。
【0014】処理の逐次性を考慮すると、さらに9段の
パイプライン構成が必要となり、パイプラインレジスタ
として図示以外に72個のnビット長のデータラッチが
必要となる。このように、m=3の9個のデータに対す
るメディアンフィルタでも、データのスループットをよ
くするために同期型のパイプライン構成をとると、23
個のコンパレータモジュールと90個のデータラッチと
3個のデータロード機能付のデータラッチとが必要とな
る。
パイプライン構成が必要となり、パイプラインレジスタ
として図示以外に72個のnビット長のデータラッチが
必要となる。このように、m=3の9個のデータに対す
るメディアンフィルタでも、データのスループットをよ
くするために同期型のパイプライン構成をとると、23
個のコンパレータモジュールと90個のデータラッチと
3個のデータロード機能付のデータラッチとが必要とな
る。
【0015】また、m=4の場合には、54個のコンパ
レータモジュールと176個のデータラッチと4個のデ
ータロード機能付のデータラッチとが必要となる。この
ため、m≧5というような場合に対応するには、必要と
なるハードウエア量が膨大となり現実的ではない。この
発明の目的は、少ないハードウェア量で実現することが
でき、安価なメディアンフィルタを提供することであ
る。
レータモジュールと176個のデータラッチと4個のデ
ータロード機能付のデータラッチとが必要となる。この
ため、m≧5というような場合に対応するには、必要と
なるハードウエア量が膨大となり現実的ではない。この
発明の目的は、少ないハードウェア量で実現することが
でき、安価なメディアンフィルタを提供することであ
る。
【0016】
【課題を解決するための手段】この発明は、画素データ
が一画素毎に更新される動作では、m2 個の画素データ
の内の(m2 −1)個の画素データについては、その大
小関係が既知であることを利用して、更新時に比較対象
から外れる画素と新規に比較に加わる画素とを、m2 個
の画素データから識別するための相対位置番号たとえば
0〜(m2 −1)までの正の整数やmの剰余系で表現さ
れる(u,v)(0 ≦u≦m−1,0≦v≦m−1)で
管理し、常に(m2 −1)個の既に順位付けられたデー
タに対して、新規の1個を挿入することにより、m×m
のメディアンフィルタ処理を実現するものである。
が一画素毎に更新される動作では、m2 個の画素データ
の内の(m2 −1)個の画素データについては、その大
小関係が既知であることを利用して、更新時に比較対象
から外れる画素と新規に比較に加わる画素とを、m2 個
の画素データから識別するための相対位置番号たとえば
0〜(m2 −1)までの正の整数やmの剰余系で表現さ
れる(u,v)(0 ≦u≦m−1,0≦v≦m−1)で
管理し、常に(m2 −1)個の既に順位付けられたデー
タに対して、新規の1個を挿入することにより、m×m
のメディアンフィルタ処理を実現するものである。
【0017】つまり、この発明のメディアンフィルタ
は、1個ずつ更新されるm2 個(mは1より大きい正整
数)の画素データを相互に比較してm2 個の画素データ
の中から中央値を有する画素データを抽出するメディア
ンフィルタであり、画素データ識別手段と画素データ排
出手段と画素データ挿入手段と画素データ抽出手段とを
備えている。
は、1個ずつ更新されるm2 個(mは1より大きい正整
数)の画素データを相互に比較してm2 個の画素データ
の中から中央値を有する画素データを抽出するメディア
ンフィルタであり、画素データ識別手段と画素データ排
出手段と画素データ挿入手段と画素データ抽出手段とを
備えている。
【0018】画素データ識別手段は、データラッチ上で
大きさ順に並べられた旧のm2 個の画素データの列から
更新時に比較対象から外れる画素データと残りの(m2
−1)の画素データとを識別するとともに、残りの(m
2 −1)の画素データと更新時に新規に比較対象に加わ
る画素データとを識別する機能を有し、m2 個の画素デ
ータを識別するのに、m2 個の画素データの各々に対し
て0〜(m2 −1)までの正の整数もしくはmの剰余系
で表現される(u,v)(ただし、0≦u≦m−1,0
≦v≦m−1)を割り当てている。
大きさ順に並べられた旧のm2 個の画素データの列から
更新時に比較対象から外れる画素データと残りの(m2
−1)の画素データとを識別するとともに、残りの(m
2 −1)の画素データと更新時に新規に比較対象に加わ
る画素データとを識別する機能を有し、m2 個の画素デ
ータを識別するのに、m2 個の画素データの各々に対し
て0〜(m2 −1)までの正の整数もしくはmの剰余系
で表現される(u,v)(ただし、0≦u≦m−1,0
≦v≦m−1)を割り当てている。
【0019】画素データ排出手段は、大きさ順に並べら
れた旧のm2 個の画素データの配列から比較対象から外
れる画素データを画素データ識別手段による識別情報に
基づいて選択的に排出する機能を有する。画素データ挿
入手段は、画素データ識別手段による識別情報に基づい
て大きさ順に配列された残りの(m2 −1)の画素デー
タと新規に比較対象に加わる画素データとを比較して残
りの(m2 −1)の画素データの列の中に新規に比較対
象に加わる画素データを大きさ順の並びを崩さない状態
に挿入して新のm2 個の画素データの列を作成する機能
を有する。
れた旧のm2 個の画素データの配列から比較対象から外
れる画素データを画素データ識別手段による識別情報に
基づいて選択的に排出する機能を有する。画素データ挿
入手段は、画素データ識別手段による識別情報に基づい
て大きさ順に配列された残りの(m2 −1)の画素デー
タと新規に比較対象に加わる画素データとを比較して残
りの(m2 −1)の画素データの列の中に新規に比較対
象に加わる画素データを大きさ順の並びを崩さない状態
に挿入して新のm2 個の画素データの列を作成する機能
を有する。
【0020】画素データ抽出手段は、画素データ挿入手
段により作成された新のm2 個の画素データの列の中央
の画素データを中央値として抽出する機能を有する。
段により作成された新のm2 個の画素データの列の中央
の画素データを中央値として抽出する機能を有する。
【0021】
【作用】この発明の構成によれば、既に比較処理が終了
した旧のm2 個の画素データから、比較対象から外すべ
き画素データを例えばmの剰余系で表現される相対位置
番号(u,v)で指定し、そのデータが存在していたデ
ータラッチに対して、下位のデータをシフトし、最下位
のデータラッチの値を“0”とし、相対位置番号(u,
v)=(m,m)とし、(m2 −1)個の順位付けられ
たデータ列をデータラッチ上に実現する。つぎに、新規
の比較対象となる画素データが加わると、先程比較対象
から外された画素データの相対位置番号(u,v)をこ
の画素データに与え、(m2 −1)個の順位付けられた
データ列との比較を行う。
した旧のm2 個の画素データから、比較対象から外すべ
き画素データを例えばmの剰余系で表現される相対位置
番号(u,v)で指定し、そのデータが存在していたデ
ータラッチに対して、下位のデータをシフトし、最下位
のデータラッチの値を“0”とし、相対位置番号(u,
v)=(m,m)とし、(m2 −1)個の順位付けられ
たデータ列をデータラッチ上に実現する。つぎに、新規
の比較対象となる画素データが加わると、先程比較対象
から外された画素データの相対位置番号(u,v)をこ
の画素データに与え、(m2 −1)個の順位付けられた
データ列との比較を行う。
【0022】その中のi番目以降のデータよりもこのデ
ータが大きければ、i番目以降のデータおよび相対位置
番号が1つずつ下方へシフトし、このデータとその相対
位置番号が、i番目のデータラッチにロードされること
で比較動作が完結し、m画素毎に、1組のm×m個の画
素データに対するメディアンフィルタの出力が得られ
る。
ータが大きければ、i番目以降のデータおよび相対位置
番号が1つずつ下方へシフトし、このデータとその相対
位置番号が、i番目のデータラッチにロードされること
で比較動作が完結し、m画素毎に、1組のm×m個の画
素データに対するメディアンフィルタの出力が得られ
る。
【0023】この発明のメディアンフィルタによると、
m2 個の画素データに対して、(2×m2 −1)個の比
較器と(2×m2 )個のデータラッチとm個のデータロ
ード機能付のデータラッチと制御回路からメディアンフ
ィルタを構成することができる。例えば、m=3の時に
17個の比較器と18個のデータラッチと3個のデータ
ロード機能付のデータラッチと制御回路とで、m=4の
時に31個の比較器と32個のデータラッチと4個のデ
ータロード機能付のデータラッチと制御回路とで、m=
5の時に49個の比較器と50個のデータラッチと5個
のデータロード機能付のデータラッチと制御回路とでメ
ディアンフィルタが構成ができる。
m2 個の画素データに対して、(2×m2 −1)個の比
較器と(2×m2 )個のデータラッチとm個のデータロ
ード機能付のデータラッチと制御回路からメディアンフ
ィルタを構成することができる。例えば、m=3の時に
17個の比較器と18個のデータラッチと3個のデータ
ロード機能付のデータラッチと制御回路とで、m=4の
時に31個の比較器と32個のデータラッチと4個のデ
ータロード機能付のデータラッチと制御回路とで、m=
5の時に49個の比較器と50個のデータラッチと5個
のデータロード機能付のデータラッチと制御回路とでメ
ディアンフィルタが構成ができる。
【0024】このように、この発明のメディアンフィル
タは、従来例に比較して、半分以下のハードウェア量で
実現でき、1画素1クロック期間で処理を実行できるメ
ディアンフィルタを安価に提供することができる。
タは、従来例に比較して、半分以下のハードウェア量で
実現でき、1画素1クロック期間で処理を実行できるメ
ディアンフィルタを安価に提供することができる。
【0025】
【実施例】以下、この発明のメディアンフィルタの一実
施例を図面とともに説明する。図1はこの発明の一実施
例で、m=3の場合の3×3のウィンドウサイズでメデ
ィアンフィルタを構成した場合のブロック図である。図
1において、クロック信号100はこの回路全体の基準
クロックであり、回路の同期的な動作を制御する。タイ
ミング生成および相対番号生成回路101はクロック信
号100より回路内部のタイミング信号群の生成と入力
されるデータ毎に識別のために付加される例えば3の剰
余系で表現される4ビットの相対位置番号(u,v)
(0 ≦u≦2,0≦v≦2 )の生成を行う。
施例を図面とともに説明する。図1はこの発明の一実施
例で、m=3の場合の3×3のウィンドウサイズでメデ
ィアンフィルタを構成した場合のブロック図である。図
1において、クロック信号100はこの回路全体の基準
クロックであり、回路の同期的な動作を制御する。タイ
ミング生成および相対番号生成回路101はクロック信
号100より回路内部のタイミング信号群の生成と入力
されるデータ毎に識別のために付加される例えば3の剰
余系で表現される4ビットの相対位置番号(u,v)
(0 ≦u≦2,0≦v≦2 )の生成を行う。
【0026】内部同期クロック102は内部回路に対す
る同期信号である。画素クロック103は画素信号のラ
ッチおよびシフト動作に対する同期信号である。4ビッ
トの相対位置番号104は、入力された画像信号を他の
m2 −1個のデータと識別するために用いられる付加情
報で、例えば0〜(m2 −1)までの正の整数やmの剰
余系で表現される(u,v)(0 ≦u≦m−1,0≦v
≦m−1)を用いることができるが、ここでは3の剰余
系で表現される4ビット情報(u,v)(0 ≦u≦2,
0≦v≦2)を用いて説明する。
る同期信号である。画素クロック103は画素信号のラ
ッチおよびシフト動作に対する同期信号である。4ビッ
トの相対位置番号104は、入力された画像信号を他の
m2 −1個のデータと識別するために用いられる付加情
報で、例えば0〜(m2 −1)までの正の整数やmの剰
余系で表現される(u,v)(0 ≦u≦m−1,0≦v
≦m−1)を用いることができるが、ここでは3の剰余
系で表現される4ビット情報(u,v)(0 ≦u≦2,
0≦v≦2)を用いて説明する。
【0027】画像信号入力端子105には、nビット長
の画像信号I(i+2,j+1)が入力され、画像信号
入力端子106には画像信号入力端子105よりも1水
平期間ずれたnビット長の画像信号I(i+2,j)が
入力され、画像信号入力端子107には画像信号入力端
子105よりも2水平期間ずれたnビット長の画像信号
I(i+2,j−1)が入力される。
の画像信号I(i+2,j+1)が入力され、画像信号
入力端子106には画像信号入力端子105よりも1水
平期間ずれたnビット長の画像信号I(i+2,j)が
入力され、画像信号入力端子107には画像信号入力端
子105よりも2水平期間ずれたnビット長の画像信号
I(i+2,j−1)が入力される。
【0028】データロード機能付のnビットデータラッ
チ108a〜108cは、これらの画像信号入力端子1
05〜107より入力される画像信号をラッチする。4
ビット長のデータラッチ109は、タイミング生成およ
び相対番号生成回路102より生成される相対位置番号
(u,v)(0 ≦u≦2,0≦v≦2)をラッチする。
nビットデータラッチ110は、データロード機能付の
nビットデータラッチ108a〜108cより、画素ク
ロック103に同期してシフト動作で送られてくる画像
信号をラッチする。
チ108a〜108cは、これらの画像信号入力端子1
05〜107より入力される画像信号をラッチする。4
ビット長のデータラッチ109は、タイミング生成およ
び相対番号生成回路102より生成される相対位置番号
(u,v)(0 ≦u≦2,0≦v≦2)をラッチする。
nビットデータラッチ110は、データロード機能付の
nビットデータラッチ108a〜108cより、画素ク
ロック103に同期してシフト動作で送られてくる画像
信号をラッチする。
【0029】nビットのデータラッチ111a〜111
iは、右端を最大として順序付けられた画像信号(画素
データ)を保持する。nビットの比較回路112a〜1
12iは、nビットデータラッチ110にラッチされた
新規入力の画像信号とnビットのデータラッチ111a
〜111iに保持されている既存のm2 −1個の画像信
号との大きさを比較する。
iは、右端を最大として順序付けられた画像信号(画素
データ)を保持する。nビットの比較回路112a〜1
12iは、nビットデータラッチ110にラッチされた
新規入力の画像信号とnビットのデータラッチ111a
〜111iに保持されている既存のm2 −1個の画像信
号との大きさを比較する。
【0030】4ビットのデータラッチ113a〜113
iは、nビットのデータラッチ111a〜111iに保
持されている画像信号に対応する相対位置番号(u,
v)(0≦u≦2,0≦v≦2)を保持し、4ビットの
一致検出回路114b〜114iは、4ビットデータラ
ッチ109にラッチされた新規入力の画像信号に対応す
る相対位置番号と4ビットのデータラッチ113a〜1
13iに保持されている既存のm2 −1個の相対位置番
号との一致を検出する(画素データ識別手段を構成す
る)。
iは、nビットのデータラッチ111a〜111iに保
持されている画像信号に対応する相対位置番号(u,
v)(0≦u≦2,0≦v≦2)を保持し、4ビットの
一致検出回路114b〜114iは、4ビットデータラ
ッチ109にラッチされた新規入力の画像信号に対応す
る相対位置番号と4ビットのデータラッチ113a〜1
13iに保持されている既存のm2 −1個の相対位置番
号との一致を検出する(画素データ識別手段を構成す
る)。
【0031】4入力セレクタ115a〜115iは、比
較回路112a〜112iの比較結果および4ビットの
一致検出回路114b〜114iの検出結果に従い、n
ビットデータラッチ111a〜111iに更新されるデ
ータを、nビットデータラッチ110上のデータをロー
ド、右方シフト、左方シフト、現在のデータを保持の4
つの場合から選択する(画素データ排出,挿入手段を構
成する)。
較回路112a〜112iの比較結果および4ビットの
一致検出回路114b〜114iの検出結果に従い、n
ビットデータラッチ111a〜111iに更新されるデ
ータを、nビットデータラッチ110上のデータをロー
ド、右方シフト、左方シフト、現在のデータを保持の4
つの場合から選択する(画素データ排出,挿入手段を構
成する)。
【0032】4入力セレクタ116a〜116iは、比
較回路112a〜112iの比較結果および4ビットの
一致検出回路114b〜114iの検出結果に従い、4
ビットのデータラッチ113a〜113iに更新される
データを、4ビット長のデータラッチ109上のデータ
をロード、右方シフト、左方シフト、現在のデータを保
持の4つの場合から選択する(画素データ排出,挿入手
段を構成する)。
較回路112a〜112iの比較結果および4ビットの
一致検出回路114b〜114iの検出結果に従い、4
ビットのデータラッチ113a〜113iに更新される
データを、4ビット長のデータラッチ109上のデータ
をロード、右方シフト、左方シフト、現在のデータを保
持の4つの場合から選択する(画素データ排出,挿入手
段を構成する)。
【0033】なお、特に図示はしていないが、m個の画
素データについての排出、挿入処理が済んだ後にm2 個
の画素データを格納したデータラッチの中央のデータラ
ッチの画素データを中央値として抽出する手段が設けら
れている。つぎに、図2の具体的な画像データ例を用い
て、図1の回路動作を説明する。今、図2の太枠で示さ
れたデータに対してメディアンフィルタ処理が終了した
時点を初期状態にして、点線で囲まれた部分のメディア
ンフィルタ処理を行う場合の回路動作を説明する。わか
りやすくするために、この時の処理フローを図示したも
のが図3である。
素データについての排出、挿入処理が済んだ後にm2 個
の画素データを格納したデータラッチの中央のデータラ
ッチの画素データを中央値として抽出する手段が設けら
れている。つぎに、図2の具体的な画像データ例を用い
て、図1の回路動作を説明する。今、図2の太枠で示さ
れたデータに対してメディアンフィルタ処理が終了した
時点を初期状態にして、点線で囲まれた部分のメディア
ンフィルタ処理を行う場合の回路動作を説明する。わか
りやすくするために、この時の処理フローを図示したも
のが図3である。
【0034】図3の(0)ステップの初期状態で格子の
上段は相対位置番号を格納する4ビットのデータラッチ
113a〜113iに保持されているデータに対応し、
下段は画像信号を格納するnビットのデータラッチ11
1a〜111iに保持されているデータに対応し、右端
を最大値として左方向に次第に小さな値が格納されてい
る。
上段は相対位置番号を格納する4ビットのデータラッチ
113a〜113iに保持されているデータに対応し、
下段は画像信号を格納するnビットのデータラッチ11
1a〜111iに保持されているデータに対応し、右端
を最大値として左方向に次第に小さな値が格納されてい
る。
【0035】この時のメディアンフィルタ出力は、右端
から5番目のnビットのデータラッチ111eに格納さ
れている相対位置番号(0,2)の“96”である。つ
ぎに、処理対象を点線で囲まれた領域にシフトするとす
る。この時、画像信号入力端子105〜107より入力
される画像信号は“56”,“82”,“56”で、そ
れぞれに対応する相対位置番号は、それぞれ(0,0
),(0,1),(0,2)で、タイミング生成およ
び相対番号生成回路101で画素クロック103に同期
して生成される。
から5番目のnビットのデータラッチ111eに格納さ
れている相対位置番号(0,2)の“96”である。つ
ぎに、処理対象を点線で囲まれた領域にシフトするとす
る。この時、画像信号入力端子105〜107より入力
される画像信号は“56”,“82”,“56”で、そ
れぞれに対応する相対位置番号は、それぞれ(0,0
),(0,1),(0,2)で、タイミング生成およ
び相対番号生成回路101で画素クロック103に同期
して生成される。
【0036】nビットのデータラッチ108a〜108
cに取り込まれたこれらの画像信号はシフト動作で、n
ビットデータラッチ110に取り込まれる。最初の画像
信号“56”がnビットデータラッチ110に取り込ま
れると同時に4 ビットのデータラッチ109には、この
画像信号に対応する相対位置番号(0,2)がセットさ
れる。
cに取り込まれたこれらの画像信号はシフト動作で、n
ビットデータラッチ110に取り込まれる。最初の画像
信号“56”がnビットデータラッチ110に取り込ま
れると同時に4 ビットのデータラッチ109には、この
画像信号に対応する相対位置番号(0,2)がセットさ
れる。
【0037】そして、最初に図3の(1)ステップの既
存データ中で、新規入力の画像信号と同じ相対位置番号
を有する画素信号の排出を行う。この時の実行プロセス
は、現在の相対位置番号104と9個ある4ビットのデ
ータラッチ113a〜113i上のデータとを、それぞ
れ一致検出器114b〜114iで一致検出をおこな
い、一致が見られた検出器の出力フラグを“1”とし、
以下そこから左側のすべての出力フラグを“1”とす
る。
存データ中で、新規入力の画像信号と同じ相対位置番号
を有する画素信号の排出を行う。この時の実行プロセス
は、現在の相対位置番号104と9個ある4ビットのデ
ータラッチ113a〜113i上のデータとを、それぞ
れ一致検出器114b〜114iで一致検出をおこな
い、一致が見られた検出器の出力フラグを“1”とし、
以下そこから左側のすべての出力フラグを“1”とす
る。
【0038】この出力フラグによって、画像信号用4入
力セレクタ115a〜115iと相対位置番号用4入力
セレクタ116a〜116iを制御し、一致検出のあっ
たラッチから左側で、画像信号および相対位置番号が右
方シフトさせる。この動作は、排出対象データをクリア
して右づめを行う動作に対応する。この時、最左端には
データは存在しないので、画像信号としてnビットラッ
チ111aにはデフォルト値として“00”がセットさ
れ、相対位置番号として4ビットラッチ113aにデフ
ォルト値として(3,3)がセットされる。
力セレクタ115a〜115iと相対位置番号用4入力
セレクタ116a〜116iを制御し、一致検出のあっ
たラッチから左側で、画像信号および相対位置番号が右
方シフトさせる。この動作は、排出対象データをクリア
して右づめを行う動作に対応する。この時、最左端には
データは存在しないので、画像信号としてnビットラッ
チ111aにはデフォルト値として“00”がセットさ
れ、相対位置番号として4ビットラッチ113aにデフ
ォルト値として(3,3)がセットされる。
【0039】つぎに、(2)ステップとしてnビットデ
ータラッチ110上の画像信号“56”と9個あるnビ
ットのデータラッチ111a〜111i上のデータと
を、それぞれ比較器112a〜112iで大小比較を行
い、データラッチ上のデータが大きい時はこの比較器の
出力フラグを“1”とし、データラッチ上のデータが小
さい時はこの比較器の出力フラグを“0”とする。
ータラッチ110上の画像信号“56”と9個あるnビ
ットのデータラッチ111a〜111i上のデータと
を、それぞれ比較器112a〜112iで大小比較を行
い、データラッチ上のデータが大きい時はこの比較器の
出力フラグを“1”とし、データラッチ上のデータが小
さい時はこの比較器の出力フラグを“0”とする。
【0040】この出力フラグによって、画像信号用4入
力セレクタ115a〜115iと相対位置番号用4入力
セレクタ116a〜116iを制御し、一致が検出され
たラッチから左側で、画像信号および相対位置番号を左
方シフトさせ、一致のあった所のデータラッチに新規入
力の画像信号と相対位置番号をロードする。これによ
り、既存の順列に、一個のデータをインサートソートす
ることが完結する。この時の状態が、図3の(3)ステ
ップ目の状態である。
力セレクタ115a〜115iと相対位置番号用4入力
セレクタ116a〜116iを制御し、一致が検出され
たラッチから左側で、画像信号および相対位置番号を左
方シフトさせ、一致のあった所のデータラッチに新規入
力の画像信号と相対位置番号をロードする。これによ
り、既存の順列に、一個のデータをインサートソートす
ることが完結する。この時の状態が、図3の(3)ステ
ップ目の状態である。
【0041】同様にして、相対位置番号(0,1)の画
像信号“82”を入力した時の処理フローが、図3の
(4)〜(6)ステップであり、そのつぎの相対位置番
号(0,0)の画像信号“56”を入力した時の処理フ
ローが、図3の(7)〜(9)ステップである。この結
果、図3の(9)ステップのように、図2の点線で囲ま
れた3×3の領域に対するメディアンフィルタの出力値
は“94”となる。
像信号“82”を入力した時の処理フローが、図3の
(4)〜(6)ステップであり、そのつぎの相対位置番
号(0,0)の画像信号“56”を入力した時の処理フ
ローが、図3の(7)〜(9)ステップである。この結
果、図3の(9)ステップのように、図2の点線で囲ま
れた3×3の領域に対するメディアンフィルタの出力値
は“94”となる。
【0042】
【発明の効果】この発明のメディアンフィルタによれ
ば、m2 個の画素データの内(m2 −1)個の画素デー
タについては、その大小関係が既知であることを利用し
て、比較対象から外れる画素と新規に比較対象に加わる
画素とを、m2 個のデータを識別するための相対位置番
号、例えば0〜(m2 −1)までの正の整数やmの剰余
系で表現される(u,v)(0≦u≦m−1,0≦v≦
m−1)で管理し、常に(m2 −1)個の既に順位付け
られたデータに対して、新規の1個を挿入することによ
り、m2 個のデータに対して、m2 個の比較器と(m2
−1)個の一致検出回路と(2×m2 )個のデータラッ
チとm個のデータロード機能付のデータラッチと制御回
路からメディアンフィルタを構成することができ、従来
例に比較して、半分以下のハードウェア量でメディアン
フィルタを安価に提供することができる。
ば、m2 個の画素データの内(m2 −1)個の画素デー
タについては、その大小関係が既知であることを利用し
て、比較対象から外れる画素と新規に比較対象に加わる
画素とを、m2 個のデータを識別するための相対位置番
号、例えば0〜(m2 −1)までの正の整数やmの剰余
系で表現される(u,v)(0≦u≦m−1,0≦v≦
m−1)で管理し、常に(m2 −1)個の既に順位付け
られたデータに対して、新規の1個を挿入することによ
り、m2 個のデータに対して、m2 個の比較器と(m2
−1)個の一致検出回路と(2×m2 )個のデータラッ
チとm個のデータロード機能付のデータラッチと制御回
路からメディアンフィルタを構成することができ、従来
例に比較して、半分以下のハードウェア量でメディアン
フィルタを安価に提供することができる。
【図1】この発明の一実施例における3×3のメディア
ンフィルタのブロック図である。
ンフィルタのブロック図である。
【図2】画像データの例を示す図である。
【図3】図2の画像データに対する処理フローを示した
図である。
図である。
【図4】従来例としての3×3のメディアンフィルタの
ブロック図である。
ブロック図である。
【図5】コンパレータモジュールを示す図である。
100 クロック信号 101 タイミング生成および相対番号生成回路 102 内部同期クロック 103 画素クロック 104 4ビットの相対位置番号 105〜107 画像信号入力端子 108a〜108c データロード機能付のnビット
データラッチ 109 4ビット長のデータラッチ 110 nビットデータラッチ 111a〜111i nビットのデータラッチ 112a〜112i nビットの比較回路 113a〜113i 4ビットのデータラッチ 114b〜114i 4ビットの一致検出回路 115a〜115i 4入力セレクタ 116a〜116i 4入力セレクタ
データラッチ 109 4ビット長のデータラッチ 110 nビットデータラッチ 111a〜111i nビットのデータラッチ 112a〜112i nビットの比較回路 113a〜113i 4ビットのデータラッチ 114b〜114i 4ビットの一致検出回路 115a〜115i 4入力セレクタ 116a〜116i 4入力セレクタ
Claims (2)
- 【請求項1】 1個ずつ更新されるm2 個(mは1より
大きい正整数)の画素データを相互に比較して前記m2
個の画素データの中から中央値を有する画素データを抽
出するメディアンフィルタであって、 データラッチ上で大きさ順に並べられた旧のm2 個の画
素データの列から更新時に比較対象から外れる画素デー
タと残りの(m2 −1)の画素データとを識別するとと
もに、前記残りの(m2 −1)の画素データと更新時に
新規に比較対象に加わる画素データとを識別する画素デ
ータ識別手段と、 大きさ順に並べられた前記旧のm2 個の画素データの配
列から前記比較対象から外れる画素データを前記画素デ
ータ識別手段による識別情報に基づいて選択的に排出す
る画素データ排出手段と、 前記画素データ識別手段による識別情報に基づいて大き
さ順に配列された前記残りの(m2 −1)の画素データ
と前記新規に比較対象に加わる画素データとを比較して
前記残りの(m2 −1)の画素データの列の中に前記新
規に比較対象に加わる画素データを大きさ順の並びを崩
さない状態に挿入して新のm2 個の画素データの列を作
成する画素データ挿入手段と、 前記画素データ挿入手段により作成された前記新のm2
個の画素データの列の中央の画素データを中央値として
抽出する画素データ抽出手段とを備えたメディアンフィ
ルタ。 - 【請求項2】 画素データ識別手段は、m2 個の画素デ
ータを識別するのに、前記m2 個の画素データの各々に
対して0〜(m2 −1)までの正の整数もしくはmの剰
余系で表現される(u,v)(ただし、0≦u≦m−
1,0≦v≦m−1)を割り当てている請求項1記載の
メディアンフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4036185A JPH05233804A (ja) | 1992-02-24 | 1992-02-24 | メディアンフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4036185A JPH05233804A (ja) | 1992-02-24 | 1992-02-24 | メディアンフィルタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05233804A true JPH05233804A (ja) | 1993-09-10 |
Family
ID=12462675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4036185A Pending JPH05233804A (ja) | 1992-02-24 | 1992-02-24 | メディアンフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05233804A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6687413B2 (en) | 1999-12-07 | 2004-02-03 | Canon Kabushiki Kaisha | Signal processing apparatus |
US6958772B1 (en) | 1999-01-20 | 2005-10-25 | Canon Kabushiki Kaisha | Image sensing apparatus and image processing method therefor |
US8903190B2 (en) | 2010-09-28 | 2014-12-02 | Samsung Electronics Co., Ltd. | Median filtering method and apparatus |
-
1992
- 1992-02-24 JP JP4036185A patent/JPH05233804A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958772B1 (en) | 1999-01-20 | 2005-10-25 | Canon Kabushiki Kaisha | Image sensing apparatus and image processing method therefor |
US7542076B2 (en) | 1999-01-20 | 2009-06-02 | Canon Kabushiki Kaisha | Image sensing apparatus having a color interpolation unit and image processing method therefor |
US7929026B2 (en) | 1999-01-20 | 2011-04-19 | Canon Kabushiki Kaisha | Image sensing apparatus and image processing method thereof using color conversion and pseudo color removing |
US6687413B2 (en) | 1999-12-07 | 2004-02-03 | Canon Kabushiki Kaisha | Signal processing apparatus |
US8903190B2 (en) | 2010-09-28 | 2014-12-02 | Samsung Electronics Co., Ltd. | Median filtering method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2113140C (en) | Rank order filter | |
US5138567A (en) | Median filter | |
US5900006A (en) | Median filtering method and apparatus using a plurality of processing elements | |
JPH0789372B2 (ja) | 画像処理装置 | |
CA1286732C (en) | Rank-order filter | |
GB2232280A (en) | Evaluation of an extremum of binary encoded words | |
JP4143288B2 (ja) | メディアンフィルタ処理装置 | |
JPH08339291A (ja) | 最大値選択回路 | |
JPH05233804A (ja) | メディアンフィルタ | |
US6760737B2 (en) | Spatial median filter | |
EP0547881B1 (en) | Method and apparatus for implementing two-dimensional digital filters | |
US6731820B2 (en) | Image filter circuit and image filtering method | |
JP2004334545A (ja) | フィルタ回路 | |
GB2194364A (en) | Median filter | |
US7281009B2 (en) | VLSI architecture and implementation for single cycle insertion of multiple records into a priority sorted list | |
US5987182A (en) | Markov model image encoding device and method | |
KR0166264B1 (ko) | 메디안 필터 및 메디안 필터링 방법 | |
US8136061B2 (en) | Method of logic circuit synthesis and design using a dynamic circuit library | |
JPS58222341A (ja) | メデアンフイルタ回路 | |
KR100220596B1 (ko) | 다수개의 프로세싱 엘리먼트를 사용한 메디안 필터링 방법 및 그 장치 | |
US20050076071A1 (en) | Ordering by hamming value | |
Chakrabarti | Chaitali Chakrabarti | |
KR100218465B1 (ko) | 영상신호의 순위값 필터링 회로 | |
SU1735880A1 (ru) | Устройство дл обработки изображений объектов | |
Astola et al. | High-speed systolic architectures for median-type filtering |