JPH05232511A - アクティブマトリックス型液晶表示装置の製造方法 - Google Patents
アクティブマトリックス型液晶表示装置の製造方法Info
- Publication number
- JPH05232511A JPH05232511A JP3752092A JP3752092A JPH05232511A JP H05232511 A JPH05232511 A JP H05232511A JP 3752092 A JP3752092 A JP 3752092A JP 3752092 A JP3752092 A JP 3752092A JP H05232511 A JPH05232511 A JP H05232511A
- Authority
- JP
- Japan
- Prior art keywords
- short
- glass substrate
- liquid crystal
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 内蔵されたＴＦＴを静電気から良好に保護
し、その絶縁破壊や特性劣化を効果的に防止し得るアク
ティブマトリックス型液晶表示装置の製造方法を提供す
る。 【構成】 一方のガラス基板１の縁部上に走査配線２と
信号配線４とを短絡させる短絡線９が配設される。アレ
イ基板１０と対向基板間に液晶を封入した後、ガラス基
板の周縁部を所定の製品形状に短絡線９を残した状態で
切断する。その後、ガラス基板１の縁部上に駆動用ＩＣ
１１を実装し、走査配線２及び信号配線４を駆動用ＩＣ
１１に接続した後、短絡線９と走査配線２及び信号配線
４との接続箇所を切り離す。
し、その絶縁破壊や特性劣化を効果的に防止し得るアク
ティブマトリックス型液晶表示装置の製造方法を提供す
る。 【構成】 一方のガラス基板１の縁部上に走査配線２と
信号配線４とを短絡させる短絡線９が配設される。アレ
イ基板１０と対向基板間に液晶を封入した後、ガラス基
板の周縁部を所定の製品形状に短絡線９を残した状態で
切断する。その後、ガラス基板１の縁部上に駆動用ＩＣ
１１を実装し、走査配線２及び信号配線４を駆動用ＩＣ
１１に接続した後、短絡線９と走査配線２及び信号配線
４との接続箇所を切り離す。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下ＴＦＴと略称する）を各画素毎に設置してスイッチン
グ動作させ、画像を表示するアクティブマトリックス型
液晶表示装置の製造方法に関する。
下ＴＦＴと略称する）を各画素毎に設置してスイッチン
グ動作させ、画像を表示するアクティブマトリックス型
液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】この種のアクティブマトリックス型液晶
表示装置は、基本的には、一方のガラス基板上に走査配
線と信号配線がマトリックス状に配設され、それらの交
差位置にＴＦＴ及び画素電極を設けてアレイ基板が形成
され、他方のガラス基板上に共通電極を形成した対向基
板が形成され、アレイ基板と対向基板の上面に配向膜を
形成し、間隙をおいて平行に貼り合わせたアレイ基板と
対向基板間に液晶を封入して形成される。
表示装置は、基本的には、一方のガラス基板上に走査配
線と信号配線がマトリックス状に配設され、それらの交
差位置にＴＦＴ及び画素電極を設けてアレイ基板が形成
され、他方のガラス基板上に共通電極を形成した対向基
板が形成され、アレイ基板と対向基板の上面に配向膜を
形成し、間隙をおいて平行に貼り合わせたアレイ基板と
対向基板間に液晶を封入して形成される。
【０００３】このような液晶表示装置の製造工程では、
一般に、製造室内の空気流、作業者の衣服の摩擦、或は
配向膜のラビング処理などによって、多くの静電気が発
生する。液晶表示装置に内蔵されるＴＦＴはこの種の静
電気に対し非常に弱く、特に多量の静電気が発生しその
電荷が走査配線や信号配線に印加された場合、各走査配
線や信号配線間等で高電圧が発生し、そこに接続された
ＴＦＴ内部で絶縁破壊が発生し、ＴＦＴの特性が部分的
に或は全面的に劣化する問題が生じる。
一般に、製造室内の空気流、作業者の衣服の摩擦、或は
配向膜のラビング処理などによって、多くの静電気が発
生する。液晶表示装置に内蔵されるＴＦＴはこの種の静
電気に対し非常に弱く、特に多量の静電気が発生しその
電荷が走査配線や信号配線に印加された場合、各走査配
線や信号配線間等で高電圧が発生し、そこに接続された
ＴＦＴ内部で絶縁破壊が発生し、ＴＦＴの特性が部分的
に或は全面的に劣化する問題が生じる。
【０００４】そこで、従来では、アレイ基板の製造時
に、基板の周縁部上に短絡線を配設し、その短絡線に全
ての走査配線と信号配線を接続し、配向膜のラビング処
理時などに発生する静電気を短絡線を通して流し、ＴＦ
Ｔを保護するようにしていた。
に、基板の周縁部上に短絡線を配設し、その短絡線に全
ての走査配線と信号配線を接続し、配向膜のラビング処
理時などに発生する静電気を短絡線を通して流し、ＴＦ
Ｔを保護するようにしていた。
【０００５】しかし、このようなアレイ基板の製造時
に、走査配線と信号配線を短絡線に接続した状態では、
製造工程中におけるＴＦＴなどの断線ショート検査、プ
ローブ検査等が行なえないため、ラビング処理の後、或
はアレイ基板と対向基板を貼り合せて液晶を封入して液
晶パネルを形成した後、各走査配線と信号配線を短絡線
から切り離していた。
に、走査配線と信号配線を短絡線に接続した状態では、
製造工程中におけるＴＦＴなどの断線ショート検査、プ
ローブ検査等が行なえないため、ラビング処理の後、或
はアレイ基板と対向基板を貼り合せて液晶を封入して液
晶パネルを形成した後、各走査配線と信号配線を短絡線
から切り離していた。
【０００６】このため、各走査配線と信号配線を短絡線
から切り離した後、駆動用ＩＣを各走査配線と信号配線
に接続するまでの間、ＴＦＴは静電気から保護されない
状態となり、この間の製造工程中における製品の運搬時
や人体との接触により、静電気が発生した場合、上記の
ようなＴＦＴの絶縁破壊や特性劣化が発生する問題があ
った。
から切り離した後、駆動用ＩＣを各走査配線と信号配線
に接続するまでの間、ＴＦＴは静電気から保護されない
状態となり、この間の製造工程中における製品の運搬時
や人体との接触により、静電気が発生した場合、上記の
ようなＴＦＴの絶縁破壊や特性劣化が発生する問題があ
った。
【０００７】
【発明が解決しようとする課題】そこで、製造時におけ
る液晶パネル内のＴＦＴの特性劣化や絶縁破壊を防止す
るために、従来では、アレイ基板の全面を絶縁膜により
被覆してＴＦＴを保護する技術（特開昭６４−３２２３
４号公報）、アレイ基板の周縁部に模擬電極を配設し、
その模擬電極に静電気の電荷を集めるようにして、内側
のＴＦＴを保護する技術（特開昭６４−５９３２０号公
報、特開昭６４−５９３２１号公報）など各種の静電気
対策が提案されている。
る液晶パネル内のＴＦＴの特性劣化や絶縁破壊を防止す
るために、従来では、アレイ基板の全面を絶縁膜により
被覆してＴＦＴを保護する技術（特開昭６４−３２２３
４号公報）、アレイ基板の周縁部に模擬電極を配設し、
その模擬電極に静電気の電荷を集めるようにして、内側
のＴＦＴを保護する技術（特開昭６４−５９３２０号公
報、特開昭６４−５９３２１号公報）など各種の静電気
対策が提案されている。
【０００８】しかし、これら何れの技術においても、Ｔ
ＦＴの静電気からの保護において、充分な効果をあげる
ことができず、依然として製品の歩溜りを低下させる原
因となっていた。
ＦＴの静電気からの保護において、充分な効果をあげる
ことができず、依然として製品の歩溜りを低下させる原
因となっていた。
【０００９】本発明は、上記の課題を解決するためにな
されたもので、内蔵されたＴＦＴを静電気から良好に保
護し、その絶縁破壊や特性劣化を効果的に防止し得るア
クティブマトリックス型液晶表示装置の製造方法を提供
することを目的とする。
されたもので、内蔵されたＴＦＴを静電気から良好に保
護し、その絶縁破壊や特性劣化を効果的に防止し得るア
クティブマトリックス型液晶表示装置の製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】このために、第一発明の
製造方法は、一方のガラス基板上に走査配線と信号配線
がマトリックス状に配設され、各配線の交差位置に薄膜
トランジスタを接続してアレイ基板が形成され、他方の
ガラス基板上に共通電極を形成した対向基板が形成さ
れ、アレイ基板と対向基板の上面に配向膜を形成し、間
隙をおいて平行に貼り合わせたアレイ基板と対向基板間
に液晶を封入してなるアクティブマトリックス型液晶表
示装置の製造方法において、一方のガラス基板の縁部上
に走査配線と信号配線とを短絡させる短絡線が配設さ
れ、アレイ基板と対向基板間に液晶を封入した後、ガラ
ス基板の周縁部を所定の製品形状に短絡線を残した状態
で切断し、ガラス基板の縁部上に駆動用集積回路を実装
し、走査配線及び信号配線を駆動用集積回路に接続した
後、短絡線と走査配線及び信号配線との接続箇所を切り
離すように構成される。
製造方法は、一方のガラス基板上に走査配線と信号配線
がマトリックス状に配設され、各配線の交差位置に薄膜
トランジスタを接続してアレイ基板が形成され、他方の
ガラス基板上に共通電極を形成した対向基板が形成さ
れ、アレイ基板と対向基板の上面に配向膜を形成し、間
隙をおいて平行に貼り合わせたアレイ基板と対向基板間
に液晶を封入してなるアクティブマトリックス型液晶表
示装置の製造方法において、一方のガラス基板の縁部上
に走査配線と信号配線とを短絡させる短絡線が配設さ
れ、アレイ基板と対向基板間に液晶を封入した後、ガラ
ス基板の周縁部を所定の製品形状に短絡線を残した状態
で切断し、ガラス基板の縁部上に駆動用集積回路を実装
し、走査配線及び信号配線を駆動用集積回路に接続した
後、短絡線と走査配線及び信号配線との接続箇所を切り
離すように構成される。
【００１１】第二発明の製造方法は、一方のガラス基板
上に走査配線と信号配線がマトリックス状に配設され、
各配線の交差位置に薄膜トランジスタを接続してアレイ
基板が形成され、他方のガラス基板上に共通電極を形成
した対向基板が形成され、アレイ基板と対向基板の上面
に配向膜を形成し、間隙をおいて平行に貼り合わせた該
アレイ基板と対向基板間に液晶を封入してなるアクティ
ブマトリックス型液晶表示装置の製造方法において、一
方のガラス基板の縁部上に各走査配線と各信号配線に対
応して多数の保護用薄膜トランジスタを配設し、保護用
薄膜トランジスタの各ドレイン電極を短絡させるドレイ
ン短絡線をガラス基板の縁部に沿って配設し、保護用薄
膜トランジスタの各ゲート電極を短絡させるゲート短絡
線をガラス基板の縁部に沿って配設し、その後の製造工
程中、ドレイン短絡線を接地し、ゲート短絡線に一定電
圧を印加して保護用薄膜トランジスタを導通状態とする
ように構成される。
上に走査配線と信号配線がマトリックス状に配設され、
各配線の交差位置に薄膜トランジスタを接続してアレイ
基板が形成され、他方のガラス基板上に共通電極を形成
した対向基板が形成され、アレイ基板と対向基板の上面
に配向膜を形成し、間隙をおいて平行に貼り合わせた該
アレイ基板と対向基板間に液晶を封入してなるアクティ
ブマトリックス型液晶表示装置の製造方法において、一
方のガラス基板の縁部上に各走査配線と各信号配線に対
応して多数の保護用薄膜トランジスタを配設し、保護用
薄膜トランジスタの各ドレイン電極を短絡させるドレイ
ン短絡線をガラス基板の縁部に沿って配設し、保護用薄
膜トランジスタの各ゲート電極を短絡させるゲート短絡
線をガラス基板の縁部に沿って配設し、その後の製造工
程中、ドレイン短絡線を接地し、ゲート短絡線に一定電
圧を印加して保護用薄膜トランジスタを導通状態とする
ように構成される。
【００１２】
【作用・効果】第一発明の製造方法では、アクティブマ
トリックス型液晶表示装置の製造時、ラビング処理や液
晶封入などの工程中、及びその後、ガラス基板の周縁部
を製品形状に切断する工程などを含む各走査配線と各信
号配線が駆動用ＩＣに接続されるまで、各走査配線と各
信号配線は短絡線により短絡される。このため、そこに
接続された各ＴＦＴのソース電極及びゲート電極は短絡
されて同電位となり、静電気による電荷が各走査配線や
信号配線に注入された場合でも、ＴＦＴのソース電極と
ゲート電極間に高電圧がかかることはなく、静電気によ
って破壊されやすいソース・ゲート間の絶縁層は確実に
保護される。
トリックス型液晶表示装置の製造時、ラビング処理や液
晶封入などの工程中、及びその後、ガラス基板の周縁部
を製品形状に切断する工程などを含む各走査配線と各信
号配線が駆動用ＩＣに接続されるまで、各走査配線と各
信号配線は短絡線により短絡される。このため、そこに
接続された各ＴＦＴのソース電極及びゲート電極は短絡
されて同電位となり、静電気による電荷が各走査配線や
信号配線に注入された場合でも、ＴＦＴのソース電極と
ゲート電極間に高電圧がかかることはなく、静電気によ
って破壊されやすいソース・ゲート間の絶縁層は確実に
保護される。
【００１３】また、ガラス基板の縁部上に駆動用ＩＣを
実装して走査配線及び信号配線に接続した後、短絡線と
走査配線及び信号配線との接続箇所を切り離すため、従
来のように、短絡線と走査配線及び信号配線が切り離さ
れることによって、走査配線と信号配線が開放された状
態となることがなく、つまり短絡線の切り離し後、駆動
用ＩＣが走査配線と信号配線に接続されるまでの配線が
開放されている期間がなくなり、製造工程全体にわたっ
て、ＴＦＴを静電気から効果的に保護することができ
る。
実装して走査配線及び信号配線に接続した後、短絡線と
走査配線及び信号配線との接続箇所を切り離すため、従
来のように、短絡線と走査配線及び信号配線が切り離さ
れることによって、走査配線と信号配線が開放された状
態となることがなく、つまり短絡線の切り離し後、駆動
用ＩＣが走査配線と信号配線に接続されるまでの配線が
開放されている期間がなくなり、製造工程全体にわたっ
て、ＴＦＴを静電気から効果的に保護することができ
る。
【００１４】第二発明の製造方法では、アレイ基板の製
造工程中、ガラス基板の縁部上に各走査配線と各信号配
線に対応して多数の保護用薄膜トランジスタを配設し、
保護用薄膜トランジスタの各ドレイン電極を短絡させる
ドレイン短絡線をガラス基板の縁部に沿って配設し、保
護用薄膜トランジスタの各ゲート電極を短絡させるゲー
ト短絡線をガラス基板の縁部に沿って配設する。そし
て、その後のラビング処理や液晶封入などの工程中、ド
レイン短絡線を接地し、ゲート短絡線に一定電圧を印加
して保護用薄膜トランジスタを導通状態とする。
造工程中、ガラス基板の縁部上に各走査配線と各信号配
線に対応して多数の保護用薄膜トランジスタを配設し、
保護用薄膜トランジスタの各ドレイン電極を短絡させる
ドレイン短絡線をガラス基板の縁部に沿って配設し、保
護用薄膜トランジスタの各ゲート電極を短絡させるゲー
ト短絡線をガラス基板の縁部に沿って配設する。そし
て、その後のラビング処理や液晶封入などの工程中、ド
レイン短絡線を接地し、ゲート短絡線に一定電圧を印加
して保護用薄膜トランジスタを導通状態とする。
【００１５】このため、各走査配線と各信号配線は、製
造工程中、常時、保護用ＴＦＴとドレイン短絡線を介し
て接地された状態となり、各ＴＦＴのソース電極及びゲ
ート電極が短絡されて同電位となるため、静電気による
電荷が各走査配線や信号配線に注入された場合でも、Ｔ
ＦＴのソース電極とゲート電極間に高電圧がかかること
はなく、静電気によって破壊されやすいソース・ゲート
間の絶縁層は確実に保護される。
造工程中、常時、保護用ＴＦＴとドレイン短絡線を介し
て接地された状態となり、各ＴＦＴのソース電極及びゲ
ート電極が短絡されて同電位となるため、静電気による
電荷が各走査配線や信号配線に注入された場合でも、Ｔ
ＦＴのソース電極とゲート電極間に高電圧がかかること
はなく、静電気によって破壊されやすいソース・ゲート
間の絶縁層は確実に保護される。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１７】図１〜図３は、上記第一発明の実施例を示
し、図１はアクティブマトリックス型液晶表示装置の製
造時におけるアレイ基板１０の概略平面図を示してい
る。
し、図１はアクティブマトリックス型液晶表示装置の製
造時におけるアレイ基板１０の概略平面図を示してい
る。
【００１８】アレイ基板１０を製造する場合、先ず、ガ
ラス基板１上に多数の走査配線２を一定の間隔をおいて
平行に形成すると共に、多数のＴＦＴ５を配置する各々
の位置に、そのゲート電極３を各走査配線２に接続して
形成する。この走査配線２及びゲート電極３は、クロム
等の金属を用いて、スパッタリング法及びホトリソグラ
フィー法等により形成される。
ラス基板１上に多数の走査配線２を一定の間隔をおいて
平行に形成すると共に、多数のＴＦＴ５を配置する各々
の位置に、そのゲート電極３を各走査配線２に接続して
形成する。この走査配線２及びゲート電極３は、クロム
等の金属を用いて、スパッタリング法及びホトリソグラ
フィー法等により形成される。
【００１９】また、このとき、ガラス基板の縁部、例え
ば図１の上縁部と左縁部に、Ｌ字状の短絡線９がクロム
等の金属を用いて形成され、前記各走査配線２の左端部
がその短絡線９に接続される。
ば図１の上縁部と左縁部に、Ｌ字状の短絡線９がクロム
等の金属を用いて形成され、前記各走査配線２の左端部
がその短絡線９に接続される。
【００２０】次に、各ＴＦＴ５のゲート電極３上にゲー
ト絶縁膜を形成し、ゲート絶縁膜の上に活性層とドーピ
ング層を島状に形成する。
ト絶縁膜を形成し、ゲート絶縁膜の上に活性層とドーピ
ング層を島状に形成する。
【００２１】次に、ゲート絶縁膜の上に、ＩＴＯ等の金
属を用いて画素電極６を、スパッタリング法及びホトリ
ソグラフィー法により形成する。そして、モリブデン、
アルミニウム等の金属を用いて、多数の信号配線４を前
記走査配線２と直交する方向に一定間隔をおいて平行に
形成し、さらに、同様の金属及び同方法を用いて、各Ｔ
ＦＴ５のソース電極７を各信号配線４に接続して形成
し、且つドレイン電極８を画素電極６に接続して形成す
る。これらの信号配線４は、図１に示すように、その上
端が上縁位置に配設された前記短絡線９に接続される。
属を用いて画素電極６を、スパッタリング法及びホトリ
ソグラフィー法により形成する。そして、モリブデン、
アルミニウム等の金属を用いて、多数の信号配線４を前
記走査配線２と直交する方向に一定間隔をおいて平行に
形成し、さらに、同様の金属及び同方法を用いて、各Ｔ
ＦＴ５のソース電極７を各信号配線４に接続して形成
し、且つドレイン電極８を画素電極６に接続して形成す
る。これらの信号配線４は、図１に示すように、その上
端が上縁位置に配設された前記短絡線９に接続される。
【００２２】このようにして、ガラス基板１上に走査配
線２と信号配線４がマトリックス状に形成され、それら
の交差位置にＴＦＴ５が配置されてアレイ基板１０が製
造される。
線２と信号配線４がマトリックス状に形成され、それら
の交差位置にＴＦＴ５が配置されてアレイ基板１０が製
造される。
【００２３】一方、アレイ基板１０と対向して配設され
る対向基板（図示せず）は、別のガラス基板上に、ＩＴ
Ｏ等からなる共通電極を形成して製造される。
る対向基板（図示せず）は、別のガラス基板上に、ＩＴ
Ｏ等からなる共通電極を形成して製造される。
【００２４】そして、アレイ基板１０と対向基板の表面
（内側）にポリイミド等からなる配向膜を形成し、焼成
した後、配向膜の表面にはラビング処理が施される。こ
のラビングを行う際、空気やパイル等の摩擦により非常
に多くの静電気が発生する。しかし、アレイ基板１０に
おける各走査配線２と各信号配線４は、短絡線９によっ
て短絡されているため、そこに接続された各ＴＦＴ５の
ソース電極７及びゲート電極３は短絡されて同電位とな
り、静電気による電荷が各走査配線２や信号配線４に注
入された場合でも、ソース電極７とゲート電極３間に高
電圧がかかることはなく、静電気によって破壊されやす
いソース・ゲート間の絶縁層は確実に保護される。
（内側）にポリイミド等からなる配向膜を形成し、焼成
した後、配向膜の表面にはラビング処理が施される。こ
のラビングを行う際、空気やパイル等の摩擦により非常
に多くの静電気が発生する。しかし、アレイ基板１０に
おける各走査配線２と各信号配線４は、短絡線９によっ
て短絡されているため、そこに接続された各ＴＦＴ５の
ソース電極７及びゲート電極３は短絡されて同電位とな
り、静電気による電荷が各走査配線２や信号配線４に注
入された場合でも、ソース電極７とゲート電極３間に高
電圧がかかることはなく、静電気によって破壊されやす
いソース・ゲート間の絶縁層は確実に保護される。
【００２５】次に、アレイ基板１０と対向基板を平行
に、その配向膜を対向させて一定の間隔をおいて重ね合
せ、周囲をシール材（接着剤）で注入口となる部分を残
してシールし、焼成した後、その注入口から基板の内部
に液晶を注入し、そして、注入口を封止する。
に、その配向膜を対向させて一定の間隔をおいて重ね合
せ、周囲をシール材（接着剤）で注入口となる部分を残
してシールし、焼成した後、その注入口から基板の内部
に液晶を注入し、そして、注入口を封止する。
【００２６】その後、アレイ基板１０及び対向基板のガ
ラス基板の周縁部が、製品形状となるように所定寸法だ
け切断されるが、このとき、図２のように、短絡線９は
ガラス基板１上に残して縁部が切断される。したがっ
て、各走査配線２と信号配線４が短絡線９によって短絡
された状態は、その後も継続され、製造工程中における
作業者との接触や運搬動作等によって静電気が帯電した
場合にも、ＴＦＴ５のソース電極７及びゲート電極３は
短絡されて、同電位となり、上記と同様にＴＦＴ５を保
護することができる。
ラス基板の周縁部が、製品形状となるように所定寸法だ
け切断されるが、このとき、図２のように、短絡線９は
ガラス基板１上に残して縁部が切断される。したがっ
て、各走査配線２と信号配線４が短絡線９によって短絡
された状態は、その後も継続され、製造工程中における
作業者との接触や運搬動作等によって静電気が帯電した
場合にも、ＴＦＴ５のソース電極７及びゲート電極３は
短絡されて、同電位となり、上記と同様にＴＦＴ５を保
護することができる。
【００２７】なお、上記では、各走査配線２と各信号配
線４を、１本の短絡線９によって短絡接続しているが、
各走査配線２に接続した短絡線（図の垂直部分）と各信
号配線４に接続した短絡線（水平部分）を切り離し、そ
の間に高抵抗を接続すれば、ＴＦＴ５を静電気から保護
しながら、その短絡線を利用してＴＦＴ５の性能を検査
することができる。
線４を、１本の短絡線９によって短絡接続しているが、
各走査配線２に接続した短絡線（図の垂直部分）と各信
号配線４に接続した短絡線（水平部分）を切り離し、そ
の間に高抵抗を接続すれば、ＴＦＴ５を静電気から保護
しながら、その短絡線を利用してＴＦＴ５の性能を検査
することができる。
【００２８】この液晶表示装置は、駆動用ＩＣがガラス
基板１上に直接実装される所謂ＣＯＧ型であり、図２に
示すように、ガラス基板１の右縁部と下縁部にその駆動
用ＩＣを実装するためのスペースが形成されている。
基板１上に直接実装される所謂ＣＯＧ型であり、図２に
示すように、ガラス基板１の右縁部と下縁部にその駆動
用ＩＣを実装するためのスペースが形成されている。
【００２９】そこで、駆動用ＩＣ１１は、図３に示すよ
うに、ガラス基板１の右縁部と下縁部のスペースに、そ
の各端子を走査配線２及び信号配線４の延長部分に接続
するように、実装される。また、短絡線９は駆動用ＩＣ
１１のＧＮＤ端子に接続される。
うに、ガラス基板１の右縁部と下縁部のスペースに、そ
の各端子を走査配線２及び信号配線４の延長部分に接続
するように、実装される。また、短絡線９は駆動用ＩＣ
１１のＧＮＤ端子に接続される。
【００３０】そして、駆動用ＩＣ１１を実装した後、図
３に示すように、各走査配線２、各信号配線４と短絡線
９との接続部分がレーザカッター等により切り離され
る。
３に示すように、各走査配線２、各信号配線４と短絡線
９との接続部分がレーザカッター等により切り離され
る。
【００３１】このように、ガラス基板１の縁部上に駆動
用ＩＣ１１を実装して走査配線２及び信号配線４に接続
した後、短絡線９と走査配線２及び信号配線４との接続
箇所を切り離すため、従来のように、ガラス基板の縁部
の切断と共に短絡線が切除される等によって、走査配線
と信号配線が開放された状態となることがなく、製造工
程全体にわたって、ＴＦＴ５を静電気から効果的に保護
することができる。
用ＩＣ１１を実装して走査配線２及び信号配線４に接続
した後、短絡線９と走査配線２及び信号配線４との接続
箇所を切り離すため、従来のように、ガラス基板の縁部
の切断と共に短絡線が切除される等によって、走査配線
と信号配線が開放された状態となることがなく、製造工
程全体にわたって、ＴＦＴ５を静電気から効果的に保護
することができる。
【００３２】また、短絡線９は駆動用ＩＣ１１のＧＮＤ
端子に接続された状態で製品となるため、液晶表示装置
の縁部にアース接続された導線が配設され、製品の静電
気保護に役立てることができる。
端子に接続された状態で製品となるため、液晶表示装置
の縁部にアース接続された導線が配設され、製品の静電
気保護に役立てることができる。
【００３３】図４は上記第二発明の実施例であり、製造
時におけるアレイ基板２０の概略平面図を示している。
時におけるアレイ基板２０の概略平面図を示している。
【００３４】このアレイ基板２０を製造する場合、先
ず、ガラス基板２１上に多数の走査配線２２を一定の間
隔をおいて形成すると共に、多数のＴＦＴ２５を配置す
る各々の位置に、そのゲート電極２３を各走査配線２２
に接続して形成する。この走査配線２２及びゲート電極
２３は、クロム等の金属を用いて、スパッタリング法及
びホトリソグラフィー法等により形成される。
ず、ガラス基板２１上に多数の走査配線２２を一定の間
隔をおいて形成すると共に、多数のＴＦＴ２５を配置す
る各々の位置に、そのゲート電極２３を各走査配線２２
に接続して形成する。この走査配線２２及びゲート電極
２３は、クロム等の金属を用いて、スパッタリング法及
びホトリソグラフィー法等により形成される。
【００３５】同時に、ガラス基板２１の縁部、例えば図
４の上縁部と右縁部に、ゲート短絡線２９をクロム等の
金属で形成し、後述の保護用ＴＦＴ３０のゲート電極３
３をそのゲート短絡線２９に接続して形成する。これら
の保護用ＴＦＴ３０は、ガラス基板２０の上縁部と右縁
部に沿って、各走査配線２２及び後述の信号配線２４に
対応して配設される。
４の上縁部と右縁部に、ゲート短絡線２９をクロム等の
金属で形成し、後述の保護用ＴＦＴ３０のゲート電極３
３をそのゲート短絡線２９に接続して形成する。これら
の保護用ＴＦＴ３０は、ガラス基板２０の上縁部と右縁
部に沿って、各走査配線２２及び後述の信号配線２４に
対応して配設される。
【００３６】次に、各ＴＦＴ２５のゲート電極２３及び
各保護用ＴＦＴ３０のゲート電極３３上に、ゲート絶縁
膜を形成し、ゲート絶縁膜の上に活性層とドーピング層
を島状に形成する。
各保護用ＴＦＴ３０のゲート電極３３上に、ゲート絶縁
膜を形成し、ゲート絶縁膜の上に活性層とドーピング層
を島状に形成する。
【００３７】次に、ゲート絶縁膜の上に、ＩＴＯ等の金
属を用いて画素電極２６を、スパッタリング法及びホト
リソグラフィー法により形成し、同時に、ガラス基板１
の上縁部と右縁部に沿って、ドレイン短絡線３９を同金
属、同方法により形成する。
属を用いて画素電極２６を、スパッタリング法及びホト
リソグラフィー法により形成し、同時に、ガラス基板１
の上縁部と右縁部に沿って、ドレイン短絡線３９を同金
属、同方法により形成する。
【００３８】次に、モリブデン、アルミニウム等の金属
を用いて、多数の信号配線２４を前記走査配線２２と直
交する方向に一定間隔をおいて同様な方法で形成する。
を用いて、多数の信号配線２４を前記走査配線２２と直
交する方向に一定間隔をおいて同様な方法で形成する。
【００３９】そして、同様の金属、同様な方法により、
各ＴＦＴ２５のソース電極２７を各信号配線２４に接続
して形成し、且つドレイン電極２８を画素電極２６に接
続して形成し、同時に、各保護用ＴＦＴ３０のドレイン
電極３８をドレイン短絡線３９に接続して形成し、さら
に各保護用ＴＦＴ３０のソース電極３７を各信号配線２
４に接続して形成する。
各ＴＦＴ２５のソース電極２７を各信号配線２４に接続
して形成し、且つドレイン電極２８を画素電極２６に接
続して形成し、同時に、各保護用ＴＦＴ３０のドレイン
電極３８をドレイン短絡線３９に接続して形成し、さら
に各保護用ＴＦＴ３０のソース電極３７を各信号配線２
４に接続して形成する。
【００４０】なお、保護用ＴＦＴ３０はＴＦＴ２５の形
成と同時にガラス基板２１上に形成されるため、図４の
右縁部に配置される保護用ＴＦＴ３０は、上縁部に配置
される保護用ＴＦＴ３０を逆スタガード型とした場合、
ゲート側とソース・ドレイン側をその逆に形成したスタ
ガード型とすればよい。
成と同時にガラス基板２１上に形成されるため、図４の
右縁部に配置される保護用ＴＦＴ３０は、上縁部に配置
される保護用ＴＦＴ３０を逆スタガード型とした場合、
ゲート側とソース・ドレイン側をその逆に形成したスタ
ガード型とすればよい。
【００４１】このようにして、ガラス基板２１上に走査
配線２２と信号配線２４がマトリックス状に形成され、
それらの交差位置にＴＦＴ２５が配置され、同時に保護
用ＴＦＴ３０が縁部に配設されてアレイ基板２０が製造
される。
配線２２と信号配線２４がマトリックス状に形成され、
それらの交差位置にＴＦＴ２５が配置され、同時に保護
用ＴＦＴ３０が縁部に配設されてアレイ基板２０が製造
される。
【００４２】アレイ基板２０が上記のように製造される
と、図４に示すように、ドレイン短絡線３９は接地さ
れ、ゲート短絡線２９には電池等を用いた直流定電源回
路から一定電圧が印加され、これにより、各保護用ＴＦ
Ｔ３０のゲート電極３３にオン動作用の電圧が印加さ
れ、各保護用ＴＦＴ３０は導通状態とされる。
と、図４に示すように、ドレイン短絡線３９は接地さ
れ、ゲート短絡線２９には電池等を用いた直流定電源回
路から一定電圧が印加され、これにより、各保護用ＴＦ
Ｔ３０のゲート電極３３にオン動作用の電圧が印加さ
れ、各保護用ＴＦＴ３０は導通状態とされる。
【００４３】一方、アレイ基板２０と対向して配設され
る対向基板（図示せず）は、別のガラス基板上に、ＩＴ
Ｏ等からなる共通電極を形成して製造される。
る対向基板（図示せず）は、別のガラス基板上に、ＩＴ
Ｏ等からなる共通電極を形成して製造される。
【００４４】そして、アレイ基板２０と対向基板の表面
（内側）にポリイミド等からなる配向膜を形成し、焼成
した後、配向膜の表面にはラビング処理が施される。こ
のラビングを行う際、空気やパイル等の摩擦により非常
に多くの静電気が発生する。
（内側）にポリイミド等からなる配向膜を形成し、焼成
した後、配向膜の表面にはラビング処理が施される。こ
のラビングを行う際、空気やパイル等の摩擦により非常
に多くの静電気が発生する。
【００４５】しかし、アレイ基板２０における各走査配
線２２と各信号配線２４は、保護用ＴＦＴ３０とドレイ
ン短絡線３９を通して接地されているため、そこに接続
された各ＴＦＴ２５のソース電極２７及びゲート電極２
３は同電位となり、静電気による電荷が各走査配線２２
や信号配線２４に注入された場合でも、ソース電極２７
とゲート電極２３間に高電圧がかかることはなく、静電
気によって破壊されやすいソース・ゲート間の絶縁層は
確実に保護される。
線２２と各信号配線２４は、保護用ＴＦＴ３０とドレイ
ン短絡線３９を通して接地されているため、そこに接続
された各ＴＦＴ２５のソース電極２７及びゲート電極２
３は同電位となり、静電気による電荷が各走査配線２２
や信号配線２４に注入された場合でも、ソース電極２７
とゲート電極２３間に高電圧がかかることはなく、静電
気によって破壊されやすいソース・ゲート間の絶縁層は
確実に保護される。
【００４６】その後、アレイ基板２０は、図示しない対
向基板と一定の間隔をおいて重ね合せられ、周囲をシー
ル材（接着剤）でシールして、その内部に液晶が封入さ
れ、ガラス基板の縁部を製品形状に切断する等の各種の
工程を経て液晶表示装置が製造されるが、図示しない駆
動用ＩＣが基板上に実装され各走査配線２２及び信号配
線２４に接続されるまで、保護用ＴＦＴ３０は導通状態
とされる。
向基板と一定の間隔をおいて重ね合せられ、周囲をシー
ル材（接着剤）でシールして、その内部に液晶が封入さ
れ、ガラス基板の縁部を製品形状に切断する等の各種の
工程を経て液晶表示装置が製造されるが、図示しない駆
動用ＩＣが基板上に実装され各走査配線２２及び信号配
線２４に接続されるまで、保護用ＴＦＴ３０は導通状態
とされる。
【００４７】このため、各走査配線２２と信号配線２４
がドレイン短絡線３９によって短絡された状態は、その
後の製造工程でも継続され、製造工程中における作業者
との接触や運搬動作等によって静電気が帯電した場合に
も、ＴＦＴ２５のソース電極２７及びゲート電極２３は
短絡されて、同電位となり、ＴＦＴ２５を保護すること
ができる。
がドレイン短絡線３９によって短絡された状態は、その
後の製造工程でも継続され、製造工程中における作業者
との接触や運搬動作等によって静電気が帯電した場合に
も、ＴＦＴ２５のソース電極２７及びゲート電極２３は
短絡されて、同電位となり、ＴＦＴ２５を保護すること
ができる。
【図１】第一発明の一実施例であって、アクティブマト
リックス型液晶表示装置の製造時におけるアレイ基板１
０の概略平面図である。
リックス型液晶表示装置の製造時におけるアレイ基板１
０の概略平面図である。
【図２】製品形状に切断された状態の概略平面図であ
る。
る。
【図３】駆動用ＩＣを実装した状態の概略平面図であ
る。
る。
【図４】第二発明の一実施例であって、アクティブマト
リックス型液晶表示装置の製造時におけるアレイ基板１
０の概略部分平面図である。
リックス型液晶表示装置の製造時におけるアレイ基板１
０の概略部分平面図である。
１−ガラス基板、２−走査配線、４−信号配線、５−Ｔ
ＦＴ、９−短絡線、１０−アレイ基板、１１−駆動用Ｉ
Ｃ、２９−ゲート短絡線、３０−保護用ＴＦＴ、３９−
ドレイン短絡線。
ＦＴ、９−短絡線、１０−アレイ基板、１１−駆動用Ｉ
Ｃ、２９−ゲート短絡線、３０−保護用ＴＦＴ、３９−
ドレイン短絡線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ 29/784
Claims (2)
- 【請求項１】 一方のガラス基板上に走査配線と信号配
線がマトリックス状に配設され、各配線の交差位置に薄
膜トランジスタを接続してアレイ基板が形成され、他方
のガラス基板上に共通電極を形成した対向基板が形成さ
れ、アレイ基板と対向基板の上面に配向膜を形成し、間
隙をおいて平行に貼り合わせた該アレイ基板と該対向基
板間に液晶を封入してなるアクティブマトリックス型液
晶表示装置の製造方法において、 前記一方のガラス基板の縁部上に前記走査配線と前記信
号配線とを短絡させる短絡線が配設され、前記アレイ基
板と対向基板間に液晶を封入した後、前記ガラス基板の
周縁部を所定の製品形状に該短絡線を残した状態で切断
し、該ガラス基板の縁部上に駆動用集積回路を実装し、
前記走査配線及び信号配線を該駆動用集積回路に接続し
た後、該短絡線と走査配線及び該信号配線との接続箇所
を切り離すことを特徴とするアクティブマトリックス型
液晶表示装置の製造方法。 - 【請求項２】 一方のガラス基板上に走査配線と信号配
線がマトリックス状に配設され、各配線の交差位置に薄
膜トランジスタを接続してアレイ基板が形成され、他方
のガラス基板上に共通電極を形成した対向基板が形成さ
れ、アレイ基板と対向基板の上面に配向膜を形成し、間
隙をおいて平行に貼り合わせた該アレイ基板と該対向基
板間に液晶を封入してなるアクティブマトリックス型液
晶表示装置の製造方法において、 前記一方のガラス基板の縁部上に各走査配線と各信号配
線に対応して多数の保護用薄膜トランジスタを配設し、
該保護用薄膜トランジスタの各ドレイン電極を短絡させ
るドレイン短絡線を該ガラス基板の縁部に沿って配設
し、該保護用薄膜トランジスタの各ゲート電極を短絡さ
せるゲート短絡線を該ガラス基板の縁部に沿って配設
し、その後の製造工程中、該ドレイン短絡線を接地し、
該ゲート短絡線に一定電圧を印加して該保護用薄膜トラ
ンジスタを導通状態とすることを特徴とするアクティブ
マトリックス型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3752092A JPH05232511A (ja) | 1992-02-25 | 1992-02-25 | アクティブマトリックス型液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3752092A JPH05232511A (ja) | 1992-02-25 | 1992-02-25 | アクティブマトリックス型液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232511A true JPH05232511A (ja) | 1993-09-10 |
Family
ID=12499824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3752092A Pending JPH05232511A (ja) | 1992-02-25 | 1992-02-25 | アクティブマトリックス型液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232511A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048006A (ja) * | 2004-07-30 | 2006-02-16 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US7046312B2 (en) | 1995-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display and method of fabricating same |
| JP2008282029A (ja) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | 発光装置及び電子機器 |
| US7538849B2 (en) | 1995-02-15 | 2009-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and forming method thereof |
| JP2013225135A (ja) * | 1997-10-14 | 2013-10-31 | Samsung Display Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| CN105293935A (zh) * | 2015-10-31 | 2016-02-03 | 深圳市金立通信设备有限公司 | 一种对液晶显示屏lcd玻璃排版的设计方法及终端 |
-
1992
- 1992-02-25 JP JP3752092A patent/JPH05232511A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7538849B2 (en) | 1995-02-15 | 2009-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and forming method thereof |
| US7924392B2 (en) | 1995-02-15 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and forming method thereof |
| US7046312B2 (en) | 1995-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display and method of fabricating same |
| JP2013225135A (ja) * | 1997-10-14 | 2013-10-31 | Samsung Display Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| JP2008282029A (ja) * | 2004-07-26 | 2008-11-20 | Seiko Epson Corp | 発光装置及び電子機器 |
| JP2006048006A (ja) * | 2004-07-30 | 2006-02-16 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| KR101108782B1 (ko) * | 2004-07-30 | 2012-02-24 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN105293935A (zh) * | 2015-10-31 | 2016-02-03 | 深圳市金立通信设备有限公司 | 一种对液晶显示屏lcd玻璃排版的设计方法及终端 |
| CN105293935B (zh) * | 2015-10-31 | 2019-04-23 | 深圳市金立通信设备有限公司 | 一种对液晶显示屏lcd玻璃排版的设计方法及终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029531B2 (ja) | 液晶表示装置 | |
| US7986379B2 (en) | Thin film transistor array panel | |
| KR100358660B1 (ko) | 표시패널 | |
| KR0160062B1 (ko) | 플랫패널 표시장치용 어레이기판 | |
| EP0772073B1 (en) | Liquid crystal display | |
| JPH03134628A (ja) | アクティブマトリックス液晶表示素子 | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| JP4516638B2 (ja) | 液晶表示装置用基板、液晶表示装置及びその製造方法 | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| JP5043072B2 (ja) | 液晶表示装置用基板、液晶表示装置及びその製造方法 | |
| JPS6385586A (ja) | アクテイブマトリクス型表示装置 | |
| JPH06202151A (ja) | 薄膜トランジスタアレイ | |
| JPH05232511A (ja) | アクティブマトリックス型液晶表示装置の製造方法 | |
| JP3807096B2 (ja) | アクティブマトリクス基板及びこれを備えた電気光学パネル | |
| JPH10123574A (ja) | アクティブマトリクス基板 | |
| KR100299686B1 (ko) | 정전기방전기능을가지는액정표시장치및그제조방법 | |
| JP3326673B2 (ja) | 液晶表示素子 | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP4018913B2 (ja) | 液晶表示装置の製造方法 | |
| JP3208997B2 (ja) | 表示装置 | |
| JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
| JPH06202152A (ja) | 薄膜トランジスタアレイ | |
| JP3272137B2 (ja) | 液晶表示装置 | |
| JP2746408B2 (ja) | マトリクス型表示装置 |