JPH05226653A - Ｔｆｔアレイのエッチング加工方法 - Google Patents
Ｔｆｔアレイのエッチング加工方法Info
- Publication number
- JPH05226653A JPH05226653A JP2814192A JP2814192A JPH05226653A JP H05226653 A JPH05226653 A JP H05226653A JP 2814192 A JP2814192 A JP 2814192A JP 2814192 A JP2814192 A JP 2814192A JP H05226653 A JPH05226653 A JP H05226653A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- film
- gas
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】この発明は、金属膜および半導体膜と他の絶縁
膜との十分な選択比が得られ、成膜工程，エッチング装
置に固有と考えられていた局部的な特性ムラが解消さ
れ、画質が大幅に改良出来たＴＦＴアレイのエッチング
加工方法を提供することを目的とする。 【構成】この発明のＴＦＴアレイのエッチング加工方法
は、プラズマ中で弗素イオン又は弗素ラジカルを形成す
るガスと、組成の中に酸素又はＮｘＯｙで示されるガス
を少なくとも有する混合ガスのプラズマを用いてエッチ
ングを行なうことを特徴とし、上記の目的を達成するこ
とが出来る。
膜との十分な選択比が得られ、成膜工程，エッチング装
置に固有と考えられていた局部的な特性ムラが解消さ
れ、画質が大幅に改良出来たＴＦＴアレイのエッチング
加工方法を提供することを目的とする。 【構成】この発明のＴＦＴアレイのエッチング加工方法
は、プラズマ中で弗素イオン又は弗素ラジカルを形成す
るガスと、組成の中に酸素又はＮｘＯｙで示されるガス
を少なくとも有する混合ガスのプラズマを用いてエッチ
ングを行なうことを特徴とし、上記の目的を達成するこ
とが出来る。
Description
【０００１】
【産業上の利用分野】この発明は、例えば薄膜トランジ
スタ（以下、ＴＦＴと略称）を用いたアクティブマトリ
クス型液晶表示装置に用いるＴＦＴアレイの製造に使用
されるＴＦＴアレイのエッチング加工方法に関する。
スタ（以下、ＴＦＴと略称）を用いたアクティブマトリ
クス型液晶表示装置に用いるＴＦＴアレイの製造に使用
されるＴＦＴアレイのエッチング加工方法に関する。
【０００２】
【従来の技術】一般に、液晶表示装置はテレビジョン表
示やグラフィックディスプレイ等に用いられ、大容量で
高精細のアクティブマトリクス型液晶表示装置の開発，
実用化が盛んになっている。そして、この種の液晶表示
装置では、クロスト−クのない高コントラストの表示が
行なえるように、各画素の駆動・制御を行なう手段とし
て半導体スイッチング素子が用いられている。この半導
体スイッチング素子としては、透過型の表示が可能で大
面積化も容易なＴＦＴが多く採用されている。
示やグラフィックディスプレイ等に用いられ、大容量で
高精細のアクティブマトリクス型液晶表示装置の開発，
実用化が盛んになっている。そして、この種の液晶表示
装置では、クロスト−クのない高コントラストの表示が
行なえるように、各画素の駆動・制御を行なう手段とし
て半導体スイッチング素子が用いられている。この半導
体スイッチング素子としては、透過型の表示が可能で大
面積化も容易なＴＦＴが多く採用されている。
【０００３】ところで、アクティブマトリクス方式はマ
トリクス状に配置した電極の交点に画素に接続したスイ
ッチング素子を設ける方式である。このアクティブマト
リクス方式のうちＴＦＴ型は、既述のように特に開発研
究が活発に行なわれている。アクティブマトリクス型液
晶表示装置においてＴＦＴをガラス基板に設けたものを
一方の基板とするものは、例えばIEEE Trans. on Elect
ron Devices 第２０巻９９５〜１００１頁（１９７３
年）に詳細に記載されている。
トリクス状に配置した電極の交点に画素に接続したスイ
ッチング素子を設ける方式である。このアクティブマト
リクス方式のうちＴＦＴ型は、既述のように特に開発研
究が活発に行なわれている。アクティブマトリクス型液
晶表示装置においてＴＦＴをガラス基板に設けたものを
一方の基板とするものは、例えばIEEE Trans. on Elect
ron Devices 第２０巻９９５〜１００１頁（１９７３
年）に詳細に記載されている。
【０００４】このようなＴＦＴアレイを製作する工程
は、先ず例えばガラスのような絶縁基板を前面ガラス基
板として、その上に走査電極線とゲ−ト電極を同時に形
成し、その上にゲ−ト絶縁膜，半導体膜，半導体保護膜
を順次成膜する。次に、半導体保護膜を成形した後、低
抵抗半導体膜を成膜し、半導体膜と低抵抗半導体膜を同
時に成形する。その後、画素電極の形成，電極パット上
のゲ−ト絶縁膜の除去を行ない、信号電極およびソ−ス
電極，ドレイン電極を形成する。
は、先ず例えばガラスのような絶縁基板を前面ガラス基
板として、その上に走査電極線とゲ−ト電極を同時に形
成し、その上にゲ−ト絶縁膜，半導体膜，半導体保護膜
を順次成膜する。次に、半導体保護膜を成形した後、低
抵抗半導体膜を成膜し、半導体膜と低抵抗半導体膜を同
時に成形する。その後、画素電極の形成，電極パット上
のゲ−ト絶縁膜の除去を行ない、信号電極およびソ−ス
電極，ドレイン電極を形成する。
【０００５】このままではソ−ス電極とドレイン電極は
低抵抗半導体膜により短絡しているので、半導体保護膜
上の低抵抗半導体膜をソ−ス電極とドレイン電極をマス
クにして除去する。最後に、ＴＦＴアレイを保護するた
めに絶縁膜を形成する。
低抵抗半導体膜により短絡しているので、半導体保護膜
上の低抵抗半導体膜をソ−ス電極とドレイン電極をマス
クにして除去する。最後に、ＴＦＴアレイを保護するた
めに絶縁膜を形成する。
【０００６】このようなＴＦＴアレイを前面ガラス基板
とし、表面に非画素電極部分からの透過光およびＴＦＴ
への入射光を遮蔽するためのブラックマトリクスと呼ば
れる遮光膜と透明な対向電極として例えばインジウム・
錫酸化膜（ＩＴＯ）を形成したガラス基板を後面ガラス
基板とする。前面ガラス基板のＴＦＴ形成側と後面ガラ
ス基板の対向電極側にそれぞれ液晶配向膜を塗布し、例
えばラビングにより配向処理を施し、配向処理を施した
表面をそれぞれ内側として、前面ガラス基板と後面ガラ
ス基板をほぼ１０μｍ離して平行に対向させて封着し、
その間に液晶を封入し液晶表示装置を構成する。更に、
このようにして製造した液晶表示装置に外部回路を接続
した後、ケ−スに収納する。
とし、表面に非画素電極部分からの透過光およびＴＦＴ
への入射光を遮蔽するためのブラックマトリクスと呼ば
れる遮光膜と透明な対向電極として例えばインジウム・
錫酸化膜（ＩＴＯ）を形成したガラス基板を後面ガラス
基板とする。前面ガラス基板のＴＦＴ形成側と後面ガラ
ス基板の対向電極側にそれぞれ液晶配向膜を塗布し、例
えばラビングにより配向処理を施し、配向処理を施した
表面をそれぞれ内側として、前面ガラス基板と後面ガラ
ス基板をほぼ１０μｍ離して平行に対向させて封着し、
その間に液晶を封入し液晶表示装置を構成する。更に、
このようにして製造した液晶表示装置に外部回路を接続
した後、ケ−スに収納する。
【０００７】
【発明が解決しようとする課題】上記のような構成のＴ
ＦＴを用いたアクティブマトリクス型液晶表示装置の製
造工程、特にＴＦＴアレイの製造工程において、半導体
保護膜上の低抵抗半導体膜を除去する工程は、アレイの
特性に与える影響が大きい。従って、半導体保護膜の性
能を損なうことなく、低抵抗半導体膜を選択的にエッチ
ング出来ることが必要である。低抵抗半導体膜にはＰ
（リン）もしくはＢ（ボロン）などをド−プしたｎ型半
導体もしくはｐ型半導体が用いられる。半導体材料とし
ては、Ｓｉを母材としたｐｏｌｙ−Ｓｉもしくはａ−Ｓ
ｉが用いられる。又、半導体保護膜にはＳｉＮｘ（窒化
シリコン）とか、ＳｉＯｘ（シリコン酸化膜）が使用さ
れる場合が多い。このエッチング加工方法としては、プ
ラズマを用いたいわゆるプラズマエッチング技術が用い
られる。
ＦＴを用いたアクティブマトリクス型液晶表示装置の製
造工程、特にＴＦＴアレイの製造工程において、半導体
保護膜上の低抵抗半導体膜を除去する工程は、アレイの
特性に与える影響が大きい。従って、半導体保護膜の性
能を損なうことなく、低抵抗半導体膜を選択的にエッチ
ング出来ることが必要である。低抵抗半導体膜にはＰ
（リン）もしくはＢ（ボロン）などをド−プしたｎ型半
導体もしくはｐ型半導体が用いられる。半導体材料とし
ては、Ｓｉを母材としたｐｏｌｙ−Ｓｉもしくはａ−Ｓ
ｉが用いられる。又、半導体保護膜にはＳｉＮｘ（窒化
シリコン）とか、ＳｉＯｘ（シリコン酸化膜）が使用さ
れる場合が多い。このエッチング加工方法としては、プ
ラズマを用いたいわゆるプラズマエッチング技術が用い
られる。
【０００８】例えば、低抵抗半導体膜としてｎ+ 型のａ
−Ｓｉを用いたＴＦＴ液晶表示装置の場合、ｎ+ ａ−Ｓ
ｉと半導体保護膜との選択比が十分大きくないと、エッ
チング速度ムラ，膜厚のムラ等，薄膜形成，あるいはパ
タ−ン成型工程で通常起こる変動を吸収する必要があ
る。特に、ＴＦＴ液晶表示装置が大形の場合、使用する
基板も大形化するため、量産性を加味したプロセスマ−
ジンを得る上でも、この要請は必須である。
−Ｓｉを用いたＴＦＴ液晶表示装置の場合、ｎ+ ａ−Ｓ
ｉと半導体保護膜との選択比が十分大きくないと、エッ
チング速度ムラ，膜厚のムラ等，薄膜形成，あるいはパ
タ−ン成型工程で通常起こる変動を吸収する必要があ
る。特に、ＴＦＴ液晶表示装置が大形の場合、使用する
基板も大形化するため、量産性を加味したプロセスマ−
ジンを得る上でも、この要請は必須である。
【０００９】現在、エッチング方法としてフロン単独，
フロン＋酸素，ＳＦ6 ＋フロン等の組合わせが知られて
いるが、これらの組合わせで得られる選択比は文献等に
より最大で３〜６と報告されている。ＴＦＴ液晶表示装
置のうち特に大形基板を使用する場合、この程度の選択
比では、工程のバラツキを吸収してムラのない画質，満
足なＴＦＴ特性を得るには十分でなく、成膜工程，エッ
チング工程の均一性の向上と装置改良に過大な負担を強
いている。
フロン＋酸素，ＳＦ6 ＋フロン等の組合わせが知られて
いるが、これらの組合わせで得られる選択比は文献等に
より最大で３〜６と報告されている。ＴＦＴ液晶表示装
置のうち特に大形基板を使用する場合、この程度の選択
比では、工程のバラツキを吸収してムラのない画質，満
足なＴＦＴ特性を得るには十分でなく、成膜工程，エッ
チング工程の均一性の向上と装置改良に過大な負担を強
いている。
【００１０】この他にフロンを使用してプラズマエッチ
ングを行なうと、特性の変動が大きい。この変動の要因
の一つに、プラズマエッチングの際に生じるＣｎＦｍで
表される化合物残渣が考えられる。実際に、フロン単
独，フロン＋酸素，ＳＦ6 ＋フロン等の組合わせでは、
エッチングした後、ＣＦ4 又はＣＨＦ3 等の分解成生物
で表されるポリマ−の残渣が表面に存在することが、Ｘ
線光電子分光法，オ−ジェ電子分光法などにて分析出来
る。又、顕著に存在する場合には、走査型電子顕微鏡な
どの手法により表面観察出来る。
ングを行なうと、特性の変動が大きい。この変動の要因
の一つに、プラズマエッチングの際に生じるＣｎＦｍで
表される化合物残渣が考えられる。実際に、フロン単
独，フロン＋酸素，ＳＦ6 ＋フロン等の組合わせでは、
エッチングした後、ＣＦ4 又はＣＨＦ3 等の分解成生物
で表されるポリマ−の残渣が表面に存在することが、Ｘ
線光電子分光法，オ−ジェ電子分光法などにて分析出来
る。又、顕著に存在する場合には、走査型電子顕微鏡な
どの手法により表面観察出来る。
【００１１】更に、ＴＦＴ液晶表示装置のＴＦＴアレイ
製造工程において、Ｔａ，Ｍｏ，Ｗあるいはこれらの合
金は、単独又は他の金属と共に導体として使用され、こ
れらのパタ−ン形成にはプラズマエッチングやウエット
エッチングが使用されている。 ＴＦＴ液晶表示装置で
は、価格の低下と品質の向上が必要であり、各工程での
生産性の向上が望まれている。金属よりなる導体の形成
において、エッチング速度の向上および導体が積層され
ている絶縁体とのエッチング速度の選択性の拡大が生産
性と品質向上に必要である。
製造工程において、Ｔａ，Ｍｏ，Ｗあるいはこれらの合
金は、単独又は他の金属と共に導体として使用され、こ
れらのパタ−ン形成にはプラズマエッチングやウエット
エッチングが使用されている。 ＴＦＴ液晶表示装置で
は、価格の低下と品質の向上が必要であり、各工程での
生産性の向上が望まれている。金属よりなる導体の形成
において、エッチング速度の向上および導体が積層され
ている絶縁体とのエッチング速度の選択性の拡大が生産
性と品質向上に必要である。
【００１２】例えばゲ−ト電極および走査電極線は、ガ
ラス又はガラス上にＳｉＯｘ等の絶縁膜を介して積層さ
れたＭｏとＴａの合金よりなる金属導体が使用されてい
る。そして、これらのエッチングには、例えばＣＦ4 と
Ｏ2 の混合ガスを使用することが知られている。しか
し、この混合ガスではエッチング速度が遅いという欠点
がある。
ラス又はガラス上にＳｉＯｘ等の絶縁膜を介して積層さ
れたＭｏとＴａの合金よりなる金属導体が使用されてい
る。そして、これらのエッチングには、例えばＣＦ4 と
Ｏ2 の混合ガスを使用することが知られている。しか
し、この混合ガスではエッチング速度が遅いという欠点
がある。
【００１３】又、信号電極線を形成する場合、信号電極
線材料と走査電極線上に形成された絶縁膜材料との選択
比を考慮する必要がある。信号電極線材料としてＭｏ／
Ａｌの２層構造、絶縁膜材料としてＳｉＮｘあるいはＳ
ｉＯｘが用いられ、信号電極線材料のエッチングガスと
してＣＦ4 とＯ2 の混合ガスを使用することが知られて
いるが、この混合ガスではエッチング速度が遅いという
欠点がある。エッチング速度のみに注目すれば、ＣＦ4
とフロン１２のように上記ガスより早い組合わせの混合
ガスがあるが、選択比は０．５〜２程度で実用には適し
ていない。
線材料と走査電極線上に形成された絶縁膜材料との選択
比を考慮する必要がある。信号電極線材料としてＭｏ／
Ａｌの２層構造、絶縁膜材料としてＳｉＮｘあるいはＳ
ｉＯｘが用いられ、信号電極線材料のエッチングガスと
してＣＦ4 とＯ2 の混合ガスを使用することが知られて
いるが、この混合ガスではエッチング速度が遅いという
欠点がある。エッチング速度のみに注目すれば、ＣＦ4
とフロン１２のように上記ガスより早い組合わせの混合
ガスがあるが、選択比は０．５〜２程度で実用には適し
ていない。
【００１４】この発明は、上記事情に鑑みなされたもの
で、金属膜および半導体膜と他の絶縁膜との十分な選択
比が得られ、成膜工程，エッチング装置に固有と考えら
れていた局部的な特性ムラが解消され、画質が大幅に改
良出来たＴＦＴアレイのエッチング加工方法を提供する
ことを目的とする。
で、金属膜および半導体膜と他の絶縁膜との十分な選択
比が得られ、成膜工程，エッチング装置に固有と考えら
れていた局部的な特性ムラが解消され、画質が大幅に改
良出来たＴＦＴアレイのエッチング加工方法を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】この発明は、プラズマ中
で弗素イオン又は弗素ラジカルを形成するガスと、組成
の中に酸素又はＮｘＯｙで示されるガスを少なくとも有
する混合ガスのプラズマを用いてエッチングを行なうＴ
ＦＴアレイのエッチング加工方法である。
で弗素イオン又は弗素ラジカルを形成するガスと、組成
の中に酸素又はＮｘＯｙで示されるガスを少なくとも有
する混合ガスのプラズマを用いてエッチングを行なうＴ
ＦＴアレイのエッチング加工方法である。
【００１６】
【作用】この発明によれば、所定の３種のガスを少なく
とも有する混合ガスのプラズマを用いてエッチングを行
なうことにより、金属膜および半導体膜と他の絶縁膜と
の十分なエッチング選択比が得られる。
とも有する混合ガスのプラズマを用いてエッチングを行
なうことにより、金属膜および半導体膜と他の絶縁膜と
の十分なエッチング選択比が得られる。
【００１７】即ち、プラズマ中で弗素イオン又は弗素ラ
ジカルを形成するガスとして、例えばＳＦ6 を用いた場
合、Ｓｉのエッチング速度はＳＦ6 単独、あるいは２種
混合（例えばＳＦ6 ＋臭素）の場合に近い８００〜１５
００オングストロ−ム／ｍｉｎで高速を維持する。一
方、ＳｉＮｘのエッチング速度はＳＦ6 単独、あるいは
２種混合（例えばＳＦ6 ＋臭素）の場合の１０００オン
グストロ−ム／ｍｉｎ程度に対して、１００オングスト
ロ−ム／ｍｉｎ前後にまで著しく低下する。この結果、
Ｓｉ／ＳｉＮｘの選択比１０以上が容易に得られる。
ジカルを形成するガスとして、例えばＳＦ6 を用いた場
合、Ｓｉのエッチング速度はＳＦ6 単独、あるいは２種
混合（例えばＳＦ6 ＋臭素）の場合に近い８００〜１５
００オングストロ−ム／ｍｉｎで高速を維持する。一
方、ＳｉＮｘのエッチング速度はＳＦ6 単独、あるいは
２種混合（例えばＳＦ6 ＋臭素）の場合の１０００オン
グストロ−ム／ｍｉｎ程度に対して、１００オングスト
ロ−ム／ｍｉｎ前後にまで著しく低下する。この結果、
Ｓｉ／ＳｉＮｘの選択比１０以上が容易に得られる。
【００１８】又、プラズマ中で弗素イオン又は弗素ラジ
カルを形成するガスとして、例えばＣＦ4 を用いた場
合、Ｓｉのエッチング速度はＣＦ4 単独の場合に比べて
３〜４倍速くなり、６００〜１０００オングストロ−ム
／ｍｉｎとなる。一方、ＳｉＮｘのエッチング速度はＣ
Ｆ4 単独、あるいは２種混合（例えばＣＦ4 ＋Ｏ2 ）の
場合の７００オングストロ−ム／ｍｉｎ程度に対して、
１００オングストロ−ム／ｍｉｎ前後にまで著しく低下
する。この結果、Ｓｉ／ＳｉＮｘの選択比１０以上が容
易に得られる。又、エッチング後、ＣｎＦｍと考えられ
る残渣はなかった。
カルを形成するガスとして、例えばＣＦ4 を用いた場
合、Ｓｉのエッチング速度はＣＦ4 単独の場合に比べて
３〜４倍速くなり、６００〜１０００オングストロ−ム
／ｍｉｎとなる。一方、ＳｉＮｘのエッチング速度はＣ
Ｆ4 単独、あるいは２種混合（例えばＣＦ4 ＋Ｏ2 ）の
場合の７００オングストロ−ム／ｍｉｎ程度に対して、
１００オングストロ−ム／ｍｉｎ前後にまで著しく低下
する。この結果、Ｓｉ／ＳｉＮｘの選択比１０以上が容
易に得られる。又、エッチング後、ＣｎＦｍと考えられ
る残渣はなかった。
【００１９】更に、この発明によれば、例えばＭｏのエ
ッチング速度はＳＦ6 ，ＣＦ4 に臭素系のガスを添加し
た場合の速度と同程度の値が得られる。これと同じ実験
装置で、従来よりＭｏのエッチングガスとして知られて
いるＣＦ4 、あるいはＣＦ4＋Ｏ2 の場合と比べて４〜
１０倍速い。一方、ＳｉＮｘのエッチング速度はＳＦ6
単独、あるいはＣＦ4 に臭素系のガスを添加した場合、
Ｍｏと同じくらい速く、Ｍｏ／ＳｉＮｘで示される選択
比は１以下で実用にならない。これに対し、この発明で
は、ＳｉＮｘのエッチング速度は１００オングストロ−
ム／ｍｉｎ前後にまで著しく低下する。この結果、Ｍｏ
／ＳｉＮｘの選択比７〜１０以上が得られる。この発明
における３種類のガスのうち、単独あるいは２種の組合
わせでは、Ｍｏ／ＳｉＮｘの選択比３を得るのは容易で
ない。
ッチング速度はＳＦ6 ，ＣＦ4 に臭素系のガスを添加し
た場合の速度と同程度の値が得られる。これと同じ実験
装置で、従来よりＭｏのエッチングガスとして知られて
いるＣＦ4 、あるいはＣＦ4＋Ｏ2 の場合と比べて４〜
１０倍速い。一方、ＳｉＮｘのエッチング速度はＳＦ6
単独、あるいはＣＦ4 に臭素系のガスを添加した場合、
Ｍｏと同じくらい速く、Ｍｏ／ＳｉＮｘで示される選択
比は１以下で実用にならない。これに対し、この発明で
は、ＳｉＮｘのエッチング速度は１００オングストロ−
ム／ｍｉｎ前後にまで著しく低下する。この結果、Ｍｏ
／ＳｉＮｘの選択比７〜１０以上が得られる。この発明
における３種類のガスのうち、単独あるいは２種の組合
わせでは、Ｍｏ／ＳｉＮｘの選択比３を得るのは容易で
ない。
【００２０】
【実施例】以下、図面を参照して、この発明の各種実施
例を詳細に説明する。 （第１の実施例）図１はこの発明の第１の実施例に係る
エッチング加工方法により得られたＴＦＴアレイを示す
断面図であり、製造工程に従って述べることにする。
例を詳細に説明する。 （第１の実施例）図１はこの発明の第１の実施例に係る
エッチング加工方法により得られたＴＦＴアレイを示す
断面図であり、製造工程に従って述べることにする。
【００２１】先ず、ガラス基板１上にモリブデン・タン
タル合金薄膜をスパッタリング法などにより厚さ約０．
２μｍ形成し、ホトリソグラフィ法によりストライプ状
の走査電極線と走査電極線に電気的に接続しているゲ−
ト電極２のパタ−ンを、ＳＦ6 ，Ｂｒ2 ，Ｎ2 Ｏおよび
Ｈｅとを有する混合ガスにマイクロ波を照射してプラズ
マを発生させ、プラズマエッチングにより形成する。こ
のとき使用するガスの割合は、ＳＦ6 に対してＢｒ2 を
０．２〜３、Ｎ2 Ｏを０．２〜２０であり、Ｈｅはバラ
ンスガスとして添加している。
タル合金薄膜をスパッタリング法などにより厚さ約０．
２μｍ形成し、ホトリソグラフィ法によりストライプ状
の走査電極線と走査電極線に電気的に接続しているゲ−
ト電極２のパタ−ンを、ＳＦ6 ，Ｂｒ2 ，Ｎ2 Ｏおよび
Ｈｅとを有する混合ガスにマイクロ波を照射してプラズ
マを発生させ、プラズマエッチングにより形成する。こ
のとき使用するガスの割合は、ＳＦ6 に対してＢｒ2 を
０．２〜３、Ｎ2 Ｏを０．２〜２０であり、Ｈｅはバラ
ンスガスとして添加している。
【００２２】次に、例えばプラズマＣＶＤ法などにより
ゲ−ト絶縁膜３として例えば厚さ約０．３μｍの窒化硅
素（ＳｉＯｘ）と、半導体膜４として膜厚０．１μｍの
非晶質硅素（ａ−Ｓｉ）と、半導体保護膜５として約
０．３μｍのＳｉＮｘとを連続して堆積し、ホトリソグ
ラフィ法によりゲ−ト電極２に対応する位置に半導体保
護膜５を形成する。
ゲ−ト絶縁膜３として例えば厚さ約０．３μｍの窒化硅
素（ＳｉＯｘ）と、半導体膜４として膜厚０．１μｍの
非晶質硅素（ａ−Ｓｉ）と、半導体保護膜５として約
０．３μｍのＳｉＮｘとを連続して堆積し、ホトリソグ
ラフィ法によりゲ−ト電極２に対応する位置に半導体保
護膜５を形成する。
【００２３】次に、例えばプラズマＣＶＤ法にｎ+ ａ−
Ｓｉよりなる低抵抗半導体膜６を成膜し、ホトリソグラ
フィ法により半導体膜４および低抵抗半導体膜６を同時
に成形する。
Ｓｉよりなる低抵抗半導体膜６を成膜し、ホトリソグラ
フィ法により半導体膜４および低抵抗半導体膜６を同時
に成形する。
【００２４】次に、外部と電気的な接続が必要な部分、
例えば電極パット上のゲ−ト絶縁膜３をホトリソグラフ
ィ法により除去しておく。次に、例えばＩＴＯをスパッ
タリング法で約０．１μｍ堆積させ、ホトリソグラフィ
法により画素電極７を形成する。
例えば電極パット上のゲ−ト絶縁膜３をホトリソグラフ
ィ法により除去しておく。次に、例えばＩＴＯをスパッ
タリング法で約０．１μｍ堆積させ、ホトリソグラフィ
法により画素電極７を形成する。
【００２５】次に、例えば０．０５μｍのＭｏと約１．
０μｍのＡｌをスパッタリング法などで堆積し、ホトリ
ソグラフィ法により信号電極線とこの信号電極線に電気
的に接続しているドレイン電極８とソ−ス電極９を同時
に形成する。ここでＭｏ層のエッチングに使用するガス
は、ゲ−ト電極の形成時に使用したものとほぼ同じであ
る。この時、プラズマエッチングは平行平板電極を備え
た容量結合型の装置を用い、カソ−ド電極には１３．５
６ＭＨｚの高周波を印加した。被エッチング対象の基板
はカソ−ド電極側に保持している。Ｍｏ層のエッチング
速度は、５００〜２０００オングストロ−ム／ｍｉｎが
得られた。
０μｍのＡｌをスパッタリング法などで堆積し、ホトリ
ソグラフィ法により信号電極線とこの信号電極線に電気
的に接続しているドレイン電極８とソ−ス電極９を同時
に形成する。ここでＭｏ層のエッチングに使用するガス
は、ゲ−ト電極の形成時に使用したものとほぼ同じであ
る。この時、プラズマエッチングは平行平板電極を備え
た容量結合型の装置を用い、カソ−ド電極には１３．５
６ＭＨｚの高周波を印加した。被エッチング対象の基板
はカソ−ド電極側に保持している。Ｍｏ層のエッチング
速度は、５００〜２０００オングストロ−ム／ｍｉｎが
得られた。
【００２６】次に、ドレイン電極８とソ−ス電極９をマ
スクとして、低抵抗半導体膜６のプラズマエッチングを
行なう。使用するガスは、ＳＦ6 ，ＣｘＨｙＦｚ又はＣ
ｘＦｙで示されるフロロカ−ボンとして、ＣＦ4 ，ＣＨ
Ｆ3 ，ＣＨ2 Ｆ2 ，ＣＨ3 Ｆ，Ｃ2 Ｆ6 等の中から例え
ばＳＦ6 に対して臭素系のガスとして、Ｂｒ2 ，ＨＢ
ｒ，ＣＦ3 Ｂｒ，ＣＦ2 ＣｌＢｒ等の中から選ばれたも
のを０．２〜３．０、組成の中に酸素又はＮｘＯｙで示
される成分を有するガスとしてＮＯ，Ｎ2 Ｏ，ＮＯ2 等
の中から選ばれたものを０．２〜１０の割合で混合し
た。使用した装置は、ドレイン電極８とソ−ス電極９を
形成する時のものと同じである。ｎ+ ａ−Ｓｉよりなる
低抵抗半導体膜６のエッチング速度は８００〜１２００
オングストロ−ムが得られ、エッチング後残渣はなかっ
た。モニタ−として入れたＳｉＯｘ膜のエッチング速度
は１００〜１５０オングストロ−ムであった。
スクとして、低抵抗半導体膜６のプラズマエッチングを
行なう。使用するガスは、ＳＦ6 ，ＣｘＨｙＦｚ又はＣ
ｘＦｙで示されるフロロカ−ボンとして、ＣＦ4 ，ＣＨ
Ｆ3 ，ＣＨ2 Ｆ2 ，ＣＨ3 Ｆ，Ｃ2 Ｆ6 等の中から例え
ばＳＦ6 に対して臭素系のガスとして、Ｂｒ2 ，ＨＢ
ｒ，ＣＦ3 Ｂｒ，ＣＦ2 ＣｌＢｒ等の中から選ばれたも
のを０．２〜３．０、組成の中に酸素又はＮｘＯｙで示
される成分を有するガスとしてＮＯ，Ｎ2 Ｏ，ＮＯ2 等
の中から選ばれたものを０．２〜１０の割合で混合し
た。使用した装置は、ドレイン電極８とソ−ス電極９を
形成する時のものと同じである。ｎ+ ａ−Ｓｉよりなる
低抵抗半導体膜６のエッチング速度は８００〜１２００
オングストロ−ムが得られ、エッチング後残渣はなかっ
た。モニタ−として入れたＳｉＯｘ膜のエッチング速度
は１００〜１５０オングストロ−ムであった。
【００２７】次に、例えばＳｉＮｘのような絶縁膜１０
を全面ガラス基板１上に約０．１μｍから１．０μｍの
厚さで堆積し、ホトリソグラフィ法により電気的に接続
が必要な部分の絶縁膜１０を取り除いておく。
を全面ガラス基板１上に約０．１μｍから１．０μｍの
厚さで堆積し、ホトリソグラフィ法により電気的に接続
が必要な部分の絶縁膜１０を取り除いておく。
【００２８】この第１の実施例では、ドレイン電極８と
ソ−ス電極９の構成要素であるＭｏ層と、低抵抗半導体
膜６のエッチングをプラズマ中で弗素イオン又は弗素ラ
ジカルを形成するガスと、組成の中にＮｘＯｙを含むガ
スとを少なくとも有する混合ガスのプラズマを用いて行
なうことにより、ゲ−ト絶縁膜３および半導体保護膜５
と、低抵抗半導体膜６，ドレイン電極８およびソ−ス電
極９との間のエッチング選択比が向上した。これに伴な
い、作成したＴＦＴの特性を測定した結果、良好なトラ
ンスファ特性（ドレイン電流対ゲ−ト電圧特性）が得ら
れ、更にプラズマエッチング時のダメ−ジによる劣化等
も見られなかった。 （第２の実施例）次に、この発明の第２の実施例につい
て、同じく図１を参照して説明する。
ソ−ス電極９の構成要素であるＭｏ層と、低抵抗半導体
膜６のエッチングをプラズマ中で弗素イオン又は弗素ラ
ジカルを形成するガスと、組成の中にＮｘＯｙを含むガ
スとを少なくとも有する混合ガスのプラズマを用いて行
なうことにより、ゲ−ト絶縁膜３および半導体保護膜５
と、低抵抗半導体膜６，ドレイン電極８およびソ−ス電
極９との間のエッチング選択比が向上した。これに伴な
い、作成したＴＦＴの特性を測定した結果、良好なトラ
ンスファ特性（ドレイン電流対ゲ−ト電圧特性）が得ら
れ、更にプラズマエッチング時のダメ−ジによる劣化等
も見られなかった。 （第２の実施例）次に、この発明の第２の実施例につい
て、同じく図１を参照して説明する。
【００２９】この第２の実施例は、上記第１の実施例と
比べ、ドレイン電極８とソ−ス電極９をマスクとした半
導体薄膜６のプラズマエッチング方法が異なっている。
即ち、ここで使用するガスは、ＣｘＨｙＦｚ又はＣｘＦ
ｙで示されるフロロカ−ボンの中からＣＦ4 を臭素系の
ガスとして、Ｂｒ2 を０．０５〜２．０、組成の中に酸
素又はＮｘＯｙで示される成分を有するガスとしてＮ
Ｏ，Ｎ2 Ｏ，ＮＯ2 等の中から選ばれたものを０．２〜
４の割合で混合した。このプラズマエッチングにおい
て、ｎ+ ａ−Ｓｉよりなる低抵抗半導体膜６のエッチン
グ速度は６００〜１０００オングストロ−ム／ｍｉｎで
あり、ＳｉＯｘ膜のエッチング速度は１００オングスト
ロ−ム／ｍｉｎ以下であった。
比べ、ドレイン電極８とソ−ス電極９をマスクとした半
導体薄膜６のプラズマエッチング方法が異なっている。
即ち、ここで使用するガスは、ＣｘＨｙＦｚ又はＣｘＦ
ｙで示されるフロロカ−ボンの中からＣＦ4 を臭素系の
ガスとして、Ｂｒ2 を０．０５〜２．０、組成の中に酸
素又はＮｘＯｙで示される成分を有するガスとしてＮ
Ｏ，Ｎ2 Ｏ，ＮＯ2 等の中から選ばれたものを０．２〜
４の割合で混合した。このプラズマエッチングにおい
て、ｎ+ ａ−Ｓｉよりなる低抵抗半導体膜６のエッチン
グ速度は６００〜１０００オングストロ−ム／ｍｉｎで
あり、ＳｉＯｘ膜のエッチング速度は１００オングスト
ロ−ム／ｍｉｎ以下であった。
【００３０】図２は、この発明のＴＦＴアレイを用いて
製造したアクティブマトリクス型液晶表示装置を示す断
面図である。製造方法的に述べると、ガラス基板１１上
にはＴＦＴアレイのＴＦＴと対応する位置に、例えばＣ
ｒからなる遮光膜１２と例えばＩＴＯからなる対向電極
１３を形成する
製造したアクティブマトリクス型液晶表示装置を示す断
面図である。製造方法的に述べると、ガラス基板１１上
にはＴＦＴアレイのＴＦＴと対応する位置に、例えばＣ
ｒからなる遮光膜１２と例えばＩＴＯからなる対向電極
１３を形成する
【００３１】次に、ＴＦＴアレイ側と対向電極１３側に
それぞれ配向膜１４を塗布した後、例えばラビングによ
り配向処理を行なう。続いて、配向処理を施した表面を
互いに内側として、２枚のガラス基板１，１１をほぼ１
０μｍ離して平行に対向させて封着し、その間隙に液晶
１５を封入すると完成する。
それぞれ配向膜１４を塗布した後、例えばラビングによ
り配向処理を行なう。続いて、配向処理を施した表面を
互いに内側として、２枚のガラス基板１，１１をほぼ１
０μｍ離して平行に対向させて封着し、その間隙に液晶
１５を封入すると完成する。
【００３２】このような液晶表示装置において出画評価
した結果、成膜工程，エッチング装置に固有と考えられ
ていた局部的な特性ムラが解消され、画質が大幅に改良
されて、良好な結果を得た。
した結果、成膜工程，エッチング装置に固有と考えられ
ていた局部的な特性ムラが解消され、画質が大幅に改良
されて、良好な結果を得た。
【００３３】
【発明の効果】この発明によれば、所定の３種のガスを
少なくとも有する混合ガスのプラズマを用いてエッチン
グを行なうことにより、金属膜および半導体膜と他の絶
縁膜との十分なエッチング選択比が得られる。
少なくとも有する混合ガスのプラズマを用いてエッチン
グを行なうことにより、金属膜および半導体膜と他の絶
縁膜との十分なエッチング選択比が得られる。
【００３４】このエッチング加工方法を、ＴＦＴアレイ
を用いたアクティブマトリクス型液晶表示装置のアレイ
製造工程に適用することにより、成膜工程，エッチング
装置に固有と考えられていた局部的な特性ムラが解消さ
れ、画質が大幅に改良出来た。
を用いたアクティブマトリクス型液晶表示装置のアレイ
製造工程に適用することにより、成膜工程，エッチング
装置に固有と考えられていた局部的な特性ムラが解消さ
れ、画質が大幅に改良出来た。
【図面の簡単な説明】
【図１】この発明の一実施例に係るＴＦＴアレイのエッ
チング加工方法によれ得られたＴＦＴアレイの１例を示
す断面図。
チング加工方法によれ得られたＴＦＴアレイの１例を示
す断面図。
【図２】この発明により得られたＴＦＴアレイを用いた
アクティブマトリクス型液晶表示装置を示す断面図。
アクティブマトリクス型液晶表示装置を示す断面図。
１…ガラス基板、２…ゲ−ト電極、３…ゲ−ト絶縁膜、
４…半導体膜、５…半導体保護膜、６…低抵抗半導体
膜、７…画素電極、８…ドレイン電極、９…ソ−ス電
極、１０…絶縁膜。
４…半導体膜、５…半導体保護膜、６…低抵抗半導体
膜、７…画素電極、８…ドレイン電極、９…ソ−ス電
極、１０…絶縁膜。
Claims (1)
- 【請求項１】 プラズマ中で弗素イオン又は弗素ラジカ
ルを形成するガスと、組成の中に酸素又はＮｘＯｙで示
されるガスを少なくとも有する混合ガスのプラズマを用
いてエッチングを行なうことを特徴とするＴＦＴアレイ
のエッチング加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2814192A JPH05226653A (ja) | 1992-02-14 | 1992-02-14 | Ｔｆｔアレイのエッチング加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2814192A JPH05226653A (ja) | 1992-02-14 | 1992-02-14 | Ｔｆｔアレイのエッチング加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226653A true JPH05226653A (ja) | 1993-09-03 |
Family
ID=12240492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2814192A Pending JPH05226653A (ja) | 1992-02-14 | 1992-02-14 | Ｔｆｔアレイのエッチング加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226653A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465363B1 (en) | 1997-04-28 | 2002-10-15 | Shibaura Mechatronics Corporation | Vacuum processing method and vacuum processing apparatus |
| JP2004178839A (ja) * | 2002-11-25 | 2004-06-24 | Rohm Co Ltd | 補助電極の形成方法 |
| JP2012069936A (ja) * | 2010-08-26 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | エッチング方法及び半導体装置の作製方法 |
| JP2014508423A (ja) * | 2011-03-14 | 2014-04-03 | アプライド マテリアルズ インコーポレイテッド | 金属および金属酸化物膜のエッチング方法 |
-
1992
- 1992-02-14 JP JP2814192A patent/JPH05226653A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465363B1 (en) | 1997-04-28 | 2002-10-15 | Shibaura Mechatronics Corporation | Vacuum processing method and vacuum processing apparatus |
| JP2004178839A (ja) * | 2002-11-25 | 2004-06-24 | Rohm Co Ltd | 補助電極の形成方法 |
| JP2012069936A (ja) * | 2010-08-26 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | エッチング方法及び半導体装置の作製方法 |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| JP2014508423A (ja) * | 2011-03-14 | 2014-04-03 | アプライド マテリアルズ インコーポレイテッド | 金属および金属酸化物膜のエッチング方法 |
| US10062578B2 (en) | 2011-03-14 | 2018-08-28 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7910412B2 (en) | Method of fabricating an array substrate | |
| KR100190023B1 (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| US8642367B2 (en) | Thin film transistor having improved manufacturability and method for manufacturing a display panel containing same | |
| JPH11283934A (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| JP2655126B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH05226653A (ja) | Ｔｆｔアレイのエッチング加工方法 | |
| JP3043870B2 (ja) | 液晶表示装置 | |
| JPH05226654A (ja) | Ｔｆｔアレイのエッチング加工方法 | |
| EP0547884B1 (en) | Method of selectively etching a metal oxide on a material including Tantalum | |
| JPH04271120A (ja) | エッチング加工方法 | |
| JPH09153618A (ja) | 液晶表示装置の製造方法 | |
| US20020085139A1 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH06132257A (ja) | 半導体素子の製造方法 | |
| KR100289649B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| JPH04132263A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JPH0235420A (ja) | 非晶質シリコン薄膜トランジスタマトリクスによってアドレス指定された液晶表示装置用の同一平面内にない電極構造物およびその製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH06132533A (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JP2924425B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05323378A (ja) | 液晶表示装置用アレイ基板 | |
| KR20070102211A (ko) | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 |