JPH05219386A - データフォーマット変換装置及び方法 - Google Patents

データフォーマット変換装置及び方法

Info

Publication number
JPH05219386A
JPH05219386A JP4273189A JP27318992A JPH05219386A JP H05219386 A JPH05219386 A JP H05219386A JP 4273189 A JP4273189 A JP 4273189A JP 27318992 A JP27318992 A JP 27318992A JP H05219386 A JPH05219386 A JP H05219386A
Authority
JP
Japan
Prior art keywords
word
format conversion
bit length
data
length data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4273189A
Other languages
English (en)
Other versions
JP3231855B2 (ja
Inventor
Jonathan J Stone
ジョナサン・ジェームズ・ストーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Broadcast and Communications Ltd
Original Assignee
Sony Broadcast and Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Broadcast and Communications Ltd filed Critical Sony Broadcast and Communications Ltd
Publication of JPH05219386A publication Critical patent/JPH05219386A/ja
Application granted granted Critical
Publication of JP3231855B2 publication Critical patent/JP3231855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

(57)【要約】 【目的】 可変ビット長データワードを一定ビット長デ
ータワードに高速でデータフォーマット変換すること。 【構成】 本データフォーマット変換装置は、２つの段
より成る。第２フォーマット変換段１２は、ワードを完
全一定長コードワードに分割し、残りのビットがあれば
これを第１フォーマット変換段１０に戻す。第１フォー
マット変換段１０は、戻された残りビットを次の可変ビ
ット長コードワードに連結し、その対応ビット長指示コ
ードワードを更新する。これらの予処理されたデータワ
ードを第２フォーマット変換段１２に送る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データのフォーマット
変換の分野に関する。もっと詳しくいえば、可変ビット
長データワードの一定ビット長データワードのストリー
ム（連続流）へのフォーマット変換に関するものであ
る。
【０００２】
【従来の技術】上述のようなフォーマット変換が必要な
システムの例として、合同写真専門家グループ（ＪＰＥ
Ｇ）によって提案され、現在国際標準機構で検討中のデ
ータ圧縮標準方式に従って動作する画像データ圧縮シス
テムがある。図１は、かかるシステムを通るデータのフ
ォーマット及び流れを図式的に示すものである。デジタ
ル直列データストリームより成る非相関化された（deco
rrelated）データが入力点２に加えられ、エントロピー
符号化器４に送られる。エントロピー符号化器４は、入
力直列データストリームにランレングス（継続長）及び
ハフマン（Huffman)符号化を施し、これを一連の可変長
コード（ＶＬＣ）データワードに圧縮する。これらのＶ
ＬＣデータワードは、フィールドメモリ６に記憶された
のち、データフォーマット変換ユニット８に送られる。
データフォーマット変換ユニット８の機能は、ＶＬＣデ
ータワードの列を一定長コード（ＦＬＣ）データワード
のストリームに変換することである。
【０００３】かようなデータフォーマット変換は、あと
の処理を簡単にして能率を高めるので望ましい半面、こ
のデータフォーマット変換自体に問題がある。コンピュ
ータシステムにおける静画像処理や表示のような非実時
間システムでは、これは別に問題ではない。しかし、実
時間ビデオ画像データのようなデータを扱うシステムで
は、高いデータレートのため、全体のデータレートにペ
ースを合せ処理における時間の遅れが小さくて済むよう
にデータフォーマット変換を行うのは容易でない。
【０００４】
【発明が解決しようとする課題】本発明の課題は、可変
ビット長データワードを一定ビット長データワードに高
速でデータフォーマット変換することである。
【０００５】
【課題を解決するための手段及び作用】本発明は、一面
からみて、可変ビット長データワードを一定ビット長デ
ータワードのストリームにフォーマット変換するデータ
フォーマット変換装置を提供する。この装置は、次の構
成要素を有する。
【０００６】（ｉ）可変ビット長データワード及び対応
するビット長指示ワードを受信して予処理する第１のフ
ォーマット変換手段、（ii）予処理された可変ビット長
データワード及び対応する予処理されたビット長指示ワ
ードを受信して、予処理された可変ビット長データワー
ドから一定ビット長データワードを発生する第２のフォ
ーマット変換段。
【０００７】使用の際、上記第２のフォーマット変換段
では、予処理されたビット長指示ワードに応動して、対
応する予処理された可変ビット長データワードを完全な
一定長データワードと残りのビットとに分割する。この
完全一定長データワードは上記データフォーマット変換
装置から出力され、残りのビットがあれば上記第１フォ
ーマット変換段に戻される。そして、上記第１フォーマ
ット変換段は、戻された残りのビットを次の可変長デー
タワードと連結して、予処理された可変長データワード
を発生し、次の対応するビット長指示ワードを戻された
残りのビットの数だけ増加して、予処理されたビット長
指示ワードを発生する。
【０００８】本発明の実施例は、比較的安価なハードウ
ェアを用いて時間遅延の少ない高速データフォーマット
変換を行う。本発明は、奇数及び偶数両方のビット長を
もつ可変ビット長データワードに対処することができ
る。一定ビット長データワードは、あとの処理システム
の要求に応じて種々の異なるビット長を選ぶことができ
る。
【０００９】データフォーマット変換は、２段階で行
う。第２段では、データを一定ビット長データワードに
分割し、余分のビットを第１段に戻す。第１段では、こ
れらの戻されたビットを次の可変ビット長データワード
と連結し、その可変ビット長データワードの長さをシス
テムに知らせる対応データワードを更新する。本データ
フォーマット変換装置は、可変ビット長データワードを
効果的に予処理し、完全な一定ビット長データワードに
含まれなかった、可変ビット長データワードのビットが
前にあれば、それらのビットをこれらに連結する。
【００１０】第１フォーマット変換段の全般的な機能は
色々な方法で達成できるが、中には他よりもよく総合的
要求を満たすものがある。本発明の好適な実施例では、
上記第１フォーマット変換段は、可変長データワードを
並列で受信する複数のデータレジスタを有し、その中の
１つのデータレジスタは可変長データワードのシフトさ
れなかったものを記憶し、残りのデータレジスタは、異
なる量だけ左にシフトされた可変長データワードを記憶
する。複数のデータレジスタの使用は、ハードウェアの
量をデータワードがフォーマット変換装置を通るときの
並列処理に基くものとし、これにより総合処理速度が増
加する。
【００１１】第１フォーマット変換段に設けた複数のデ
ータレジスタの好適な利用方法は、上記の戻された残り
のビットを、次の可変長データワードの左にシフトされ
たものを記憶するデータレジスタの、次の可変長データ
ワードのビットで占められていない段に書込むことによ
り、次の可変ビット長データワードに連結するようにす
ることである。
【００１２】可変ビット長データワードのデータレジス
タへの供給は固定配線でよく、残りのビットを戻すため
の第２フォーマット変換段との接続も同様でよい。デー
タワードが左にシフトされた量に応じて、適切な数の残
りビットがデータレジスタの空いている段に供給され
る。例えば、可変ビット長データワードが２ビットだけ
左にシフトされていた場合、残りビットの始めの２ビッ
トがデータレジスタの右側の２つの段に供給される。
【００１３】可変ビット長データワードが大きく又は小
さくシフトされたものを保有する複数のデータレジスタ
を用いる上述の技法は、比較的動作が早いものの、動作
時にデータレジスタの１つしか第２フォーマット変換段
に送るべき有効データを保有しない。有効データを第２
フォーマット変換段に送るだけのために、本発明の好適
実施例では、上記複数のデータレジスタを上記第２フォ
ーマット変換段に結合するマルチプレクサ（スイッチ）
を設け、予処理された可変長データワードのうちどちら
の可変長データワードを第１フォーマット変換段から第
２フォーマット変換段に送るかを選択させる。
【００１４】第２フォーマット変換段へのデータ源とし
てどのデータレジスタを使用するかの選択は、第２フォ
ーマット変換段が現在自分の処理している可変ビット長
データワードのビット長を知っているときにのみ可能で
ある。したがって、好適な実施例では、ステートマシン
によりマルチプレクサの行う選択を制御する。
【００１５】第２フォーマット変換段は、現在自分が処
理している可変ビット長データワードのビット長を知っ
ているときにのみ、第１フォーマット変換段において次
のビット長指示ワードに加えるべき増分を決定すること
ができる。本発明の好適実施例でこの機能を適切な速度
で行うため、第２フォーマット変換段は、上記の予処理
されたビット長指示ワードに応答して、第１フォーマッ
ト変換段において次の対応するビット長指示ワードに加
える増分を制御するステートマシンを具える。
【００１６】第２フォーマット変換段によって行わねば
ならない分割機能も、潜在的な制約要因である。本発明
の好適実施例では、第２フォーマット変換段は、予処理
された可変長データワードを記憶するフォーマット・レ
ジスタと、該フォーマット・レジスタに結合され、上記
ステートマシンの制御の下に予処理された各可変長デー
タワードを完全な一定長データワードに分割する動作を
する出力マルチプレクサとを具える。この分割動作は、
上記フォーマット・レジスタの段のうち一定サイズに対
応するグループを出力データバスに接続することによっ
て行う。
【００１７】ステートマシンは、本発明の実施例の動作
において重要な役割を果たす。該ステートマシンの構成
及び動作を簡単にするためには、第２フォーマット変換
段に予処理されたビット長指示ワードを受信して記憶
し、この記憶した予処理されたビット長指示ワードをス
テートマシンに加えるサイズ・レジスタを設けるのがよ
いことが分かった。
【００１８】本発明は、他の面からみて、可変ビット長
データワードを一定ビット長データワードのストリーム
にフォーマット変換するデータフォーマット変換方法を
提供する。この方法は、次のステップを含む。
【００１９】（ｉ）まず、可変ビット長データワード及
び対応するビット長指示ワードを受信し予処理するこ
と、（ii）次に、予処理された可変ビット長データワー
ド及び対応するビット長指示ワードを受信し、予処理さ
れた可変ビット長データワードから一定長データワード
を発生すること。
【００２０】第２のデータフォーマット変換動作では、
予処理されたビット長指示ワードに応答して、対応する
予処理された可変長データワードを完全一定長データワ
ードと残りのビットとに分割し、該完全一定長データワ
ードを出力し、残りのビットがある場合はこれを第１の
フォーマット変換動作に使用するために戻す。第１のフ
ォーマット変換動作では、戻された残りのビットを次の
可変長データワードに連結し、次の対応するビット長指
示ワードを戻された残りビットの数だけ増して、予処理
されたビット長指示ワードを発生する。
【００２１】
【実施例】以下、図面により本発明を具体的に説明す
る。図１は、可変ビット長コードワード（ＶＬＣ）及び
対応するビット長指示コードワード（ＢＬＩ）を記憶す
るフィールドメモリ６を有するシステムを示す。データ
フォーマット変換ユニット８は、図２の第１フォーマッ
ト変換段１０及び第２フォーマット変換段１２を含むも
のと考えてよい。どの回路素子をどの段に配置するか
は、機能ではなく用語に属する事項であることを理解さ
れたい。
【００２２】図２は、本発明の一実施例を示すブロック
図である。この図には、図１のフィールドメモリ及びデ
ータフォーマット変換ユニットに対応する符号が付して
ある。フィールドメモリ６からのＶＬＣコードワード
は、２つのデータレジスタ１４，１６に並列に供給され
る。データレジスタ１４は、ＶＬＣコードワードのシフ
トされたものを記憶する。このシフトは、該レジスタの
右端から数えて２番目及びその後続段にＶＬＣコードワ
ードを入力することによって達成される。ここで右や左
の語句を使うのは、特別の相対的な空間方位を指示する
のではなく、単なる取決め事項である。データレジスタ
１６は、ＶＬＣコードワードのシフトされないものを記
憶する。データレジスタ１４，１６内のＶＬＣコードワ
ードに対応するＢＬＩコードワードは、フィールドメモ
リ６からもう１つのレジスタ１８に供給される。
【００２３】データレジスタ１４又はデータレジスタ１
６のどちらかから、２つのＶＬＣコードワードの一方が
マルチプレクサ２０によって選択され、第２フォーマッ
ト変換段１２に送られる。レジスタ１８に記憶されたＢ
ＬＩコードワードは、値を１だけ増す（インクリメント
する）か又はそのままにしておくかを選択するインクリ
メント選択ユニット１９を介して第２フォーマット変換
段１２に送られる。
【００２４】第１フォーマット変換段１０から第２フォ
ーマット変換段１２へ送られたＶＬＣコードワード及び
ＢＬＩコードワードは、ともに或る程度の予処理を受け
ている。この予処理は、そのままとする（シフトされな
いコードワードを選択しインクリメントしない）こと又
は変化を与える（シフトされたコードワードを選択しイ
ンクリメントする）ことである。どちらの場合も、第１
フォーマット変換段１０から第２フォーマット変換段１
２に送られたＶＬＣコードワード及びＢＬＩコードワー
ドは、予処理されたものと呼ぶことにする。予処理され
たビット長指示ワード（ＰＢＬＩ）は、サイズ・レジス
タ２２に記憶される。予処理された可変ビット長コード
ワード（ＰＶＬＣ）は、フォーマット・レジスタ２４に
記憶される。
【００２５】サイズ・レジスタ２２に記憶された値は、
ビット・マルチプレクサ２６に供給される。該マルチプ
レクサ２６は、供給されたサイズを用いて、現在フォー
マット・レジスタ２４に記憶されているＰＶＬＣコード
ワードの最上位ビットＭＳＢがどれであるかを識別する
機能をもつ。この最上位ビットが識別されると、その値
は、残りビット線２８を介して、シフトされたコードワ
ードを保持するデータレジスタ１４の出力側に戻され
る。この最上位ビットは、該データレジスタ１４に記憶
された可変長コードワードと効果的に連結される。これ
は、該ビットを該レジスタの右側段に加えるか、或いは
少なくとも対応するデータ線に加えることによって行
う。この最上位ビットのフィードバックは、上述した残
りビットを戻すことに対応するものである。この場合、
出力される一定ビット長コードワードは２ビット長だけ
であるから、残りビットの最大数は１である。
【００２６】フォーマット・レジスタ２４に記憶された
ＰＶＬＣコードワードが偶数ビット長を有する場合、残
りビットは生じない。フォーマット・レジスタ２４に記
憶されたＰＶＬＣコードワードが奇数ビット長を有する
場合、ただ１つの残りビットが生じ第１フォーマット変
換段１０にフィードバック（戻）される。実際上、フォ
ーマット・レジスタの奇数ビットのみが残りビットを生
じ、したがって、これらだけがビット・マルチプレクサ
２６に接続される。
【００２７】サイズ・レジスタ２２に記憶されたＰＶＬ
Ｃデータワードも、ステートマシン３０に供給される。
ステートマシン３０は、この入力に応答して出力マルチ
プレクサ３２を制御し、有効データを含むと知っている
フォーマット・レジスタ２４からビット対を読取らせ
る。そして、すべての有効ビットが読取られ、残りビッ
トが発生されるか又は発生されないことになる。フォー
マット・レジスタ２４から読取られた２ビットの一定ビ
ット長データワードは、出力マルチプレクサ３２を介し
て出力バスに供給される。
【００２８】ステートマシン３０の他の機能は、入力マ
ルチプレクサ２０及びインクリメント選択ユニット１９
の動作を制御することである。サイズ・レジスタ２２に
記憶されている予処理されたビット長指示コードワード
が奇数値の場合（サイズ・レジスタ２２に記憶された最
下位ビットＬＳＢから検出可能）、ステートマシンは、
インクリメント選択ユニット１９にこれを通るデータワ
ードをインクリメントさせ、入力マルチプレクサ２０
に、シフトされたコードワードを保持するデータレジス
タ１４を選択させて第２フォーマット変換段１２に該コ
ードワードを送らせる。反対に、サイズ・レジスタ２２
の値が偶数の場合、ステートマシン３０は、インクリメ
ント選択ユニット１９にデータワードをそのまま通過さ
せ、入力マルチプレクサ２０にシフトされないコードワ
ードのデータレジスタ１６を選択させる。
【００２９】図３は、可変ビット長コードワード、それ
に対応するビット長及びこれらより変換された一定長２
ビットワードの例を示す。この図は、或る数のＶＬＣコ
ードワードとこれに対応するＢＬＩコードワードの関係
を示している。また、所望の２ビットの一定ビット長コ
ードワード（ＦＬＣ）も示している。第２フォーマット
変換段から残りビットが第１変換段に戻され、次のＶＬ
Ｃコードワードと連結される点は、「※」印で示す。
【００３０】ＶＬＣコードワードのＬＳＢを左側に、Ｍ
ＳＢを右側に示す。各コードワードは、システムを通過
する際まずＬＳＢが処理される。この取決めに従って動
作するとき、ＶＬＣコードワードが、これより長いＶＬ
Ｃコードワードに前置されることはないことが分かるで
あろう。これは、データを復号（デコード）する場合に
重要である。
【００３１】図４は、図３のデータワード処理の際に第
１及び第２フォーマット変換段に保持されるデータワー
ドを示す。この図は、第１フォーマット変換段１０にお
けるコードワードと、第２フォーマット変換段１２にお
ける予処理されたコードワードとの関係を示している。
最初のコードワード「００」は、偶数ビット長であるか
ら、残りビットのないただ１つの完全一定長コードワー
ド（ＦＬＣ）に変換される。次のコードワード「１０
０」は、３という奇数ビット長を有する。第２フォーマ
ット変換段は、入力ＶＬＣコードワードからただ１つの
完全ＦＬＣコードワード「１０」を形成し、残りのビッ
ト「０」を戻して次のＶＬＣコードワード「１０１０」
に連結する。
【００３２】この連結の結果、「０１０１０」というＰ
ＶＬＣコードワードが第２フォーマット変換段に送られ
る。連結によって生じたビット長の増加を適切に表すた
めに、ＢＬＩコードワードもその値を「４」から「５」
にインクリメントされねばならない。残りの可変ビット
長コードワードも、同様に処理してゆく。
【００３３】上述の実施例は２ビット長の出力ワードを
利用するものであったが、本発明はこれと異なるビット
長の出力ワードが必要な場合にも適用可能なものであ
る。同様に、本発明は、特にビデオ画像データの処理に
適するものであるが、他の種類のデータの処理にも使用
できるものである。以上、本発明の実施例を図面により
詳細に説明したが、本発明は、これらの特定例に限定さ
れるものではなく、特許請求の範囲内において当業者が
種々の変形、変更をすることができるものである。
【００３４】
【発明の効果】本発明によれば、可変ビット長データワ
ードを高速で一定ビット長データワードにデータフォー
マット変換することができる。したがって、本発明は、
実時間ビデオ画像データのような高いデータレートを有
するデータを扱うシステムに使用することができる。
【図面の簡単な説明】
【図１】本発明データフォーマット変換が必要なタイプ
のシステムを示す概略図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】可変ビット長コードワード、それぞれに対応す
るビット長及び２ビット長出力ワードを示す説明図であ
る。
【図４】図３のデータワードを第１及び第２フォーマッ
ト変換段で処理する動作の説明図である。
【符号の説明】
１０ 第１フォーマット変換段 １２ 第２フォーマット変換段 １４，１６ データレジスタ ２０ （入力）マルチプレクサ ３０ ステートマシン ２４ フォーマット・レジスタ ３２ 出力マルチプレクサ ２２ サイズ・レジスタ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 可変ビット長データワードを一定ビット
    長データワードのストリームにフォーマット変換するデ
    ータフォーマット変換装置であって、 （ｉ）可変ビット長データワード及び対応するビット長
    指示ワードを受信して予処理する第１のフォーマット変
    換段と、 （ii）予処理された可変ビット長データワード及び対応
    する予処理されたビット長指示ワードを受信して、予処
    理された可変ビット長データワードから一定ビット長デ
    ータワードを発生する第２のフォーマット変換段とを具
    え、使用の際、 上記第２フォーマット変換段は、予処理されたビット長
    指示ワードに応答して動作し、対応する可変ビット長デ
    ータワードを完全な一定長データワードと残りのビット
    とに分割し、上記完全一定長データワードを上記データ
    フォーマット変換装置から出力し、残りのビットがあれ
    ばこれを上記第１フォーマット変換段に戻し、 上記第１フォーマット変換段は、戻された残りのビット
    を次の可変長データワードと連結して、予処理された可
    変長データワードを発生し、次の対応するビット長指示
    ワードを戻された残りビットの数だけ増加して、予処理
    されたビット長指示ワードを発生することを特徴とする
    データフォーマット変換装置。
  2. 【請求項２】 上記第１フォーマット変換段は、可変長
    データワードを並列で受信する複数のデータレジスタを
    有し、それらデータレジスタの１つは上記可変長データ
    ワードのシフトされなかったものを記憶し、残りのデー
    タレジスタは異なる量だけ左にシフトされた可変長デー
    タワードを記憶する請求項１の装置。
  3. 【請求項３】 上記の戻された残りビットは、左にシフ
    トされた次の可変長データワードを記憶するデータレジ
    スタの、上記次の可変長データワードのビットで占めら
    れていない段に書込むことにより、次の可変長データワ
    ードに連結される請求項２の装置。
  4. 【請求項４】 上記複数のデータレジスタを上記第２フ
    ォーマット変換段に結合し、上記予処理された可変長デ
    ータワードのうち、どちらの可変長データワードを上記
    第１フォーマット変換段から上記第２フォーマット変換
    段に送るかを選択するマルチプレクサを更に具えた請求
    項２の装置。
  5. 【請求項５】 上記第２フォーマット変換段は、上記予
    処理されたビット長指示ワードに応答して、上記第１フ
    ォーマット変換段において次の対応するビット長指示ワ
    ードに加えるべき増分を制御するステートマシンを具え
    る請求項１の装置。
  6. 【請求項６】 上記第２フォーマット変換段は、上記予
    処理されたビット長指示ワードに応答して、上記第１フ
    ォーマット変換段において次の対応するビット長指示ワ
    ードに加えるべき増分を制御し、且つ上記マルチプレク
    サによる上記の選択を制御するステートマシンを具える
    請求項４の装置。
  7. 【請求項７】 上記第２フォーマット変換段は、予処理
    された可変長データワードを記憶するフォーマット・レ
    ジスタと、該フォーマット・レジスタに結合され、上記
    ステートマシンの制御の下に動作して各予処理された可
    変長データワードを、一定上記フォーマット・レジスタ
    の一定サイズのグループの段を出力データバスに接続す
    ることにより、完全な一定長データワードに分割する出
    力マルチプレクサとを具える請求項５の装置。
  8. 【請求項８】 上記第２フォーマット変換段は、予処理
    されたビット長指示ワードを受信して記憶し、その記憶
    した予処理されたビット長指示ワードを上記ステートマ
    シンに加えるサイズ・レジスタを具える請求項５の装
    置。
  9. 【請求項９】 可変ビット長データワードを一定ビット
    長データワードのストリームにフォーマット変換するデ
    ータフォーマット変換方法であって、 （ｉ）第１データフォーマット変換動作において可変ビ
    ットデータワード及び対応するビット長指示ワードを受
    信し予処理すること、 （ii）第２データフォーマット変換動作において予処理
    された可変ビット長データワードを受信し、予処理され
    た可変ビット長データワードから一定長データワードを
    発生することの各ステップを含み、 上記第２のデータフォーマット変換動作では、予処理さ
    れたビット長指示ワードに応答して、対応する予処理さ
    れた可変長データワードを完全な一定長データワードと
    残りのビットとに分割し、該完全一定長データワードを
    出力し、残りのビットがある場合はこれを第１のデータ
    フォーマット変換動作に使用するために戻し、 上記第１のデータフォーマット変換動作では、戻された
    残りのビットを次の可変長データワードに連結し、次の
    対応するビット長指示ワードを戻された残りビットの数
    だけ増して、予処理されたビット長指示ワードを発生す
    ることを特徴とするデータフォーマット変換方法。
JP27318992A 1991-10-11 1992-10-12 データフォーマット変換装置及び方法 Expired - Fee Related JP3231855B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9121669A GB2260428B (en) 1991-10-11 1991-10-11 Data Formatter
GB9121669:7 1991-10-11

Publications (2)

Publication Number Publication Date
JPH05219386A true JPH05219386A (ja) 1993-08-27
JP3231855B2 JP3231855B2 (ja) 2001-11-26

Family

ID=10702817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27318992A Expired - Fee Related JP3231855B2 (ja) 1991-10-11 1992-10-12 データフォーマット変換装置及び方法

Country Status (3)

Country Link
US (1) US5471594A (ja)
JP (1) JP3231855B2 (ja)
GB (1) GB2260428B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2270603B (en) * 1992-09-09 1996-07-24 Sony Broadcast & Communication Data formatting
JPH06350854A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 画像圧縮符号化装置
JPH07107303A (ja) * 1993-09-30 1995-04-21 Nec Corp ハフマン符号の復号化方法
JP3645027B2 (ja) * 1995-09-20 2005-05-11 松下電器産業株式会社 可変長データ送受信装置
US5612956A (en) * 1995-12-15 1997-03-18 General Instrument Corporation Of Delaware Reformatting of variable rate data for fixed rate communication
US5668548A (en) * 1995-12-28 1997-09-16 Philips Electronics North America Corp. High performance variable length decoder with enhanced throughput due to tagging of the input bit stream and parallel processing of contiguous code words
US5802557A (en) * 1996-03-18 1998-09-01 Emc Corp System and method for caching information in a digital data storage subsystem
US7237090B1 (en) 2000-12-29 2007-06-26 Mips Technologies, Inc. Configurable out-of-order data transfer in a coprocessor interface
US7287147B1 (en) 2000-12-29 2007-10-23 Mips Technologies, Inc. Configurable co-processor interface
FR2821184A1 (fr) * 2001-02-16 2002-08-23 Koninkl Philips Electronics Nv Trames de commandes et procede de concatenation de trame de commandes
US7134116B1 (en) 2001-04-30 2006-11-07 Mips Technologies, Inc. External trace synchronization via periodic sampling
US7124072B1 (en) 2001-04-30 2006-10-17 Mips Technologies, Inc. Program counter and data tracing from a multi-issue processor
US7178133B1 (en) 2001-04-30 2007-02-13 Mips Technologies, Inc. Trace control based on a characteristic of a processor's operating state
US7181728B1 (en) 2001-04-30 2007-02-20 Mips Technologies, Inc. User controlled trace records
US7185234B1 (en) 2001-04-30 2007-02-27 Mips Technologies, Inc. Trace control from hardware and software
US7069544B1 (en) 2001-04-30 2006-06-27 Mips Technologies, Inc. Dynamic selection of a compression algorithm for trace data
US7168066B1 (en) 2001-04-30 2007-01-23 Mips Technologies, Inc. Tracing out-of order load data
US7065675B1 (en) 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
US6646576B1 (en) * 2001-06-26 2003-11-11 Globespanvirata, Inc. System and method for processing data
US7043668B1 (en) * 2001-06-29 2006-05-09 Mips Technologies, Inc. Optimized external trace formats
US7231551B1 (en) 2001-06-29 2007-06-12 Mips Technologies, Inc. Distributed tap controller
US7469012B2 (en) * 2002-05-14 2008-12-23 Broadcom Corporation System and method for transcoding entropy-coded bitstreams
DE10238289B4 (de) * 2002-08-21 2005-03-31 Siemens Ag Verfahren zur skalierbaren Codierung von Bildinformation, insbesondere Videobildinformation
EP1467570A1 (en) * 2003-04-08 2004-10-13 Alcatel Method and apparatus for creating a robust video bit stream
US7159101B1 (en) 2003-05-28 2007-01-02 Mips Technologies, Inc. System and method to trace high performance multi-issue processors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376933A (en) * 1979-02-22 1983-03-15 Xerox Corporation Circuit for compacting data
US4502111A (en) * 1981-05-29 1985-02-26 Harris Corporation Token generator
JPS59148467A (ja) * 1983-02-14 1984-08-25 Canon Inc デ−タ圧縮装置
US4843632A (en) * 1986-05-09 1989-06-27 Prodigy Systems Corporation Compressed image expansion system
US4750149A (en) * 1986-07-03 1988-06-07 Integrated Device Technology, Inc. Programmable FIFO buffer
US4914675A (en) * 1988-01-28 1990-04-03 General Electric Company Apparatus for efficiently packing data in a buffer
JP3013381B2 (ja) * 1990-03-28 2000-02-28 ソニー株式会社 可変長データの復号装置
JP2922571B2 (ja) * 1990-04-05 1999-07-26 キヤノン株式会社 データ変換回路
US5173695A (en) * 1990-06-29 1992-12-22 Bell Communications Research, Inc. High-speed flexible variable-length-code decoder
US5216518A (en) * 1990-09-04 1993-06-01 Canon Kabushiki Kaisha Image processing method and apparatus for encoding variable-length data

Also Published As

Publication number Publication date
JP3231855B2 (ja) 2001-11-26
GB9121669D0 (en) 1991-11-27
US5471594A (en) 1995-11-28
GB2260428B (en) 1995-03-08
GB2260428A (en) 1993-04-14

Similar Documents

Publication Publication Date Title
JPH05219386A (ja) データフォーマット変換装置及び方法
US5675331A (en) Decoding device for decoding a variety of code signals
JP3136796B2 (ja) 可変長符号デコーダ
EP1162847B1 (en) Variable length decoder
JP2610084B2 (ja) データ伸長方法および装置ならびにデータ圧縮伸長方法および装置
Ranganathan et al. High-speed VLSI designs for Lempel-Ziv-based data compression
EP0540177B1 (en) Information transmission method and apparatus
JP3137270B2 (ja) 圧縮画像データ復号装置
JP2766302B2 (ja) 可変長符号並列解読方法および装置
KR910000742B1 (ko) 2진 데이타 압축·신장 처리장치
KR100269869B1 (ko) 데이타율 변환 방법 및 장치
US5309156A (en) Variable-length code decoding device
JP3230933B2 (ja) データ伸長装置、データ伸長方法、デコーディング装置、デコーディング方法、エンコーディング装置、及びエントロピー・デコーダ
JPH0750593A (ja) 直列データ復号方式及び符号化器
KR19980702418A (ko) 가변 길이 디코더
US5623556A (en) System and method of extracting binary image data
JP3389391B2 (ja) 可変長コードの符号化及び分割装置
JPS6326588B2 (ja)
US5818363A (en) Runlength coding apparatus for use in a video signal encoding system
JP3077858B2 (ja) 直列データ・デコーダ
EP0499225B1 (en) Variable-length code decoding device
JPH04298164A (ja) ファクシミリ装置用データ圧縮／解凍回路
JP2001102937A (ja) ランレングス符号化方法及びランレングス符号化装置
US5602548A (en) Data output apparatus for variable length decoder
US5828906A (en) System for sequentially shifting bits from the next one of the most significant bit and then outputting the most significant bit according a selection signal

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees