JPH05218903A - Echo canceller - Google Patents

Abstract

PURPOSE:To reduce the scale of the hardware by detecting a level of a residual echo so as to apply variable control to a delay time of transmission data thereby reducing number of taps of an adaptive filter. CONSTITUTION:An echo detection circuit 10 detects a level of a residual echo of a scramble transmission signal at training. Then a variable delay circuit 11 delays the scramble transmission signal and the circuit 10 detects the residual echo and the variable delay time is adjusted so as to minimize the residual echo level through the repetition as above. Since number of taps of an adaptive filter 9 is reduced, the scale of the hardware is reduced and the adjustment is facilitated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はエコーキャンセラに関
し、特にデータ通信用の２線４線変換回路に用いられる
エコーキャンセラに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an echo canceller, and more particularly to an echo canceller used in a 2-wire / 4-wire conversion circuit for data communication.

【０００２】[0002]

【従来の技術】従来のエコーキャンセラは、図３に示す
ように、送信データＳＤをランダムデータであるスクラ
ンブル送信データＳＤＳに変換するスクランブラ１と、
２値データを符号化しアナログ信号に変換するコーダ２
と、コーダ２からのアナログ信号をハイブリッド回路４
に送出するドライバ３と、２線４線変換用のハイブリッ
ド回路４と、ハイブリッド回路４で分離された受信信号
から雑音を除去するフィルタ５と、フィルタ５を通過し
た受信信号であるフィルタ受信信号ＲＤＦから疑似エコ
ー信号Ｅを減算する加算回路６と、フィルタ受信信号Ｒ
ＤＦから’０’，’１’データを判定し復号する検波回
路７と、検波回路７で復号されたデータからランダム性
を除去し受信データＲＤに変換するデスクランブラ８
と、スクランブル送信データＳＤＳから疑似エコー信号
Ｅを予測し生成する適応フィルタ９とを備えて構成され
ていた。2. Description of the Related Art A conventional echo canceller includes a scrambler 1 for converting transmission data SD into scrambled transmission data SDS which is random data, as shown in FIG.
Coder 2 that encodes binary data and converts it into analog signals
And the analog signal from the coder 2 to the hybrid circuit 4
To the driver 3, a hybrid circuit 4 for 2-wire to 4-wire conversion, a filter 5 that removes noise from the received signal separated by the hybrid circuit 4, and a filter received signal RDF that is the received signal that has passed through the filter 5. Adder circuit 6 for subtracting the pseudo echo signal E from the filter reception signal R
A detection circuit 7 that determines and decodes "0" and "1" data from DF, and a descrambler 8 that removes randomness from the data decoded by the detection circuit 7 and converts it into reception data RD.
And an adaptive filter 9 for predicting and generating the pseudo echo signal E from the scrambled transmission data SDS.

【０００３】次に、従来のエコーキャンセラの動作につ
いて説明する。Next, the operation of the conventional echo canceller will be described.

【０００４】まず、ハイブリッド回路４では、ドライバ
３からのアナログ出力信号を２線側に送出し、２線側か
らの受信信号をフィルタ５側で受信するという２線４線
変換を行なう。しかし、ドライバ３の出力信号の一部が
エコーとしてハイブリッド回路４に戻ってくるため、受
信信号に対して妨害信号となり、正しくデータが受信さ
れない。First, the hybrid circuit 4 performs 2-wire 4-wire conversion in which the analog output signal from the driver 3 is sent to the 2-wire side and the received signal from the 2-wire side is received by the filter 5 side. However, since a part of the output signal of the driver 3 returns to the hybrid circuit 4 as an echo, it becomes an interference signal with respect to the received signal, and the data is not correctly received.

【０００５】そのため、スクランブル送信データＳＤＳ
を入力として適応フィルタ９により疑似エコー信号Ｅを
生成し、フィルタ受信信号ＲＤＦから減算することによ
りエコーを消去し、正しくデータを受信できるようにす
るというものであった。Therefore, the scrambled transmission data SDS
Was input to generate a pseudo echo signal E by the adaptive filter 9 and subtracted from the filter reception signal RDF to cancel the echo so that correct data can be received.

【０００６】適応フィルタ９はディジタルフィルタの一
種であり、図４に示すように、Ｎ−１個の遅延回路ＤＬ
１〜ＤＬＮ−１と、Ｎ個の係数回路Ｃ１〜ＣＮと、累算
回路ＡＣ１とから構成される周知のタップ数Ｎのトラン
スバーサルフィルタで構成される。The adaptive filter 9 is a kind of digital filter. As shown in FIG. 4, N-1 delay circuits DL are provided.
1 to DLN−1, N coefficient circuits C1 to CN, and an accumulator circuit AC1 with a known tap number N transversal filter.

【０００７】[0007]

【発明が解決しようとする課題】上述した従来のエコー
キャンセラは、実際のエコーの遅延時間は２線側の線路
の距離に対応して変化するのに対し、スクランブルされ
た送信データがハイブリッド回路を介してエコーとして
受信側に戻ってくる時間が一定であることと、適応フィ
ルタを介して疑似エコーとして加算器に入力される時間
も一定であることにより、加算器でエコーを消去する場
合にこれらの遅延時間を予め実際のエコーの遅延時間に
合せ込んでおくか、あるいは、実際のエコーの遅延時間
の変化に対応できるように適応フィルタのタップ数を十
分多くしておく必要があり、このため２線側の線路の距
離変化に対応する調整が困難であることとハードウェア
の規模が大きくなるというという欠点があった。In the above-mentioned conventional echo canceller, the actual echo delay time changes according to the distance between the lines on the two-wire side, whereas the scrambled transmission data is transmitted through the hybrid circuit. Since the time to return to the receiving side as an echo through the adder is constant and the time to be input to the adder as a pseudo echo via the adaptive filter is also constant, these values are eliminated when the echo is canceled by the adder. It is necessary either to adjust the delay time of the echo to the delay time of the actual echo in advance, or to increase the number of taps of the adaptive filter sufficiently to cope with changes in the delay time of the actual echo. However, there are drawbacks in that it is difficult to make adjustments to cope with changes in the distance between the two lines, and the scale of the hardware increases.

【０００８】[0008]

【課題を解決するための手段】本発明のエコーキャンセ
ラは、２線式伝送路と送信線路および受信線路を有する
４線式伝送路とを接続するハイブリッド回路と、前記送
信線路から入力される送信データから疑似エコー信号を
予測し生成する適応フィルタと、前記適応フィルタの出
力と前記ハイブリッド回路で分離された受信信号とを減
算する減算回路とを備え、前記適応フィルタに対する前
記疑似エコー信号を生成するための初期設定用のトレー
ニングを行なうエコーキャンセラにおいて、前記トレー
ニングのときに前記減算回路の出力から残留エコーのレ
ベルを検出するレベル検出回路と、前記送信線路と前記
ハイブリッド回路との間に挿入され前記送信データを遅
延し前記残留エコーのレベルが最小となるように前記送
信データの遅延時間を可変する可変遅延回路とを備えて
構成されている。The echo canceller of the present invention is a hybrid circuit for connecting a two-wire type transmission line and a four-line type transmission line having a transmission line and a reception line, and a transmission input from the transmission line. An adaptive filter for predicting and generating a pseudo echo signal from data and a subtraction circuit for subtracting the output of the adaptive filter and the received signal separated by the hybrid circuit are provided, and the pseudo echo signal for the adaptive filter is generated. In an echo canceller that performs training for initial setting for, a level detection circuit that detects the level of a residual echo from the output of the subtraction circuit at the time of the training, and is inserted between the transmission line and the hybrid circuit, When the transmission data is delayed so that the level of the residual echo is minimized by delaying the transmission data. It is constituted by a variable delay circuit for varying the.

【０００９】[0009]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.

【００１０】図１は本発明のエコーキャンセラの一実施
例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the echo canceller of the present invention.

【００１１】本実施例のエコーキャンセラは、図１に示
すように、前述の従来例と同様のスクランブラ１と、コ
ーダ２と、ドライバ３と、ハイブリッド回路４と、フィ
ルタ５と、加算回路６と、検波回路７と、デスクランブ
ラ８と、適応フィルタ９とに加えて、加算回路６の出力
から残留エコーのレベルを検出するベル検出回路１０
と、スクランブルされた送信データであるスクランブル
送信データＳＤＳがコーダ２に入力する時間を遅延させ
るための遅延回路１１を備えて構成されている。As shown in FIG. 1, the echo canceller of this embodiment has a scrambler 1, a coder 2, a driver 3, a hybrid circuit 4, a filter 5, and an adder circuit 6 similar to those of the above-mentioned conventional example. In addition to the detection circuit 7, the descrambler 8 and the adaptive filter 9, a bell detection circuit 10 for detecting the level of the residual echo from the output of the addition circuit 6
And a delay circuit 11 for delaying the time when the scrambled transmission data SDS which is the scrambled transmission data is input to the coder 2.

【００１２】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.

【００１３】図２は、図１で示す本実施例の回路の
（Ａ）は遅延回路１１の遅延時間が０のときの、（Ｂ）
は遅延回路１１の遅延時間を最適に設定したのときの実
際のエコーＥＡと、疑似エコーＥと、残留エコーＥＲと
をそれぞれ示す波形図である。FIG. 2A shows the circuit of the present embodiment shown in FIG. 1A when the delay time of the delay circuit 11 is 0, and FIG.
FIG. 4 is a waveform diagram showing an actual echo EA, a pseudo echo E, and a residual echo ER when the delay time of the delay circuit 11 is optimally set.

【００１４】まず、エコーキャンセラのトレーニングを
行なう。遅延回路１１の遅延時間が０のときは、図２
（Ａ）に示すように、残留エコーが存在する。ここで、
疑似エコーＥのインパルス応答波形は、適応フィルタ９
の係数の値に相当し、タップ数がＮ個であるのでＮ個存
在する。ここで、実際のエコーＥＡと疑似エコーＥの加
算回路６までの遅延時間との間に時間差τが存在する場
合には、この時間差τの部分のエコーが消去されずに残
留エコーＥＲとしてフィルタされた受信信号であるフィ
ルタ受信信号ＲＤＦに重畳される。First, the training of the echo canceller is performed. When the delay time of the delay circuit 11 is 0,
As shown in (A), there are residual echoes. here,
The impulse response waveform of the pseudo echo E is the adaptive filter 9
The number of taps is N, which corresponds to the value of the coefficient of 1. Here, if there is a time difference τ between the actual echo EA and the delay time of the pseudo echo E to the adder circuit 6, the echo at the portion of this time difference τ is not erased and is filtered as the residual echo ER. It is superimposed on the filtered received signal RDF which is the received signal.

【００１５】このときの残留エコーのレベルをレベル検
出回路１０により検出し、これを記憶しておく。次に、
遅延回路１１によりスクランブル送信データＳＤＳに小
さな遅延時間ｔを与え、そのときの残留エコーレベルを
レベル検出回路１０により再度検出し、これを記憶して
おく。同様に、遅延回路１１によりスクランブル送信デ
ータＳＤＳに小さな遅延時間を加えてゆき、レベル検出
回路１０で検出される残留エコーＥＲのレベルが最小と
なる遅延時間ｔｍを求める。次に、スクランブル送信デ
ータＳＤＳに遅延時間ｔｍを加える。以上で、エコーキ
ャンセラのトレーニングを終了し、実際のデータ通信状
態に移行する。The level of the residual echo at this time is detected by the level detection circuit 10 and stored. next,
A small delay time t is given to the scrambled transmission data SDS by the delay circuit 11, the residual echo level at that time is detected again by the level detection circuit 10, and this is stored. Similarly, the delay circuit 11 adds a small delay time to the scrambled transmission data SDS to obtain the delay time tm that minimizes the level of the residual echo ER detected by the level detection circuit 10. Next, the delay time tm is added to the scramble transmission data SDS. This completes the training of the echo canceller and shifts to the actual data communication state.

【００１６】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。たたえば、遅延回路をコーダ側に挿入する代り
に、適応フィルタの入力側に挿入しレベル検出回路の出
力により遅延量を調整することも、本発明の主旨を逸脱
しない限り適用できることは勿論である。Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made. For example, instead of inserting the delay circuit on the coder side, it is of course possible to insert the delay circuit on the input side of the adaptive filter and adjust the delay amount by the output of the level detection circuit without departing from the gist of the present invention. is there.

【００１７】[0017]

【発明の効果】以上説明したように、本発明のエコーキ
ャンセラは、トレーニングのときに残留エコーのレベル
を検出するレベル検出回路と、残留エコーのレベルが最
小となるように送信データの遅延時間を可変する可変遅
延回路とを備えることにより、適応フィルタのタップ数
を低減できるので、ハードウェアの規模を縮小できると
ともに、２線側の線路の距離変化に対応する調整が容易
となるという効果がある。As described above, in the echo canceller of the present invention, the level detection circuit for detecting the level of the residual echo during training and the delay time of the transmission data so that the level of the residual echo is minimized. Since the number of taps of the adaptive filter can be reduced by providing the variable delay circuit that is variable, there is an effect that the scale of hardware can be reduced and the adjustment corresponding to the distance change of the line on the two-wire side can be facilitated. .

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のエコーキャンセラの一実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of an echo canceller of the present invention.

【図２】本実施例のエコーキャンセラにおける遅延回路
の遅延時間が０のときと遅延時間を最適に設定したのと
きの実際のエコーと疑似エコーと残留エコーとをそれぞ
れ示す波形図である。FIG. 2 is a waveform diagram showing an actual echo, a pseudo echo, and a residual echo when the delay time of the delay circuit in the echo canceller of this embodiment is 0 and when the delay time is optimally set.

【図３】従来のエコーキャンセラの一例を示すブロック
図である。FIG. 3 is a block diagram showing an example of a conventional echo canceller.

【図４】適応フィルタの一例を示すブロック図である。FIG. 4 is a block diagram showing an example of an adaptive filter.

【符号の説明】[Explanation of symbols]

１ スクランブラ ２ コーダ ３ ドライバ ４ ハイブリッド回路 ５ フィルタ ６ 加算回路 ７ 検波回路 ８ デスクランブラ ９ 適応フィルタ １０ レベル検出回路 １１ 遅延回路 ＡＣ１ 累算回路 Ｃ１〜ＣＮ 係数回路 ＤＬ１〜ＤＬＮ−１ 遅延回路 DESCRIPTION OF SYMBOLS 1 scrambler 2 coder 3 driver 4 hybrid circuit 5 filter 6 addition circuit 7 detection circuit 8 descrambler 9 adaptive filter 10 level detection circuit 11 delay circuit AC1 accumulation circuit C1 to CN coefficient circuit DL1 to DLN-1 delay circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 ２線式伝送路と送信線路および受信線路
を有する４線式伝送路とを接続するハイブリッド回路
と、前記送信線路から入力される送信データから疑似エ
コー信号を予測し生成する適応フィルタと、前記適応フ
ィルタの出力と前記ハイブリッド回路で分離された受信
信号とを減算する減算回路とを備え、前記適応フィルタ
に対する前記疑似エコー信号を生成するための初期設定
用のトレーニングを行なうエコーキャンセラにおいて、 前記トレーニングのときに前記減算回路の出力から残留
エコーのレベルを検出するレベル検出回路と、 前記送信線路と前記ハイブリッド回路との間に挿入され
前記送信データを遅延し前記残留エコーのレベルが最小
となるように前記送信データの遅延時間を可変する可変
遅延回路とを備えることを特徴とするエコーキャンセ
ラ。1. A hybrid circuit connecting a 2-wire transmission line and a 4-wire transmission line having a transmission line and a reception line, and an adaptive circuit for predicting and generating a pseudo echo signal from transmission data input from the transmission line. An echo canceller that includes a filter and a subtraction circuit that subtracts the output of the adaptive filter and the received signal separated by the hybrid circuit, and performs an initial setting training for generating the pseudo echo signal for the adaptive filter. In the above, the level detection circuit for detecting the level of the residual echo from the output of the subtraction circuit during the training, and the level of the residual echo by delaying the transmission data inserted between the transmission line and the hybrid circuit are And a variable delay circuit that varies the delay time of the transmission data so as to minimize the delay time. Echo canceller to.