JPH05218646A - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法Info
- Publication number
- JPH05218646A JPH05218646A JP2009792A JP2009792A JPH05218646A JP H05218646 A JPH05218646 A JP H05218646A JP 2009792 A JP2009792 A JP 2009792A JP 2009792 A JP2009792 A JP 2009792A JP H05218646 A JPH05218646 A JP H05218646A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- via hole
- etching
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 配線層の厚さの制御が容易な薄膜多層配線基
板の製造方法を提供する。 【構成】 導体パターン２の形成された絶縁基板１に被
着された絶縁層３にヴィアホール４を形成し、絶縁層上
面及びヴィアホール内部に保護層６を形成し、その上に
銅導体層７を配線層に必要な厚みだけ形成し、その上に
銅エッチングによってエッチングされない金属層８を形
成し、その後ヴィアホール埋め込みのため電解銅めっき
９を行い表面を平坦化し、しかる後、金属層８が露出す
るまで銅エッチングを行い、導体パターンを形成するた
めの配線層を形成する。
板の製造方法を提供する。 【構成】 導体パターン２の形成された絶縁基板１に被
着された絶縁層３にヴィアホール４を形成し、絶縁層上
面及びヴィアホール内部に保護層６を形成し、その上に
銅導体層７を配線層に必要な厚みだけ形成し、その上に
銅エッチングによってエッチングされない金属層８を形
成し、その後ヴィアホール埋め込みのため電解銅めっき
９を行い表面を平坦化し、しかる後、金属層８が露出す
るまで銅エッチングを行い、導体パターンを形成するた
めの配線層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜多層配線基板の製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】薄膜多層配線基板特にポリイミドを絶縁
層とし銅を導体層とする薄膜多層配線基板において、絶
縁層にヴィアホールを設けて上下導体層を接続する場
合、ポリイミドと銅とが反応して劣化し、導体層が絶縁
層からはがれてしまう問題があった。そのため、図４に
示すように、ポリイミドからなる絶縁層１３と銅からな
る導体層１２との間に、CrまたはNiなどのポリイミドと
反応しにくい保護層１５およびカバー層１７を形成し
て、絶縁層１３と導体層１２の反応による劣化を防ぐ必
要があった。なお、図４において、１４はヴィアホール
である。
層とし銅を導体層とする薄膜多層配線基板において、絶
縁層にヴィアホールを設けて上下導体層を接続する場
合、ポリイミドと銅とが反応して劣化し、導体層が絶縁
層からはがれてしまう問題があった。そのため、図４に
示すように、ポリイミドからなる絶縁層１３と銅からな
る導体層１２との間に、CrまたはNiなどのポリイミドと
反応しにくい保護層１５およびカバー層１７を形成し
て、絶縁層１３と導体層１２の反応による劣化を防ぐ必
要があった。なお、図４において、１４はヴィアホール
である。
【０００３】上述したように絶縁層１３と導体層１２と
の間に保護層１５およびカバー層１７を形成した場合
は、通常導体層１２はスパッタにより形成されているた
めピラー形成が困難であり、ヴィアホール１４内には配
線層分の厚みしか導体層１２が形成されなかった。その
ため、図４に示すように多層にする場合、さらに上のあ
るいは下のヴィアホール１４と位置をずらす必要があ
り、上下にヴィアホール１４を重ねるとアスペクト比が
大きくなり断線の危険が存在するため、パターン設計上
の制約が存在する問題があった。また、ヴィアホール１
４内の凹部に絶縁層１３を設けなければならないため、
図３に示すように表面の平坦性も悪く、その上微細な導
体パターンを形成することが困難な問題もあった。
の間に保護層１５およびカバー層１７を形成した場合
は、通常導体層１２はスパッタにより形成されているた
めピラー形成が困難であり、ヴィアホール１４内には配
線層分の厚みしか導体層１２が形成されなかった。その
ため、図４に示すように多層にする場合、さらに上のあ
るいは下のヴィアホール１４と位置をずらす必要があ
り、上下にヴィアホール１４を重ねるとアスペクト比が
大きくなり断線の危険が存在するため、パターン設計上
の制約が存在する問題があった。また、ヴィアホール１
４内の凹部に絶縁層１３を設けなければならないため、
図３に示すように表面の平坦性も悪く、その上微細な導
体パターンを形成することが困難な問題もあった。
【０００４】
【発明が解決しようとする課題】そのため、本出願人
は、上記問題を解決するため、図５に示すように、薄膜
多層配線基板において絶縁層１３にヴィアホール１４を
設け上下導体層１２を接続する場合、ヴィアホール形成
後保護膜を付着させ、さらに密着層を形成し、その後ヴ
ィアホール１４を埋めるための電解銅めっき１６を行っ
た後銅エッチングすることにより、パターン設計上の制
約をなくし表面の平坦性を良好にする技術を開示してい
る。しかしながら、上述した技術では、絶縁層１３上の
導体パターンを形成するための所定の厚さの配線層１７
を、銅のエッチングを途中で中断することにより形成し
ているため、所定の厚さの配線層１７を得るための制御
が困難な問題があった。
は、上記問題を解決するため、図５に示すように、薄膜
多層配線基板において絶縁層１３にヴィアホール１４を
設け上下導体層１２を接続する場合、ヴィアホール形成
後保護膜を付着させ、さらに密着層を形成し、その後ヴ
ィアホール１４を埋めるための電解銅めっき１６を行っ
た後銅エッチングすることにより、パターン設計上の制
約をなくし表面の平坦性を良好にする技術を開示してい
る。しかしながら、上述した技術では、絶縁層１３上の
導体パターンを形成するための所定の厚さの配線層１７
を、銅のエッチングを途中で中断することにより形成し
ているため、所定の厚さの配線層１７を得るための制御
が困難な問題があった。
【０００５】本発明の目的は上述した課題を解決して、
配線層の厚さの制御が容易な薄膜多層配線基板の製造方
法を提供しようとするものである。
配線層の厚さの制御が容易な薄膜多層配線基板の製造方
法を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明の薄膜多層配線基
板の製造方法は、導体パターンの形成された絶縁基板に
被着された絶縁層にヴィアホールを形成し、絶縁層上面
及びヴィアホール内部に保護層を形成し、その上に銅導
体層を配線層に必要な厚みだけ形成し、その上に銅エッ
チングによってエッチングされない金属層を形成し、そ
の後ヴィアホール埋め込みのため電解銅めっきを行い表
面を平坦化し、しかる後、金属層が露出するまで銅エッ
チングを行い、導体パターンを形成するための配線層を
形成することを特徴とするものである。
板の製造方法は、導体パターンの形成された絶縁基板に
被着された絶縁層にヴィアホールを形成し、絶縁層上面
及びヴィアホール内部に保護層を形成し、その上に銅導
体層を配線層に必要な厚みだけ形成し、その上に銅エッ
チングによってエッチングされない金属層を形成し、そ
の後ヴィアホール埋め込みのため電解銅めっきを行い表
面を平坦化し、しかる後、金属層が露出するまで銅エッ
チングを行い、導体パターンを形成するための配線層を
形成することを特徴とするものである。
【０００７】
【作用】上述した構成において、絶縁層に形成したヴィ
アホール内にCr、Ni、Ti、Mo等の保護層をスパッタによ
り形成した後、銅導体層を配線層に必要な厚みだけ形成
し、さらにその上にエッチング保護層であるCr、Ni等の
金属層を形成し、ヴィアホールを埋めるための電解めっ
き後銅エッチングして配線層となる銅導体層上までエッ
チングしているため、銅導体層はエッチングによる影響
を受けず、常に一定の厚さの配線層を得ることができ
る。
アホール内にCr、Ni、Ti、Mo等の保護層をスパッタによ
り形成した後、銅導体層を配線層に必要な厚みだけ形成
し、さらにその上にエッチング保護層であるCr、Ni等の
金属層を形成し、ヴィアホールを埋めるための電解めっ
き後銅エッチングして配線層となる銅導体層上までエッ
チングしているため、銅導体層はエッチングによる影響
を受けず、常に一定の厚さの配線層を得ることができ
る。
【０００８】
【実施例】図１（ａ）〜（ｆ）は本発明の薄膜多層配線
基板の製造方法の一例を工程順に示す図である。まず、
図１（ａ）に示すように、セラミックスからなる絶縁基
板１の上面にクロム（保護層６）−銅−ニッケル（カバ
ー層１０）の３層構造の導体層２をスパック、電解めっ
き、無電解めっき等の方法により形成する。導体層２の
ある差は５〜１０μm 程度である。次に、図１（ｂ）に
示すように、非感光性ポリイミドからなる絶縁層３を形
成し、絶縁層３上にアルミニウムを成膜してパターニン
グしてマスク４を形成する。絶縁層３の厚さは１０〜５
０μm 程度である。次に、図１（ｃ）に示すように、マ
スク４を利用した反応性イオンエッチングの異方性エッ
チングにより、４５゜から１３５゜のテーパー角度を持
ったヴィアホール５を形成する。ヴィアホール５の直径
は１０〜１００μm 程度である。
基板の製造方法の一例を工程順に示す図である。まず、
図１（ａ）に示すように、セラミックスからなる絶縁基
板１の上面にクロム（保護層６）−銅−ニッケル（カバ
ー層１０）の３層構造の導体層２をスパック、電解めっ
き、無電解めっき等の方法により形成する。導体層２の
ある差は５〜１０μm 程度である。次に、図１（ｂ）に
示すように、非感光性ポリイミドからなる絶縁層３を形
成し、絶縁層３上にアルミニウムを成膜してパターニン
グしてマスク４を形成する。絶縁層３の厚さは１０〜５
０μm 程度である。次に、図１（ｃ）に示すように、マ
スク４を利用した反応性イオンエッチングの異方性エッ
チングにより、４５゜から１３５゜のテーパー角度を持
ったヴィアホール５を形成する。ヴィアホール５の直径
は１０〜１００μm 程度である。
【０００９】次に、マスク４をウェットあるいはドライ
エッチングで除去し、図１（ｄ）に示すように、保護層
６としてクロムをスパッタリングにより成膜し、その上
に導体パターンを形成するための所定厚さの配線層７
を、銅をスパッタあるいはめっき法により成膜する。次
に、図１（ｅ）に示すように、銅エッチングによりエッ
チングされない金属層８すなわちエッチング保護層を、
クロムをスパッタリングすることにより成膜し、図示し
ない接着層をしての銅をスパッタリングにより、成膜
し、その後電解めっき銅９を表面が平坦になるまで絶縁
層上にヴィア直径と同程度のめっきする。次に、図１
（ｆ）に示すように、ウェットエッチングにより金属層
８が露出するまで銅をエッチングし、最後に金属層８の
クロムを除去して、一層分の薄膜配線基板を得ている。
上述した工程を繰り返すことにより、図２にその一例を
示すような本発明の薄膜多層配線基板を得ている。
エッチングで除去し、図１（ｄ）に示すように、保護層
６としてクロムをスパッタリングにより成膜し、その上
に導体パターンを形成するための所定厚さの配線層７
を、銅をスパッタあるいはめっき法により成膜する。次
に、図１（ｅ）に示すように、銅エッチングによりエッ
チングされない金属層８すなわちエッチング保護層を、
クロムをスパッタリングすることにより成膜し、図示し
ない接着層をしての銅をスパッタリングにより、成膜
し、その後電解めっき銅９を表面が平坦になるまで絶縁
層上にヴィア直径と同程度のめっきする。次に、図１
（ｆ）に示すように、ウェットエッチングにより金属層
８が露出するまで銅をエッチングし、最後に金属層８の
クロムを除去して、一層分の薄膜配線基板を得ている。
上述した工程を繰り返すことにより、図２にその一例を
示すような本発明の薄膜多層配線基板を得ている。
【００１０】ここで、電解めっきした銅７の平坦性につ
いては、図３（ａ）に示すように、ｄをヴィア直径、Ｈ
をヴィア深さ、Ｔをめっき銅厚さ、ｈを平坦度と定義し
たとき、ｈ≦Ｈ／５のとき平坦であるとしている。例え
ば、図３（ｂ）に示すようにＴがｄ／２程度であるとｈ
は上記条件を満たさず平坦でないものと判断し、図３
（ｃ）に示すようにＴがｄ／２＋α（α＝ｄ／２）程度
であると、ｈは上記条件を満たし平坦であると判断して
いる。
いては、図３（ａ）に示すように、ｄをヴィア直径、Ｈ
をヴィア深さ、Ｔをめっき銅厚さ、ｈを平坦度と定義し
たとき、ｈ≦Ｈ／５のとき平坦であるとしている。例え
ば、図３（ｂ）に示すようにＴがｄ／２程度であるとｈ
は上記条件を満たさず平坦でないものと判断し、図３
（ｃ）に示すようにＴがｄ／２＋α（α＝ｄ／２）程度
であると、ｈは上記条件を満たし平坦であると判断して
いる。
【００１１】なお、上述した実施例において、導体層２
をなすクロム−銅−ニッケルの３層構造は、クロム−銅
−クロム、チタン−銅−ニッケル、チタン−銅−クロム
のいずれの構成でも良く、さらにチタン−モリブデン−
銅−ニッケル、チタン−モリブデン−銅−クロム等の４
層構造であっても良い。また、絶縁層３の材料として、
感光性ポリイミドを使用することもできる。さらに、マ
スク４としてのアルミニウムは、レジストでも良く、ニ
ッケル、クロム、チタン、モリブデン、タングステンで
も良く、さらにSiO2、Si3N4 でも良い。
をなすクロム−銅−ニッケルの３層構造は、クロム−銅
−クロム、チタン−銅−ニッケル、チタン−銅−クロム
のいずれの構成でも良く、さらにチタン−モリブデン−
銅−ニッケル、チタン−モリブデン−銅−クロム等の４
層構造であっても良い。また、絶縁層３の材料として、
感光性ポリイミドを使用することもできる。さらに、マ
スク４としてのアルミニウムは、レジストでも良く、ニ
ッケル、クロム、チタン、モリブデン、タングステンで
も良く、さらにSiO2、Si3N4 でも良い。
【００１２】また、ヴィアホール５を形成するための反
応性イオンエッチングは、反応性イオンビームエッチン
グ、エキシマレーザエッチング、マグネトロンエッチン
グでも良い。このときの異方性エッチングも、ウェット
エッチング、O2プラズマエッチング等の等方性エッチン
グ、感光性ポリイミドの現像工程でも良く、この場合テ
ーパ角度は０゜から９０゜となっても良い。さらに、保
護層６としてのクロムは、蒸着で形成しても良く、クロ
ム以外にニッケル、チタン、タングステン、アルミニウ
ムでも良い。また、接着層の銅は無電解めっき法で形成
しても良い。さらに、銅のエッチングはドライエッチン
グでも良い。
応性イオンエッチングは、反応性イオンビームエッチン
グ、エキシマレーザエッチング、マグネトロンエッチン
グでも良い。このときの異方性エッチングも、ウェット
エッチング、O2プラズマエッチング等の等方性エッチン
グ、感光性ポリイミドの現像工程でも良く、この場合テ
ーパ角度は０゜から９０゜となっても良い。さらに、保
護層６としてのクロムは、蒸着で形成しても良く、クロ
ム以外にニッケル、チタン、タングステン、アルミニウ
ムでも良い。また、接着層の銅は無電解めっき法で形成
しても良い。さらに、銅のエッチングはドライエッチン
グでも良い。
【００１３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、絶縁層に形成したヴィアホール内に保護層を
形成し、銅導体を配線層に必要な厚みだけ形成し、さら
にエッチング保護層を形成し、電解銅めっきでヴィアホ
ールを埋めた後、エッチング保護層が露出するまで銅エ
ッチングして配線層を形成しているため、常に一定の厚
さの配線層を得ることができる。
によれば、絶縁層に形成したヴィアホール内に保護層を
形成し、銅導体を配線層に必要な厚みだけ形成し、さら
にエッチング保護層を形成し、電解銅めっきでヴィアホ
ールを埋めた後、エッチング保護層が露出するまで銅エ
ッチングして配線層を形成しているため、常に一定の厚
さの配線層を得ることができる。
【図１】本発明の薄膜多層配線基板の製造方法の一例を
工程順に示す図である。
工程順に示す図である。
【図２】本発明の薄膜多層配線基板の一例を示す図であ
る。
る。
【図３】本発明における胴めっき７の平坦性を説明する
ための図である。
ための図である。
【図４】従来の薄膜多層配線基板の一例を示す図であ
る。
る。
【図５】従来の薄膜多層配線基板の一例を示す図であ
る。
る。
１ 絶縁基板 ２ 導体層 ３ 絶縁層 ４ マスク ５ ヴィアホール ６ 保護層 ７ 配線層 ８ 金属層 ９ 電解めっき銅 １０ カバー層
Claims (1)
- 【請求項１】 導体パターンの形成された絶縁基板に被
着された絶縁層にヴィアホールを形成し、絶縁層上面及
びヴィアホール内部に保護層を形成し、その上に銅導体
層を配線層に必要な厚みだけ形成し、その上に銅エッチ
ングによってエッチングされない金属層を形成し、その
後ヴィアホール埋め込みのため電解銅めっきを行い表面
を平坦化し、しかる後、金属層が露出するまで銅エッチ
ングを行い、導体パターンを形成するための配線層を形
成することを特徴とする薄膜多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009792A JPH05218646A (ja) | 1992-02-05 | 1992-02-05 | 薄膜多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009792A JPH05218646A (ja) | 1992-02-05 | 1992-02-05 | 薄膜多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218646A true JPH05218646A (ja) | 1993-08-27 |
Family
ID=12017618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009792A Pending JPH05218646A (ja) | 1992-02-05 | 1992-02-05 | 薄膜多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218646A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01203121A (ja) * | 1988-02-10 | 1989-08-15 | Nisshoku Corp | 砂等を圧送した泡沫を消泡させる方法 |
| JPH08242077A (ja) * | 1995-02-17 | 1996-09-17 | Internatl Business Mach Corp <Ibm> | 多層プリント基板、多層プリント基板の製造方法 |
| US5729893A (en) * | 1993-12-27 | 1998-03-24 | Sumitomo Metal (Smi) Electronics Devices, Inc. | Process for producing a multilayer ceramic circuit substrate |
| KR20020028597A (ko) * | 2000-10-11 | 2002-04-17 | 이형도 | 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ |
| US6460247B1 (en) * | 1997-10-07 | 2002-10-08 | Dimensional Circuits Corp. | Wiring board constructions and methods of making same |
| JP2006313790A (ja) * | 2005-05-06 | 2006-11-16 | Matsushita Electric Works Ltd | 基板のスルーホール構造 |
| US7622183B2 (en) | 1998-02-26 | 2009-11-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
-
1992
- 1992-02-05 JP JP2009792A patent/JPH05218646A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01203121A (ja) * | 1988-02-10 | 1989-08-15 | Nisshoku Corp | 砂等を圧送した泡沫を消泡させる方法 |
| US5729893A (en) * | 1993-12-27 | 1998-03-24 | Sumitomo Metal (Smi) Electronics Devices, Inc. | Process for producing a multilayer ceramic circuit substrate |
| JPH08242077A (ja) * | 1995-02-17 | 1996-09-17 | Internatl Business Mach Corp <Ibm> | 多層プリント基板、多層プリント基板の製造方法 |
| US6460247B1 (en) * | 1997-10-07 | 2002-10-08 | Dimensional Circuits Corp. | Wiring board constructions and methods of making same |
| US7622183B2 (en) | 1998-02-26 | 2009-11-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7737366B2 (en) | 1998-02-26 | 2010-06-15 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US8115111B2 (en) | 1998-02-26 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US8987603B2 (en) | 1998-02-26 | 2015-03-24 | Ibiden Co,. Ltd. | Multilayer printed wiring board with filled viahole structure |
| KR20020028597A (ko) * | 2000-10-11 | 2002-04-17 | 이형도 | 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ |
| JP2006313790A (ja) * | 2005-05-06 | 2006-11-16 | Matsushita Electric Works Ltd | 基板のスルーホール構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6004619A (en) | Process for manufacturing printed circuit boards | |
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US5120572A (en) | Method of fabricating electrical components in high density substrates | |
| JP3484306B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH05218645A (ja) | 薄膜多層配線基板の製造方法 | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| US7520053B2 (en) | Method for manufacturing a bump-attached wiring circuit board | |
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| JPH06112630A (ja) | 回路配線パタ−ンの形成法 | |
| US10827608B2 (en) | Conformal 3D non-planar multi-layer circuitry | |
| JPH05218646A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH0758201A (ja) | 多層配線基板の製造方法 | |
| US7076868B2 (en) | Wiring circuit board having bumps and method of producing same | |
| JPH0513933A (ja) | プリント配線板の導体パターン及びその形成方法 | |
| US4703392A (en) | Microstrip line and method for fabrication | |
| JPH0442841B2 (ja) | ||
| US4600663A (en) | Microstrip line | |
| JPH05145230A (ja) | ガラスセラミツク基板の配線パターン形成方法 | |
| JPH05152764A (ja) | 多層配線板の製造法 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| JP3140859B2 (ja) | 多層配線板の製造方法 | |
| JPS6356718B2 (ja) | ||
| JPH06120353A (ja) | 半導体装置の製造方法 | |
| GB2307351A (en) | Printed circuit boards and their manufacture | |
| JPH07226589A (ja) | 薄膜多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |