JPH0513933A - プリント配線板の導体パターン及びその形成方法 - Google Patents

プリント配線板の導体パターン及びその形成方法

Info

Publication number
JPH0513933A
JPH0513933A JP16159591A JP16159591A JPH0513933A JP H0513933 A JPH0513933 A JP H0513933A JP 16159591 A JP16159591 A JP 16159591A JP 16159591 A JP16159591 A JP 16159591A JP H0513933 A JPH0513933 A JP H0513933A
Authority
JP
Japan
Prior art keywords
layer
pattern
conductor layer
conductor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16159591A
Other languages
English (en)
Inventor
Hideo Mogi
英男 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16159591A priority Critical patent/JPH0513933A/ja
Publication of JPH0513933A publication Critical patent/JPH0513933A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 プリント配線板の導体パターン及びその形成
方法に関し、比較的少ない工程数で、パターン導体層の
サイドエッチングを確実に防止できるプリント配線板の
導体パターン及びその形成方法を提供することを目的と
する。 【構成】 基板1の表面に下地導体層2と所定のパター
ンを有するメッキレジスト層3とを順に形成した後、上
記下地導体層2にこれと同質のパターン導体層4、パタ
ーン導体層4へのはんだの付着を防止する第1金属層5
及びはんだとの濡れ性が優れた第2金属層6を順次付着
させてからメッキレジスト層3を剥離し、上記下地導体
層2を選択的にエッチングする、プリント配線板の導体
パターン形成方法において、パターン導体層4を付着さ
せた後、ポストベーキングを行うことによりメッキレジ
スト層3を収縮させてから第1金属層5をパターン導体
層4の表面及び両側面に付着させる構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板の製造
方法に関し、特に、プリント配線板の導体パターン形成
方法に関する。
【0002】
【従来の技術】例えば、セラミックプリント基板の表面
に導体パターンを形成する方法としては、例えば図2に
示すように、基板101の表面に膜厚1μm程度の下地
導体層(下地銅層)102をスパッタリング、無電解メ
ッキ等によって形成し〔図2(a)〕、この下地導体層
102の表面に所定のパターンを有するメッキレジスト
層103を形成した後〔図2(b)〕、上記下地導体層
102にこれと同質で膜厚3μm程度のパターン導体層
(電解銅メッキ層)104、パターン導体層104への
はんだの付着を防止する膜厚2μm程度の第1金属層
(電解ニッケルメッキ層)105及びはんだとの濡れ性
が優れた膜厚1μm程度の第2金属層(電解金メッキ
層)106を順次電解メッキによって付着させてから
〔図2(c)〜(e)〕、メッキレジスト層103を剥
離し〔図2(f)〕、上記下地導体層102を選択的に
パネルエッチングする〔図2(g)〕、という手順が多
用されている。
【0003】なお、このようにして作られた導体パター
ンの第2金属層106の表面には後にはんだが付着され
る。この従来方法では、下地導体層102とパターン導
体層104とが同質であるため、例えば図3に示すよう
に、パネルエッチング時にパターン導体層104の側面
が同時にエッチングされるサイドエッチングが発生し、
第1金属層105及び第2金属層106の外縁部が基板
101から傘状に浮いた状態になる。この第1金属層1
05及び第2金属層106が後の工程で剥がれてショー
トが発生するおそれがある上、サイドエッチングによる
パターン導体層104の断面積が減少して導体抵抗値が
増大するという問題がある。
【0004】そこで、特開昭62−190792号公報
は、図4に示すように、基板10の表面に下地導体層
(無電解銅メッキ層)11を形成し〔図4(a)〕、こ
の下地導体層11の表面に所定のパターンを有するメッ
キレジスト層12を形成した後、下地導体層11を選択
的にエッチングするエッチング液に対して耐エッチング
性を有する第1金属層(電解ニッケルメッキ層)15を
パネルメッキし〔図4(b)〕、この第1金属層15が
メッキレジスト層12を覆う部分に樹脂コーティング層
16を形成した後、パターン導体層(電解銅メッキ層)
13を第1金属層15上にメッキし、このパターン導体
層13の表面にはんだメッキ層18をメッキにより付着
させてから〔図4(c)〕、上記メッキレジスト層12
を剥離するとともに、該メッキレジスト層12の表面を
覆う第1金属層15の部分及び樹脂コーティング16を
も剥離し、下地導体層11の不要部分をエッチングによ
り除去する方法が提案されている。
【0005】この公知の方法によれば、図4(c)に示
すように、パターン導体層13の側面が第1金属層15
によって覆われた状態となり、パターン導体層13のサ
イドエッチングが発生することはなくなるはずである。
尚、特開昭62−190792号公報の『1図(d)』
には第1金属層(電解ニッケルメッキ層)15がパター
ン導体層13とはんだメッキ層18の間にも存在するよ
うに描かれているが本願図4(d)の如く訂正されるべ
きである。
【0006】
【発明が解決しようとする課題】しかしながら、この公
知の方法は、比較的工程数が多い上、実際には、メッキ
レジスト層12、該メッキレジスト層12の表面を覆う
第1金属層15の部分及び樹脂コーティング16を剥離
する時に第1金属層15のパターン導体層13側面に沿
う部分も剥離されて、サイドエッチングの発生を十分に
防止できなかったり、パターン導体層13が第1金属層
15とともに剥離されて、欠損したりすることがある。
【0007】また、パターン導体層13に直接はんだメ
ッキ層18を付着させているので、はんだがパターン導
体層13に拡散してパターン導体層13の導電性が損な
われる。このため、高密度化を図るためにパターン幅が
例えば100μm以下に微細化されている場合には必要
な導電性を確保できなくなるおそれがある。
【0008】本発明は、上記の事情を鑑みてなされたも
のであり、比較的少ない工程数で、パターン導体層のサ
イドエッチングを確実に防止できるプリント配線板の導
体パターン及びその形成方法を提供することを目的とす
る。
【0009】
【課題を解決するための手段】本発明に係るプリント配
線板の導体パターンは、例えば図1(H)に示すよう
に、基板1の表面に順に付着される下地導体層2、これ
と同質のパターン導体層4、パターン導体層4のはんだ
濡れを防止する第1金属層5及びはんだの濡れ性が優れ
た第2金属層6を備えるプリント配線板の導体パターン
を前提とし、上記の目的を達成するため、上記第1金属
層5がパターン導体層4の表面と側面とを連続して覆う
ように形成されることを特徴としている。
【0010】また、上記のようなプリント配線板の導体
パターンを形成するについてはパターン導体層4を付着
させた後、ポストベーキングを行うことによりメッキレ
ジスト層3を収縮させてから第1金属層5をパターン導
体層4の表面及び両側面に付着させる。
【0011】
【作用】本発明によれば、図2に示す従来方法にポスト
ベーキングの工程を付加するだけで、第1金属層5がパ
ターン導体層4の表面及び両側面に付着され、後に下地
導体層2を選択的にエッチングする時にはパターン導体
層4の側面が第1金属層5で保護されるので、サイドエ
ッチングが発生するおそれがなくなる。
【0012】
【実施例】本発明の一実施例を図1に基づき具体的に説
明すれば、以下の通りである。本発明が適用される基板
1は、特に限定されないが、ここでは、セラミック製の
基板1に導体パターンを形成する場合を例にとって説明
する。
【0013】本発明の一実施例に係るプリント配線板の
導体パターン形成方法では、まず、外形成形及び表面研
磨を済ませた基板1の表面全面に下地導体層2をスパッ
タリング、蒸着、イオンプレーティング等の薄膜形成
法、無電解メッキ等によって形成する下地導体層形成工
程(A)を行う。
【0014】この実施例では、基板1との密着性に優
れ、比較的簡単に所要の膜厚を得られるスパッタリング
によって下地導体層2が形成される。下地導体層2の膜
厚は、特に限定されないが、ここでは、1μm程度にし
ている。
【0015】また、下地導体層2の素材は、特に限定さ
れないが、基板1のビアとの相溶性ないし同質性を備え
ることが好ましく、ここでは、基板1のビア導体が銅で
構成れているので、銅(Cu)を素材として選択してい
る。
【0016】次に、所定のパターンを有するメッキレジ
スト層3を下地導体層2の表面に形成するレジスト層形
成工程(B)を行う。メッキレジスト層3は公知の印刷
法、写真法等によって形成すればよいが、ここでは、よ
り微細なパターン形成が可能な写真法によってメッキレ
ジスト層3を形成している。従って、メッキレジスト層
3の素材としては、シート状あるいは液状の感光硬化性
合成樹脂が使用できるが、ここでは形成される膜厚を必
要最小限まで薄くできる液状の感光硬化性合成樹脂を使
用している。なお、メッキレジスト層3の膜厚は、後述
するパターン導体層4、第1金属層5及び第2金属層6
の膜厚の合計よりも大きくしてあればよく、例えば10
〜25μm以上に設定される。
【0017】次に、パターン導体層4を下地導体層2の
露出部分にメッキするパターン導体メッキ工程(C)を
行う。パターン導体層4の素材は下地導体層2と、特
に、耐エッチング性及び電気的特性が同等であるものが
使用され、ここでは、下地導体層2と同じ銅(Cu)を
選択し、その膜厚は、最も幅が狭いパターンに要求され
る導電性を確保できる厚さに設定され、例えば3μm程
度に設定される。このパターン導体層4のメッキ方法と
しては、電解メッキ法が採用されている。
【0018】次に、ポストベーキング工程(D)を行
い、メッキレジスト層3を収縮させてパターン導体層4
とメッキレジスト層3との間に間隙7を形成する。ポス
トベーキングによって形成される間隙7の大きさは、エ
ッチングレジスト層3を剥離する時に後述する第1金属
層5及び第2金属層6が剥離されることを防止するた
め、第1金属層5の膜厚より大きくする必要があり、第
1金属層5の膜厚と第2金属層6の膜厚との合計よりも
大きくすることが好ましい。ここでは、第1金属層5の
膜厚と第2金属層6の膜厚との合計よりも大きい3〜5
μm程度以上の大きさにしている。
【0019】ポストベーキングの温度及び時間は、特に
限定されないが、上記の大きさの間隙7を形成するに必
要な温度及び時間に設定することが必要であり、例えば
100℃で30分に設定すればよい。
【0020】次に、第1金属層5をパターン導体層4及
びこれとエッチングレジスト層3との間で露出する下地
導体層2にメッキする第1金属層メッキ工程(E)が行
われる。
【0021】第1金属層5の素材は銅からなるパターン
導体層4及び下地導体層2との接合性に優れ、かつ、銅
からなるパターン導体層4及び下地導体層2へのはんだ
の溶解を防止できるものであればよく、例えば、ニッケ
ル(Ni)が選択される。
【0022】第1金属層5の膜厚は、はんだの拡散が表
面から内側面に達しない程度に設定され、例えば2μm
程度に設定される。これによって、第1金属層5がパタ
ーン導体層4の表面及び側面、下地導体層2のパターン
導体層4とエッチングレジスト層3との間で露出する部
分の表面にわたって一様に連続して形成される。尚、第
1金属層5のメッキ方法としては、パターン導体層4及
び下地導体層2との接合強度を確保するとともに、膜厚
制御が容易な電解メッキ法を採用している。
【0023】次に、第2金属層6を第1金属層5の表面
にメッキする第2金属層メッキ工程(F)が行われる。
第2金属層6の素材は第1金属層5との接合性に優れ、
しかも、はんだに対する濡れ性が優れたものであればよ
く、例えば、金(Au)が選択される。
【0024】第2金属層6の膜厚は、特に限定されない
が、はんだを所定以上の接合強度で接合できる程度であ
ればよく、例えば1μm程度に設定される。第2金属層
6のメッキ方法としては、第1金属層5との接合強度を
確保するとともに、膜厚制御が容易な電解メッキ法を採
用している。
【0025】この後、メッキレジスト層3を剥離するレ
ジスト剥離工程(G)と、下地導体層2の不要部分をエ
ッチングして除去するパネルエッチング工程(H)とが
順に行われる。
【0026】パネルエッチング工程(H)では、エッチ
ング液として銅を選択的に溶蝕するものが使用される
が、パターン導体層4はその表面と側面とをエッチング
液に対して耐エッチング性を有する第1金属層5及び第
2金属層6によって覆われているので、全く溶蝕される
ことはない。
【0027】上記のように、このプリント配線板の導体
パターン形成方法によれば、図3に示す従来方法にポス
トベーキング工程(D)を付加するだけで、図1(H)
に示す本発明の一実施例に係るプリント配線板の導体パ
ターンPが得られる。
【0028】この導体パターンによれば、パターン導体
層4がサイドエッチングされないので、その表面に付着
した第1金属層5及び第2金属層6が基板1の表面から
傘状に浮き上がることはなく、後の工程で第1金属層5
及び第2金属層6が剥離したり、導体パターンPの断面
積、特に、導通性に最も重大な影響を与えるパターン導
体層4の断面積が減少して導体抵抗値が増大したりする
おそれがなくなり、不良品の発生率を減少できるととも
に、製品に対する信頼性が著しく高められる。
【0029】また、パターン導体層4に直接はんだが付
着するおそれがないので、はんだの拡散によりパターン
導体層4の導電性が損なわれるおそれがなく、幅が例え
ば100μm以下の微細な導体パターンにも適用するこ
とができる。
【0030】
【発明の効果】以上のように、本発明によれば、ポスト
ベーキング工程を付加するだけで、パターン導体層のサ
イドエッチングの発生を完全に防止でき、後の工程で第
1金属層及び第2金属層が剥離したり、導体パターンの
導体抵抗値が増大したりすることを確実に防止でき、不
良品の発生率を減少できるとともに、製品に対する信頼
性が著しく高められる。
【0031】また、パターン導体層に直接はんだが付着
するおそれがないので、はんだの拡散によりパターン導
体層の導電性が損なわれるおそれがなく、幅が例えば1
00μm以下の微細な導体パターンにも適用することが
でき、高密度回路の導体パターンの形成に最適である。
【図面の簡単な説明】
【図1】本発明の一実施例に係るプリント配線板の導体
パターンの形成方法のフロー図である。
【図2】従来のプリント配線板の導体パターンの形成方
法のフロー図である。
【図3】従来のプリント配線板の導体パターンの断面図
である。
【図4】他の従来のプリント配線板の導体パターンの形
成方法のフロー図である。
【符号の説明】
1 基板 2 下地導体層 3 メッキレジスト層 4 パターン導体層 5 第1金属層 6 第2金属層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板(1) の表面に順に付着される下地導
    体層(2) 、これと同質のパターン導体層(4) 、パターン
    導体層(4) のはんだ濡れを防止する第1金属層(5) 及び
    はんだの濡れ性が優れた第2金属層(6) を備えるプリン
    ト配線板の導体パターンにおいて、 上記第1金属層(5) がパターン導体層(4) の表面と側面
    とを連続して覆うように形成されることを特徴とする、
    プリント配線板の導体パターン。
  2. 【請求項2】 基板(1) の表面に下地導体層(2) と所定
    のパターンを有するメッキレジスト層(3) とを順に形成
    した後、上記下地導体層(2) にこれと同質のパターン導
    体層(4) 、パターン導体層(4) へのはんだの付着を防止
    する第1金属層(5) 及びはんだの濡れ性が優れた第2金
    属層(6) を順次付着させてからメッキレジスト層(3) を
    剥離し、上記下地導体層(2) を選択的にエッチングす
    る、プリント配線板の導体パターン形成方法において、 パターン導体層(4) を付着させた後、ポストベーキング
    を行うことによりメッキレジスト層(3) を収縮させてか
    ら第1金属層(5) をパターン導体層(4) の表面及び両側
    面に付着させることを特徴とする、プリント配線板の導
    体パターン形成方法。
JP16159591A 1991-07-02 1991-07-02 プリント配線板の導体パターン及びその形成方法 Withdrawn JPH0513933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16159591A JPH0513933A (ja) 1991-07-02 1991-07-02 プリント配線板の導体パターン及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16159591A JPH0513933A (ja) 1991-07-02 1991-07-02 プリント配線板の導体パターン及びその形成方法

Publications (1)

Publication Number Publication Date
JPH0513933A true JPH0513933A (ja) 1993-01-22

Family

ID=15738134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16159591A Withdrawn JPH0513933A (ja) 1991-07-02 1991-07-02 プリント配線板の導体パターン及びその形成方法

Country Status (1)

Country Link
JP (1) JPH0513933A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185108A (ja) * 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2003078234A (ja) * 2001-08-31 2003-03-14 Toppan Printing Co Ltd プリント配線板およびその製造方法
KR20030032819A (ko) * 2001-10-17 2003-04-26 스미토모덴키고교가부시키가이샤 회로기판과 그 제조방법 및 고출력 모듈
US6717262B1 (en) 2000-02-08 2004-04-06 Fujitsu Limited Mounted circuit substrate and method for fabricating the same for surface layer pads that can withstand pad erosion by molten solder applied over a plurality of times
JP2007150059A (ja) * 2005-11-29 2007-06-14 Toppan Printing Co Ltd 回路基板の製造方法
JP2009060072A (ja) * 2007-08-31 2009-03-19 Top Engineering Co Ltd 薄膜金属導電線、およびその製造方法
JP2009212212A (ja) * 2008-03-03 2009-09-17 Shinko Seisakusho:Kk 回路基板の製造方法
JP2017005052A (ja) * 2015-06-08 2017-01-05 株式会社日立パワーソリューションズ 基板及び回路基板の製造方法
JP2020004845A (ja) * 2018-06-28 2020-01-09 凸版印刷株式会社 配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717262B1 (en) 2000-02-08 2004-04-06 Fujitsu Limited Mounted circuit substrate and method for fabricating the same for surface layer pads that can withstand pad erosion by molten solder applied over a plurality of times
US7005318B2 (en) 2000-02-08 2006-02-28 Fujistu Limited Mounted circuit substrate and method for fabricating the same for surface layer pads that can withstand pad erosion by molten solder applied over a plurality of times
JP2002185108A (ja) * 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP4683715B2 (ja) * 2000-12-11 2011-05-18 京セラ株式会社 配線基板
JP2003078234A (ja) * 2001-08-31 2003-03-14 Toppan Printing Co Ltd プリント配線板およびその製造方法
KR20030032819A (ko) * 2001-10-17 2003-04-26 스미토모덴키고교가부시키가이샤 회로기판과 그 제조방법 및 고출력 모듈
JP2007150059A (ja) * 2005-11-29 2007-06-14 Toppan Printing Co Ltd 回路基板の製造方法
JP2009060072A (ja) * 2007-08-31 2009-03-19 Top Engineering Co Ltd 薄膜金属導電線、およびその製造方法
JP2009212212A (ja) * 2008-03-03 2009-09-17 Shinko Seisakusho:Kk 回路基板の製造方法
JP2017005052A (ja) * 2015-06-08 2017-01-05 株式会社日立パワーソリューションズ 基板及び回路基板の製造方法
JP2020004845A (ja) * 2018-06-28 2020-01-09 凸版印刷株式会社 配線基板

Similar Documents

Publication Publication Date Title
US5705857A (en) Capped copper electrical interconnects
US5549808A (en) Method for forming capped copper electrical interconnects
US5120572A (en) Method of fabricating electrical components in high density substrates
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
US4572925A (en) Printed circuit boards with solderable plating finishes and method of making the same
JP2008211257A (ja) 集積型可融リンクを有するプリント回路板アセンブリ
US4640739A (en) Process of producing galvanic layers of solder of precise contour on inorganic substrates
US4964947A (en) Method of manufacturing double-sided wiring substrate
JPH0513933A (ja) プリント配線板の導体パターン及びその形成方法
US4394223A (en) Tin and gold plating process
JPH09232733A (ja) 材料封じ込め手段を有する回路形成基板およびその製法
JPH02253628A (ja) 半導体装置の製造方法
US7076868B2 (en) Wiring circuit board having bumps and method of producing same
KR100351923B1 (ko) 인쇄회로기판 제조방법
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH0442841B2 (ja)
JPH06342796A (ja) 突起電極の形成方法
JPH0656861B2 (ja) 基板間接続子の製造法
JP2005129665A (ja) 半導体装置およびその製造方法
JPH0951155A (ja) ソルダーマスクの形成方法
JPH07161712A (ja) パターン形成方法
JPH05347212A (ja) 薄膜電子部品及びその製造方法
JPS63161646A (ja) 半導体装置の製造方法
JPS6156879B2 (ja)
WO2003069967A1 (fr) Procede de production de substrat de circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008