JPH05217891A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05217891A JPH05217891A JP1699892A JP1699892A JPH05217891A JP H05217891 A JPH05217891 A JP H05217891A JP 1699892 A JP1699892 A JP 1699892A JP 1699892 A JP1699892 A JP 1699892A JP H05217891 A JPH05217891 A JP H05217891A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- amorphous silicon
- film
- grain size
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】アモルファス・シリコン膜の結晶化に伴って発
生する結晶核の生成速度を低下し、結晶粒径が十分に大
きい多結晶シリコン膜を形成することが可能な、半導体
装置の製造方法を提供する。 【構成】基板１上にアモルファス・シリコン膜３を形成
し、アモルファス・シリコン膜３上に、薄い酸化膜４を
形成した後、これに熱処理を行い、前記アモルファス・
シリコン膜３を結晶化させ、結晶粒径の大きい多結晶シ
リコン膜５を形成する。
生する結晶核の生成速度を低下し、結晶粒径が十分に大
きい多結晶シリコン膜を形成することが可能な、半導体
装置の製造方法を提供する。 【構成】基板１上にアモルファス・シリコン膜３を形成
し、アモルファス・シリコン膜３上に、薄い酸化膜４を
形成した後、これに熱処理を行い、前記アモルファス・
シリコン膜３を結晶化させ、結晶粒径の大きい多結晶シ
リコン膜５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、結晶粒径の大きい多結晶シリコン膜が形
成された半導体装置の製造方法に関する。
に係り、特に、結晶粒径の大きい多結晶シリコン膜が形
成された半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
種々の目的で、基板上に多結晶シリコン膜を形成してい
る。その一例として、例えば、基板上に形成した多結晶
シリコン膜に、ソース・ドレインを形成した薄膜トラン
ジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、
以下『ＴＦＴ』という）が挙げられる。
種々の目的で、基板上に多結晶シリコン膜を形成してい
る。その一例として、例えば、基板上に形成した多結晶
シリコン膜に、ソース・ドレインを形成した薄膜トラン
ジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、
以下『ＴＦＴ』という）が挙げられる。
【０００３】このＴＦＴは、一般的に、液晶ディスプレ
イのスイッチング素子やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）メモリセルの
ｐ−ＭＯＳ（ｐ−ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｒａｎｓｉｓｔ
ｏｒ）負荷として用いられ、半導体装置の微細化や高集
積化等に貢献している。
イのスイッチング素子やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）メモリセルの
ｐ−ＭＯＳ（ｐ−ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｒａｎｓｉｓｔ
ｏｒ）負荷として用いられ、半導体装置の微細化や高集
積化等に貢献している。
【０００４】前記ＴＦＴは、例えば、ガラス等からなる
基板上に形成した多結晶シリコン膜にチャネルが形成さ
れるが、このチャネルは、当該多結晶シリコン膜の結晶
粒径が大きいほど、電子や正孔の移動度が増加し、リー
ク電流を抑制（減少）することが知られている。従っ
て、前記多結晶シリコン膜の結晶粒径を大きくするほ
ど、チャネル特性を向上することができる。
基板上に形成した多結晶シリコン膜にチャネルが形成さ
れるが、このチャネルは、当該多結晶シリコン膜の結晶
粒径が大きいほど、電子や正孔の移動度が増加し、リー
ク電流を抑制（減少）することが知られている。従っ
て、前記多結晶シリコン膜の結晶粒径を大きくするほ
ど、チャネル特性を向上することができる。
【０００５】そこで、近年では、結晶粒径の大きい多結
晶シリコン膜を形成する方法として、基板上に、アモル
ファス（非晶質）シリコン膜を形成し、これに熱処理を
行って当該アモルファス・シリコン膜を結晶化する方法
が紹介されている。
晶シリコン膜を形成する方法として、基板上に、アモル
ファス（非晶質）シリコン膜を形成し、これに熱処理を
行って当該アモルファス・シリコン膜を結晶化する方法
が紹介されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来例では、アモルファス・シリコン膜を結晶化させる際
に生じる結晶核が、特に、アモルファス・シリコン膜の
表面で、速い段階から活発に発生する。即ち、前記結晶
核は、アモルファス・シリコン膜の内部に比べ、アモル
ファス・シリコン膜の表面で、急速且つ大量に発生す
る。これは、当該アモルファス・シリコン膜の表面に存
在している原子には、その上部に、結合できる原子が存
在しないため、当該アモルファス・シリコン膜の内部に
存在している原子（結合できる原子が全面に存在する原
子）に比べ、より拡散（移動）しやすく、結晶化しやす
いからである。
来例では、アモルファス・シリコン膜を結晶化させる際
に生じる結晶核が、特に、アモルファス・シリコン膜の
表面で、速い段階から活発に発生する。即ち、前記結晶
核は、アモルファス・シリコン膜の内部に比べ、アモル
ファス・シリコン膜の表面で、急速且つ大量に発生す
る。これは、当該アモルファス・シリコン膜の表面に存
在している原子には、その上部に、結合できる原子が存
在しないため、当該アモルファス・シリコン膜の内部に
存在している原子（結合できる原子が全面に存在する原
子）に比べ、より拡散（移動）しやすく、結晶化しやす
いからである。
【０００７】そして、前記結晶核は、他の結晶核にぶつ
かると、その時点で成長が止まることが知られている。
従って、アモルファス・シリコン膜の表面で、結晶核が
大量に発生すると、当該結晶核同士が速い段階でぶつか
り合うため、当該結晶核は、十分に成長することができ
ず、結晶粒径の大きな多結晶シリコン膜を形成すること
が困難であるという問題があった。また、前記アモルフ
ァス・シリコン膜の内部で、比較的ゆっくり発生した結
晶核も、当該アモルファス・シリコン膜の表面で発生し
た結晶核にぶつかるため、その成長がを妨げられ、結晶
粒径の大きい多結晶シリコン膜の形成が一層困難となる
という問題があった。
かると、その時点で成長が止まることが知られている。
従って、アモルファス・シリコン膜の表面で、結晶核が
大量に発生すると、当該結晶核同士が速い段階でぶつか
り合うため、当該結晶核は、十分に成長することができ
ず、結晶粒径の大きな多結晶シリコン膜を形成すること
が困難であるという問題があった。また、前記アモルフ
ァス・シリコン膜の内部で、比較的ゆっくり発生した結
晶核も、当該アモルファス・シリコン膜の表面で発生し
た結晶核にぶつかるため、その成長がを妨げられ、結晶
粒径の大きい多結晶シリコン膜の形成が一層困難となる
という問題があった。
【０００８】本発明は、このような問題を解決すること
を課題とするものであり、アモルファス・シリコン膜の
結晶化に伴って発生する結晶核の生成速度を低下し、結
晶粒径が十分に大きい多結晶シリコン膜を形成すること
が可能な、半導体装置の製造方法を提供することを目的
とするものである。
を課題とするものであり、アモルファス・シリコン膜の
結晶化に伴って発生する結晶核の生成速度を低下し、結
晶粒径が十分に大きい多結晶シリコン膜を形成すること
が可能な、半導体装置の製造方法を提供することを目的
とするものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明は、基板上に、多結晶シリコン膜が形成され
た半導体装置の製造方法において、前記多結晶シリコン
膜は、基板上にアモルファス・シリコン膜を形成し、当
該アモルファス・シリコン膜上に、薄い酸化膜を形成し
た後に、該アモルファス・シリコン膜を結晶化して形成
することを特徴とする半導体装置の製造方法を提供する
ものである。
に、本発明は、基板上に、多結晶シリコン膜が形成され
た半導体装置の製造方法において、前記多結晶シリコン
膜は、基板上にアモルファス・シリコン膜を形成し、当
該アモルファス・シリコン膜上に、薄い酸化膜を形成し
た後に、該アモルファス・シリコン膜を結晶化して形成
することを特徴とする半導体装置の製造方法を提供する
ものである。
【００１０】
【作用】本発明によれば、基板上にアモルファス・シリ
コン膜を形成し、この上に薄い酸化膜を形成した後、当
該アモルファス・シリコン膜を結晶化し、前記アモルフ
ァス・シリコン膜を多結晶シリコン膜とすることで、結
晶粒径が十分に大きい多結晶シリコン膜を得ることがで
きる。
コン膜を形成し、この上に薄い酸化膜を形成した後、当
該アモルファス・シリコン膜を結晶化し、前記アモルフ
ァス・シリコン膜を多結晶シリコン膜とすることで、結
晶粒径が十分に大きい多結晶シリコン膜を得ることがで
きる。
【００１１】即ち、前記アモルファス・シリコン膜上
に、薄い酸化膜を形成することで、当該アモルファス・
シリコン膜の表面に存在する原子と、当該酸化膜を構成
している原子とを結合させることができる。従って、従
来から結晶核を急速且つ大量に発生する原因となってい
たアモルファス・シリコン膜の表面に存在する原子の拡
散（移動）を抑制することができる。これより、前記ア
モルファス・シリコン膜の表面で、結晶核が発生しなく
なることに加え、当該結晶核は、主に、生成速度が遅い
アモルファス・シリコン膜の内部から発生するようにな
るため、全体的に結晶核の発生量及び生成速度を低下さ
せることができる。従って、アモルファス・シリコン膜
を結晶化する際に、前記結晶核を十分に成長させること
ができる結果、結晶粒径が十分に大きい多結晶シリコン
膜を形成することができる。
に、薄い酸化膜を形成することで、当該アモルファス・
シリコン膜の表面に存在する原子と、当該酸化膜を構成
している原子とを結合させることができる。従って、従
来から結晶核を急速且つ大量に発生する原因となってい
たアモルファス・シリコン膜の表面に存在する原子の拡
散（移動）を抑制することができる。これより、前記ア
モルファス・シリコン膜の表面で、結晶核が発生しなく
なることに加え、当該結晶核は、主に、生成速度が遅い
アモルファス・シリコン膜の内部から発生するようにな
るため、全体的に結晶核の発生量及び生成速度を低下さ
せることができる。従って、アモルファス・シリコン膜
を結晶化する際に、前記結晶核を十分に成長させること
ができる結果、結晶粒径が十分に大きい多結晶シリコン
膜を形成することができる。
【００１２】また、前記薄い酸化膜は、前記多結晶シリ
コン膜を形成した後に行う、諸工程に支承を来すことが
ないため、当該薄い酸化膜の除去工程を省略することが
できる。
コン膜を形成した後に行う、諸工程に支承を来すことが
ないため、当該薄い酸化膜の除去工程を省略することが
できる。
【００１３】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図３は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、基板１上に、公知の方法によ
り、膜厚が６０００Å程度の下地シリコン酸化膜２を形
成する。次に、下地シリコン酸化膜２上に、膜厚が５０
０Å程度のアモルファス・シリコン膜３を形成する。
参照して説明する。図１ないし図３は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、基板１上に、公知の方法によ
り、膜厚が６０００Å程度の下地シリコン酸化膜２を形
成する。次に、下地シリコン酸化膜２上に、膜厚が５０
０Å程度のアモルファス・シリコン膜３を形成する。
【００１４】次いで、図２に示す工程では、図１に示す
工程で得た基板１を、２００℃の酸素雰囲気で、１５分
間酸化し、アモルファス・シリコン膜３上に、膜厚が１
０Å程度の薄いシリコン酸化膜４を形成する。このよう
にすることで、アモルファス・シリコン膜３の表面に存
在する原子が、薄いシリコン酸化膜４に存在する原子と
結合する。尚、薄いシリコン酸化膜４を形成する温度
は、アモルファス・シリコン膜３が結晶化する温度より
低温で行うようにする。
工程で得た基板１を、２００℃の酸素雰囲気で、１５分
間酸化し、アモルファス・シリコン膜３上に、膜厚が１
０Å程度の薄いシリコン酸化膜４を形成する。このよう
にすることで、アモルファス・シリコン膜３の表面に存
在する原子が、薄いシリコン酸化膜４に存在する原子と
結合する。尚、薄いシリコン酸化膜４を形成する温度
は、アモルファス・シリコン膜３が結晶化する温度より
低温で行うようにする。
【００１５】次に、図３に示す工程では、図２に示す工
程で得た基板１を、６００℃、窒素雰囲気で１５時間熱
処理して、アモルファス・シリコン膜３を結晶化し、結
晶粒径が大きい多結晶シリコン膜５を形成する。この
時、アモルファス・シリコン膜３の表面に存在する原子
は、薄いシリコン酸化膜４に存在する原子と結合してい
るため、アモルファス・シリコン膜３の表面に存在する
原子の拡散を抑制することができる。このため、アモル
ファス・シリコン膜３の表面に、結晶核が発生しにくく
なると共に、当該結晶核は、主に、生成速度が遅いアモ
ルファス・シリコン膜３の内部から発生するようにな
る。従って、全体的に結晶核の発生量及び生成速度を低
下させることができるため、前記結晶核が十分に成長す
る結果、多結晶シリコン膜の結晶粒径を大きくすること
ができる。
程で得た基板１を、６００℃、窒素雰囲気で１５時間熱
処理して、アモルファス・シリコン膜３を結晶化し、結
晶粒径が大きい多結晶シリコン膜５を形成する。この
時、アモルファス・シリコン膜３の表面に存在する原子
は、薄いシリコン酸化膜４に存在する原子と結合してい
るため、アモルファス・シリコン膜３の表面に存在する
原子の拡散を抑制することができる。このため、アモル
ファス・シリコン膜３の表面に、結晶核が発生しにくく
なると共に、当該結晶核は、主に、生成速度が遅いアモ
ルファス・シリコン膜３の内部から発生するようにな
る。従って、全体的に結晶核の発生量及び生成速度を低
下させることができるため、前記結晶核が十分に成長す
る結果、多結晶シリコン膜の結晶粒径を大きくすること
ができる。
【００１６】その後、所望の工程を行い半導体装置を完
成する。次に、前記実施例でアモルファス・シリコン膜
を結晶化する際に生じる結晶核の発生数と、前記薄いシ
リコン酸化膜を形成せずにアモルファス・シリコン膜を
結晶化する（従来例）際に生じる結晶核の発生数との比
較を行った。この結果を図４に示す。
成する。次に、前記実施例でアモルファス・シリコン膜
を結晶化する際に生じる結晶核の発生数と、前記薄いシ
リコン酸化膜を形成せずにアモルファス・シリコン膜を
結晶化する（従来例）際に生じる結晶核の発生数との比
較を行った。この結果を図４に示す。
【００１７】図４から、本実施例は、従来例に比べ、結
晶核の発生量が１／６〜１／７程度と少ないことが確認
された。また、本実施例で得た多結晶シリコン膜の結晶
粒径の大きさと、前記従来の方法で得た多結晶シリコン
膜の結晶粒径の大きさとを比較した。この結果を図５に
示す。
晶核の発生量が１／６〜１／７程度と少ないことが確認
された。また、本実施例で得た多結晶シリコン膜の結晶
粒径の大きさと、前記従来の方法で得た多結晶シリコン
膜の結晶粒径の大きさとを比較した。この結果を図５に
示す。
【００１８】図５から、本実施例で得た多結晶シリコン
膜は、結晶粒径が３μｍ程度と大きいのに対し、従来例
は、結晶粒径が０．３μｍ程度と小さいことが確認され
た。次に、本発明に係る多結晶シリコン膜の形成方法を
利用して、ＴＦＴを形成する例について、図面を参照し
て説明する。図６ないし図９は、本発明に係る半導体装
置（ＴＦＴ）の製造工程の一部を示す断面図である。
膜は、結晶粒径が３μｍ程度と大きいのに対し、従来例
は、結晶粒径が０．３μｍ程度と小さいことが確認され
た。次に、本発明に係る多結晶シリコン膜の形成方法を
利用して、ＴＦＴを形成する例について、図面を参照し
て説明する。図６ないし図９は、本発明に係る半導体装
置（ＴＦＴ）の製造工程の一部を示す断面図である。
【００１９】図６に示す工程では、基板１上に、公知の
方法で、膜厚が６０００Å程度の層間絶縁膜６を介し
て、ゲート電極７を形成する。次に、図７に示す工程で
は、図６に示す工程で得た基板１上に、公知の方法によ
り、膜厚が２００Å程度のゲート絶縁膜８を形成する。
次に、ゲート絶縁膜８上に、膜厚が５００Å程度のアモ
ルファス・シリコン膜３を形成する。
方法で、膜厚が６０００Å程度の層間絶縁膜６を介し
て、ゲート電極７を形成する。次に、図７に示す工程で
は、図６に示す工程で得た基板１上に、公知の方法によ
り、膜厚が２００Å程度のゲート絶縁膜８を形成する。
次に、ゲート絶縁膜８上に、膜厚が５００Å程度のアモ
ルファス・シリコン膜３を形成する。
【００２０】次いで、図８に示す工程では、図７に示す
工程で得た基板１を、２００℃の酸素雰囲気で、１５分
間酸化し、アモルファス・シリコン膜３上に、膜厚が１
０Å程度の薄いシリコン酸化膜４を形成する。次に、図
９に示す工程では、図８に示す工程で得た基板１を、６
００℃、窒素雰囲気で１５時間熱処理して、アモルファ
ス・シリコン膜３を結晶化し、結晶粒径が大きい多結晶
シリコン膜５を形成する。次いで、結晶粒径が大きい多
結晶シリコン膜５のソース９、ドレイン１０領域に、所
望の不純物イオンを導入し、ソース９、ドレイン１０を
形成する。このようにして、結晶粒径が大きい多結晶シ
リコン膜５に、チャネルを形成した。
工程で得た基板１を、２００℃の酸素雰囲気で、１５分
間酸化し、アモルファス・シリコン膜３上に、膜厚が１
０Å程度の薄いシリコン酸化膜４を形成する。次に、図
９に示す工程では、図８に示す工程で得た基板１を、６
００℃、窒素雰囲気で１５時間熱処理して、アモルファ
ス・シリコン膜３を結晶化し、結晶粒径が大きい多結晶
シリコン膜５を形成する。次いで、結晶粒径が大きい多
結晶シリコン膜５のソース９、ドレイン１０領域に、所
望の不純物イオンを導入し、ソース９、ドレイン１０を
形成する。このようにして、結晶粒径が大きい多結晶シ
リコン膜５に、チャネルを形成した。
【００２１】その後、所望の工程を行い、ＴＦＴを完成
するが、薄いシリコン酸化膜４は、結晶粒径が大きい多
結晶シリコン膜５を形成した後に行う、諸工程に支承を
来すことがないため、除去しなくてもよい。前記工程に
より、チャネル部が、結晶粒径の大きい多結晶シリコン
膜５からなるＴＦＴを得た。
するが、薄いシリコン酸化膜４は、結晶粒径が大きい多
結晶シリコン膜５を形成した後に行う、諸工程に支承を
来すことがないため、除去しなくてもよい。前記工程に
より、チャネル部が、結晶粒径の大きい多結晶シリコン
膜５からなるＴＦＴを得た。
【００２２】このようにして得たＴＦＴのチャネルは、
電子や正孔の移動度が増加し、リーク電流を抑制され、
チャネル特性が向上していた。尚、本実施例では、結晶
粒径の大きい多結晶シリコン膜に、ソース・ドレイン
部、チャネル部を形成したＴＦＴについて説明したが、
これに限らず、他の部分（素子）に使用するために、前
記結晶粒径の大きい多結晶シリコン膜を形成してもよい
ことは勿論である。
電子や正孔の移動度が増加し、リーク電流を抑制され、
チャネル特性が向上していた。尚、本実施例では、結晶
粒径の大きい多結晶シリコン膜に、ソース・ドレイン
部、チャネル部を形成したＴＦＴについて説明したが、
これに限らず、他の部分（素子）に使用するために、前
記結晶粒径の大きい多結晶シリコン膜を形成してもよい
ことは勿論である。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
基板上に形成したアモルファス・シリコン膜上に、薄い
酸化膜を形成することで、当該アモルファス・シリコン
膜の表面に存在する原子と、当該酸化膜を構成している
原子とを結合させることができる。従って、前記アモル
ファス・シリコン膜を結晶化する際、従来から結晶核を
急速且つ大量に発生する原因となっていたアモルファス
・シリコン膜の表面に存在する原子の拡散を抑制するこ
とができる。このため、前記アモルファス・シリコン膜
の表面で、結晶核が発生しなくなることに加え、当該結
晶核は、主に、生成速度が遅いアモルファス・シリコン
膜の内部から発生するようになる。従って、全体的に結
晶核の発生量及び生成速度を低下させることができるた
め、前記結晶核を十分に成長させることができる。この
結果、結晶粒径が十分に大きい多結晶シリコン膜を形成
することができる。
基板上に形成したアモルファス・シリコン膜上に、薄い
酸化膜を形成することで、当該アモルファス・シリコン
膜の表面に存在する原子と、当該酸化膜を構成している
原子とを結合させることができる。従って、前記アモル
ファス・シリコン膜を結晶化する際、従来から結晶核を
急速且つ大量に発生する原因となっていたアモルファス
・シリコン膜の表面に存在する原子の拡散を抑制するこ
とができる。このため、前記アモルファス・シリコン膜
の表面で、結晶核が発生しなくなることに加え、当該結
晶核は、主に、生成速度が遅いアモルファス・シリコン
膜の内部から発生するようになる。従って、全体的に結
晶核の発生量及び生成速度を低下させることができるた
め、前記結晶核を十分に成長させることができる。この
結果、結晶粒径が十分に大きい多結晶シリコン膜を形成
することができる。
【図１】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図４】本実施例における結晶核の発生数と、従来例に
おける結晶核の発生数との比較図である。
おける結晶核の発生数との比較図である。
【図５】本実施例で得た多結晶シリコン膜の結晶粒径の
大きさと、従来法で得た多結晶シリコン膜の結晶粒径の
大きさとの比較図である。
大きさと、従来法で得た多結晶シリコン膜の結晶粒径の
大きさとの比較図である。
【図６】本発明に係る半導体装置（ＴＦＴ）の製造工程
の一部を示す断面図である。
の一部を示す断面図である。
【図７】本発明に係る半導体装置（ＴＦＴ）の製造工程
の一部を示す断面図である。
の一部を示す断面図である。
【図８】本発明に係る半導体装置（ＴＦＴ）の製造工程
の一部を示す断面図である。
の一部を示す断面図である。
【図９】本発明に係る半導体装置（ＴＦＴ）の製造工程
の一部を示す断面図である。
の一部を示す断面図である。
１ 基板 ２ 下地シリコン酸化膜 ３ アモルファス・シリコン膜 ４ 薄いシリコン酸化膜 ５ 結晶粒径が大きい多結晶シリコン膜 ６ 層間絶縁膜 ７ ゲート電極 ８ ゲート酸化膜 ９ ソース １０ ドレイン
Claims (1)
- 【請求項１】 基板上に、多結晶シリコン膜が形成され
た半導体装置の製造方法において、 前記多結晶シリコン膜は、基板上にアモルファス・シリ
コン膜を形成し、当該アモルファス・シリコン膜上に、
薄い酸化膜を形成した後に、該アモルファス・シリコン
膜を結晶化して形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1699892A JPH05217891A (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1699892A JPH05217891A (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05217891A true JPH05217891A (ja) | 1993-08-27 |
Family
ID=11931684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1699892A Pending JPH05217891A (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05217891A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109218A (en) * | 1990-08-02 | 1992-04-28 | Leak-X Corporation | Hydrocarbon detection circuit |
| KR970004054A (ko) * | 1995-06-24 | 1997-01-29 | 반도체 소자의 폴리실리콘층 형성방법 | |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
-
1992
- 1992-01-31 JP JP1699892A patent/JPH05217891A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109218A (en) * | 1990-08-02 | 1992-04-28 | Leak-X Corporation | Hydrocarbon detection circuit |
| KR970004054A (ko) * | 1995-06-24 | 1997-01-29 | 반도체 소자의 폴리실리콘층 형성방법 | |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH08288515A (ja) | 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 | |
| JPH05217891A (ja) | 半導体装置の製造方法 | |
| JPH0322540A (ja) | 半導体装置の製造方法 | |
| US5821157A (en) | Argon amorphizing polysilicon layer fabrication | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH0738118A (ja) | 薄膜トランジスタの製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| KR960004903B1 (ko) | 반도체장치의 제조방법 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JP2910752B2 (ja) | 半導体装置の製造方法 | |
| KR0129817B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JPH05226362A (ja) | 半導体装置の製造方法 | |
| JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH04152639A (ja) | 半導体装置の製造方法 | |
| JP2760449B2 (ja) | 半導体薄膜の製造方法 | |
| JPH06260416A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 |