JPH0521690A - Multilayer lead frame provided with heat dissipating plate - Google Patents
Multilayer lead frame provided with heat dissipating plateInfo
- Publication number
- JPH0521690A JPH0521690A JP17660091A JP17660091A JPH0521690A JP H0521690 A JPH0521690 A JP H0521690A JP 17660091 A JP17660091 A JP 17660091A JP 17660091 A JP17660091 A JP 17660091A JP H0521690 A JPH0521690 A JP H0521690A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- conductor layer
- power supply
- lead frame
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置用の放熱板付き多層リードフレームに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-sealed multi-layer lead frame with a heat sink for a semiconductor device.
【０００２】[0002]
【従来の技術】従来、半導体装置用のリードフレーム
は、半導体パッケージを小型化するため、平板上の金属
製の一層のリードフレームから構成されている。このよ
うな一層のリードフレームは、形状が簡単であるが、リ
ードフレームおよび半導体素子の電源用の端子と信号用
の端子が同一平面上に互いに近接して配置されているた
め、相互の端子間で電磁的な干渉が発生する。すなわ
ち、高い周波数の信号を伝送する場合にクロストークが
発生し、良好な伝送特性が得られないという欠点があっ
た。また、誘導電流を適当に除去できる接地層等もない
ため、静電容量が大きくなり、これも伝送特性の低下の
原因となっている。2. Description of the Related Art Conventionally, a lead frame for a semiconductor device is composed of a flat metal one-layer lead frame in order to miniaturize a semiconductor package. Such a one-layer lead frame has a simple shape, but since the lead frame and the power supply terminal and the signal terminal of the semiconductor element are arranged close to each other on the same plane, the lead frame and Electromagnetic interference occurs. That is, there is a drawback that crosstalk occurs when a high frequency signal is transmitted and good transmission characteristics cannot be obtained. Further, since there is no ground layer or the like capable of appropriately removing the induced current, the electrostatic capacity becomes large, which also causes the deterioration of the transmission characteristics.
【０００３】この欠点を解消するため、近年では、例え
ばリードフレームに絶縁層を介し接地板および電源供給
板をサンドウィッチ状に設けて、半導体素子の接地端子
および電源端子を接地板および電源供給板にそれぞれボ
ンディング接続した多層構造のリードフレームも発表さ
れている。In order to solve this drawback, in recent years, for example, a ground plate and a power supply plate are provided in a sandwich shape on a lead frame via an insulating layer so that the ground terminal and the power supply terminal of a semiconductor element are used as the ground plate and the power supply plate. A multi-layered lead frame with bonding connections has also been announced.
【０００４】また、近年ゲートアレイの高速化および演
算容量の向上のため、パッケージの消費電力はますます
増加する方向にあり、パッケージの放熱が大きな問題と
なっている。このためリードフレームに銅板等の放熱板
を張り付けた構造のものが発表されている。Further, in recent years, the power consumption of the package has been increasing more and more due to the speeding up of the gate array and the improvement of the computing capacity, and heat dissipation of the package has become a big problem. Therefore, a structure in which a heat dissipation plate such as a copper plate is attached to the lead frame has been announced.
【０００５】[0005]
【発明が解決しようとする課題】本発明の目的は、リー
ドフレームを多層構造として、伝送特性の向上を図ると
ともに、消費電力の増加に対応できるパッケージ用の放
熱板付き多層リードフレームを提供するものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a multi-layered lead frame with a heat dissipation plate for a package, which has a multi-layered lead frame to improve transmission characteristics and can cope with an increase in power consumption. Is.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、接地または電源供給用導体層と、
前記導体層上に設けられ半導体素子を搭載する絶縁層
と、前記絶縁層上にエッチングまたは蒸着により微細に
形成されるインナーリードと、金属フレームにより形成
され接地または電源供給用リードおよび信号用リードと
なるアウターリードとを備え、前記インナーリードとア
ウターリードの信号用リードとが接合により電気的に接
続され、前記アウターリードの接地または電源供給用リ
ードが前記導体層に接続され、前記絶縁層には前記半導
体素子の電極と前記導体層とをワイヤボンディングする
ための複数の開口部が設けられ、前記導体層に放熱板を
取付けてなる放熱板付き多層リードフレームが提供され
る。To achieve the above object, according to the present invention, a conductor layer for grounding or power supply,
An insulating layer provided on the conductor layer for mounting a semiconductor element, an inner lead finely formed on the insulating layer by etching or vapor deposition, and a ground or power supply lead and a signal lead formed of a metal frame. An outer lead, wherein the inner lead and the signal lead of the outer lead are electrically connected by joining, and the ground or power supply lead of the outer lead is connected to the conductor layer, and the insulating layer is Provided is a multilayer lead frame with a heat dissipation plate, which is provided with a plurality of openings for wire-bonding the electrodes of the semiconductor element and the conductor layer, and has a heat dissipation plate attached to the conductor layer.
【０００７】前記インナーリードの先端部および前記絶
縁層の開口部を経て露出する前記導体層に金または銀め
っきを施すのが好ましい。It is preferable that the conductor layer exposed through the tip of the inner lead and the opening of the insulating layer is plated with gold or silver.
【０００８】本発明は以下の技術の確立に基づいてい
る。
（イ）インナーリードとアウターリードのピッチ０．３
７ｍｍのマイクロ半田接合技術を開発してリードフレー
ムの多層構造を可能にした。
（ロ）フレキシブルプリント基板の裏面に接地または電
源供給用の導体層を形成して、誘導電流の除電を行っ
た。
（ハ）絶縁層をポリイミドとしたため、従来のパッケー
ジ封止レジンと比べて誘電率が３．９から２．０に低下
し、このため容量が低下した。
（ニ）電源供給または接地用の開口部の低部からワイヤ
ボンディングする技術を確立した。The present invention is based on the establishment of the following technology. (A) Inner lead and outer lead pitch 0.3
We have developed a 7mm micro-solder bonding technology to enable a multilayer structure of the lead frame. (B) A conductor layer for grounding or power supply was formed on the back surface of the flexible printed board to remove the induced current. (C) Since the insulating layer is made of polyimide, the dielectric constant is reduced from 3.9 to 2.0 as compared with the conventional package sealing resin, and thus the capacitance is reduced. (D) A technique for wire bonding was established from the lower part of the opening for power supply or grounding.
【０００９】本発明の多層リードフレームでは、エッチ
ングまたは蒸着によりインナーリードを微細に形成する
ため、リードのピッチを大幅に小さくすることができ
る。さらに、インナーリードと、テープ状に形成された
アウターリードの信号用リードとが適宜に位置合わせさ
れた後に、例えばマイクロ接合により接合されるため、
フレーム上のアウターリードと絶縁層上のインナーリー
ドとが正確、かつ電気的に接続される。In the multilayer lead frame of the present invention, the inner leads are finely formed by etching or vapor deposition, so that the lead pitch can be greatly reduced. Furthermore, since the inner lead and the signal lead of the outer lead formed in a tape shape are appropriately aligned, they are joined by, for example, micro joining,
The outer lead on the frame and the inner lead on the insulating layer are accurately and electrically connected.
【００１０】その他に、アウターリードの接地または電
源供給用リードが接地または電源供給用導体層に接続さ
れるため、接地または電源供給用リードからの電源供給
が接地または電源供給用導体層で均等化されるため、電
圧を安定供給することができ、また、半導体素子搭載後
の電源供給時にＩＣチップの特定位置に電流が集中した
としても、上記導体層に速やかに短絡され、このため特
定のリードに電流が集中することはない。In addition, since the ground or power supply lead of the outer lead is connected to the ground or power supply conductor layer, the power supply from the ground or power supply lead is equalized by the ground or power supply conductor layer. Therefore, the voltage can be stably supplied, and even if the current is concentrated at a specific position of the IC chip when the power is supplied after the semiconductor element is mounted, the current is quickly short-circuited to the conductor layer, so that the specific lead is provided. The current is never concentrated on.
【００１１】また、絶縁層上に開口部を複数個設けて、
この開口部から上記導体層が露出するため、前記導体層
と半導体素子の電源端子とを開口部を経て直接ワイヤボ
ンディングすることができ、また他のリードとの絶縁も
確実となる。A plurality of openings are provided on the insulating layer,
Since the conductor layer is exposed from the opening, the conductor layer and the power supply terminal of the semiconductor element can be directly wire-bonded through the opening, and the insulation from other leads can be ensured.
【００１２】導体層に接地されると、誘導電流を取り除
くことができ、インダクタンスを小さくすることができ
る。さらに、導体層と半導体素子の電源端子とのボンデ
ィング接続は、半導体素子の周囲の接続しやすい箇所へ
形成した場合には、ワイヤボンディングされたワイヤの
長さが、一層リードフレームに比べて小さくなり、これ
も遅延時間の減少に役立つ。このワイヤ長の減少は、こ
のほかに、ワイヤの自己インダクタンスの減少をもたら
し、このためスイッチングの際の電位変動を小さくする
作用がある。When the conductor layer is grounded, the induced current can be removed and the inductance can be reduced. Further, in the bonding connection between the conductor layer and the power supply terminal of the semiconductor element, the length of the wire-bonded wire becomes smaller than that of the lead frame when it is formed at a place around the semiconductor element that is easily connected. , Which also helps reduce the delay time. This reduction in wire length also causes a reduction in the self-inductance of the wire, which has the effect of reducing the potential fluctuation during switching.
【００１３】好ましくは、インナーリードの先端部と絶
縁層の開口部を経て露出する導体層に金または銀めっき
を施すのが良い。この理由は、ボンディングワイヤの付
きを良くするとともに接続不良に起因する浮遊容量をな
くすためである。Preferably, the conductor layer exposed through the tip of the inner lead and the opening of the insulating layer is plated with gold or silver. The reason for this is to improve the attachment of the bonding wires and to eliminate the stray capacitance due to poor connection.
【００１４】次に、パッケージの放熱性の要求について
述べる。現在のゲートアレイパッケージのピン数は２０
８ピンが最大で、この時の消費電力は１．０Ｗ程度が標
準となっている。しかし、高速化と演算容量向上の目的
のために、次第に多ピン化と動作電圧の増加が要求され
ており、このため必然的に消費電力が増すことになる。
また、多ピン化につれて、ＩＣを動作させる電源ピンの
数を増やして、高速化に対応しようとする傾向がますま
す消費電力の増加を助長している。Next, the requirements for heat dissipation of the package will be described. The current gate array package has 20 pins
The maximum number is 8 pins, and the standard power consumption at this time is about 1.0W. However, for the purpose of speeding up and improving the computing capacity, the number of pins and the operating voltage are gradually increased, which inevitably increases the power consumption.
In addition, as the number of pins increases, the number of power supply pins for operating the IC increases, and there is a tendency to try to cope with the increase in speed, further increasing the power consumption.
【００１５】従って、伝送特性の改良と放熱特性の改良
は、パッケージに等しく求められている最大の要求特性
となってきた。Therefore, the improvement of the transmission characteristics and the improvement of the heat dissipation characteristics have become the maximum required characteristics which are equally required for the package.
【００１６】本発明者等は先きに伝送特性にすぐれた多
層構造のリードフレームを提供したが、この構造は、電
源または放熱として用いることができる導体層を持って
おり、これ自身金属板でできているために、これ自身が
放熱板の役目を持ち一層形式のリードフレームと比較す
ると４０％熱抵抗を低減できる構造となっているが、本
発明者等はこれをさらに改善した放熱板付きの多層リー
ドフレームを提供するものである。The inventors of the present invention previously provided a lead frame having a multilayer structure having excellent transmission characteristics. This structure has a conductor layer that can be used as a power source or a heat sink, and is itself a metal plate. Because of this, the structure itself has the function of a heat sink and has a structure that can reduce the thermal resistance by 40% compared to a single-layer type lead frame, but the present inventors have further improved this structure with a heat sink. The present invention provides a multi-layered lead frame.
【００１７】以下に本発明をさらに詳細に説明する。The present invention will be described in more detail below.
【００１８】図１は、本発明の一実施例を示す一部断面
説明図である。ところで、図面は、説明のために一部を
省略したり、簡略化してあり、実際のものとは異なるこ
とに注意されたい。リードフレーム１１は外枠１３を備
え、この外枠１３からアウターリード１５（１５ａ，１
５ｂ）が外枠１３の中心近傍に向かって延設されてい
る。FIG. 1 is a partial sectional explanatory view showing an embodiment of the present invention. By the way, it should be noted that the drawings are partially omitted or simplified for the sake of explanation, and are different from actual ones. The lead frame 11 includes an outer frame 13 from which the outer leads 15 (15a, 1
5b) is extended toward the vicinity of the center of the outer frame 13.
【００１９】リードフレーム１１の外枠１３の中心部に
はフレキシブル多層配線基板１７（以下、多層配線基板
という）が配置される。この多層配線基板１７は、上側
に、例えばポリイミドよりなる絶縁フィルム層１９と、
下側に、例えば銅よりなる接地または電源供給用導体層
２１との２層からなっている。実施例においては、前記
絶縁フィルム層１９は片面（すなわち上面）銅箔付ポリ
イミドフィルムとしている。At the center of the outer frame 13 of the lead frame 11, a flexible multilayer wiring board 17 (hereinafter referred to as a multilayer wiring board) is arranged. This multilayer wiring board 17 has an insulating film layer 19 made of, for example, polyimide on the upper side,
On the lower side, it is composed of two layers, for example, a ground and a power supply conductor layer 21 made of copper. In the embodiment, the insulating film layer 19 is a polyimide film with a copper foil on one surface (that is, an upper surface).
【００２０】この銅箔は後にエッチングされてインナー
リードとなる。絶縁フィルム層１９は、接地または電源
供給用ホール２３とロックホール２５とがプレスパンチ
ング等により開口されており、さらに多層配線基板１７
の四隅に切り欠き２９を設けている。この絶縁フィルム
層１９に導体層２１が接着剤等により貼着されている。
この多層配線基板１７の絶縁フィルム層１９の上側表面
に貼付された銅箔を、例えばエッチングまたは蒸着し
て、インナーリード２７が形成されている。このインナ
ーリード２７の内側先端には、ワイヤボンディング接続
が良好になされるように、例えばＳｎ−Ｎｉの下地の上
に金のような良導体がめっきされている。前記多層配線
基板１７のホール２３にも、例えばＳｎ−Ｎｉの下地の
上に金のような良導体がめっきされている。This copper foil is later etched to become inner leads. The insulating film layer 19 has a ground or power supply hole 23 and a lock hole 25 opened by press punching or the like.
The cutouts 29 are provided at the four corners. A conductor layer 21 is attached to the insulating film layer 19 with an adhesive or the like.
Inner leads 27 are formed by, for example, etching or vapor-depositing a copper foil attached to the upper surface of the insulating film layer 19 of the multilayer wiring board 17. At the inner tip of the inner lead 27, a good conductor such as gold is plated, for example, on the base of Sn-Ni so that the wire bonding connection can be made well. In the hole 23 of the multilayer wiring board 17, for example, a good conductor such as gold is plated on the base of Sn-Ni.
【００２１】前記リードフレーム１１のアウターリード
１５と、多層配線基板１７のインナーリード２７との電
気的接続は、アウターリード１５の先端に半田めっきを
施した後、アウターリード１５とインナーリード２７と
を適切に重複配置させ、それらを赤外線ビーム加熱法に
より加熱圧着して達成されている。The outer leads 15 of the lead frame 11 and the inner leads 27 of the multilayer wiring board 17 are electrically connected to each other by solder-plating the ends of the outer leads 15 and then connecting the outer leads 15 and the inner leads 27. This is achieved by appropriately overlapping and arranging them by thermocompression bonding by an infrared beam heating method.
【００２２】ところで、この図において、リードフレー
ム１１のアウターリード１５は、外枠１３の、例えば四
隅近傍からそれぞれ延在するリードを接地または電源供
給用リード１５ａとし、その他を信号用リード１５ｂと
している。信号用リード１５ｂは、上述したようにイン
ナーリード２７との接続がなされているが、接地または
電源供給用リード１５ａは、導体層２１に直接接地され
る。この接地のため、まず、前記絶縁フィルム層１９の
切り欠き２９から露出する導体層２１の隅部に半田めっ
きによりバンプ３１を形成し、このバンプ３１に接地ま
たは電源供給用リード１５ａの先端をあて、加熱圧着し
て、導体層２１と接地または電源供給用リード１５ａと
を導通接続している。In the figure, the outer leads 15 of the lead frame 11 are ground or power supply leads 15a extending from, for example, the four corners of the outer frame 13, and signal leads 15b. . The signal lead 15b is connected to the inner lead 27 as described above, but the ground or power supply lead 15a is directly grounded to the conductor layer 21. For this grounding, first, bumps 31 are formed by solder plating on the corners of the conductor layer 21 exposed from the notches 29 of the insulating film layer 19, and the tips of the grounding or power supply leads 15a are applied to the bumps 31. The conductor layer 21 is electrically connected to the ground or power supply lead 15a by thermocompression bonding.
【００２３】さらに、接地または電源供給用導体層２１
には放熱板３６が半田付け、あるいは熱伝導性エポキシ
系接着剤または両面接着テープ等で張付けられている
（図２参照）。Further, a conductor layer 21 for grounding or power supply
A heat radiating plate 36 is soldered to or bonded with a heat conductive epoxy adhesive or a double-sided adhesive tape (see FIG. 2).
【００２４】この構造のリードフレームを用いて素子３
３を搭載し、さらにモールドレジン３９によりモールド
すると図２の断面構造になる。放熱板３６はモールドレ
ジン３９から露出しており熱が外部に効果的に放出され
る。An element 3 is manufactured by using the lead frame having this structure.
3 is mounted and further molded by the mold resin 39, the cross-sectional structure of FIG. 2 is obtained. The heat dissipation plate 36 is exposed from the mold resin 39, and heat is effectively radiated to the outside.
【００２５】放熱板には通常アルミナ（Ａｌ2 Ｏ3 ）、
Ｃｕ板等がすぐれているがこれに限るものではない。Alumina (Al 2 O 3 ) is usually used for the heat sink.
A Cu plate or the like is excellent, but it is not limited to this.
【００２６】[0026]
【実施例】以下に本発明を実施例に基づき具体的に説明
する。EXAMPLES The present invention will be specifically described below based on examples.
【００２７】（実施例１）まず、厚さ０．１５ｍｍの４
２％Ｆｅ−Ｎｉ合金を用いて、図２および図３に示すよ
うな、外枠１３およびアウターリード１５を作製した。
ここで、アウターリード１５の先端におけるピッチは
０．３７ｍｍとした。次に厚さ０．０７ｍｍの、ポリイ
ミド絶縁フィルム層に接地または電源供給用ホール２３
を穿設し、このポリイミド絶縁フィルム層の片面に厚さ
０．００５〜０．０１ｍｍの銅箔を接着した二層の多層
配線基板１７を作製した。この多層配線基板１７に厚さ
０．０２ｍｍの銅箔を貼付し、エッチングして０．１２
ｍｍピッチのインナーリード２７を形成し、インナーリ
ード２７の内側端部にＡｕ／Ｎｉめっきを施し、インナ
ーリード２７の外側端部に半田めっきが施されたアウタ
ーリード１５の信号用リード１５ｂを一部重複させて赤
外線ビーム加熱法により加熱圧着した。なお、符号３７
は半田接合層である。この一方で、多層配線基板１７の
絶縁フィルム１９から導体層（金属板）２１が露出した
切り欠き２９に、半田または異方性導電膜によりバンプ
３１を形成し、このバンプ３１に接地または電源供用リ
ード１５ａを熱圧着して接続し、多層リードフレームを
作製した。(Embodiment 1) First, 4 having a thickness of 0.15 mm is used.
An outer frame 13 and an outer lead 15 as shown in FIGS. 2 and 3 were produced using a 2% Fe-Ni alloy.
Here, the pitch at the tips of the outer leads 15 was 0.37 mm. Next, a 0.07 mm thick polyimide insulating film layer is provided with a grounding or power supply hole 23.
And a copper foil having a thickness of 0.005 to 0.01 mm was adhered to one surface of this polyimide insulating film layer to prepare a two-layered multilayer wiring board 17. A copper foil having a thickness of 0.02 mm is attached to the multilayer wiring board 17 and etched to a thickness of 0.12.
The inner lead 27 of mm pitch is formed, the inner end of the inner lead 27 is plated with Au / Ni, and the outer end of the inner lead 27 is solder-plated. They were overlapped and thermocompression bonded by an infrared beam heating method. Note that reference numeral 37
Is a solder joint layer. On the other hand, a bump 31 is formed by solder or an anisotropic conductive film in the notch 29 in which the conductor layer (metal plate) 21 is exposed from the insulating film 19 of the multilayer wiring board 17, and the bump 31 is grounded or supplied with power. The leads 15a were thermocompression-bonded and connected to produce a multilayer lead frame.
【００２８】最後に、アルミナ製放熱板（２ｍｍ厚さ）
を接地または電源用の導体層２１の裏側に取付けた。取
付けは半導体素子の取付け用に用いた熱伝導性にすぐれ
た導電性エポキシ樹脂を用いた。Finally, an alumina heat sink (2 mm thick)
Was attached to the back side of the conductor layer 21 for grounding or power supply. A conductive epoxy resin having excellent thermal conductivity used for mounting the semiconductor element was used for mounting.
【００２９】このようにして作製した多層リードフレー
ム１１に、一辺が１３．５ｍｍの３０４ピンのＱＦＰ用
の半導体素子３３を接着等により搭載し、この半導体素
子３３の信号端子をインナーリード２７のめっき端部に
直径２５μm の金製のボンディングワイヤ３５でボンデ
ィングし、同じく半導体素子３３の電源供給および接地
用端子を多層配線基板１７の接地または電源供給用ホー
ル２３に同様にボンディングし、モールドレジン３９を
トランスファーモールドにより注入して３０４ピンの半
導体装置を作製した。On the multi-layer lead frame 11 thus manufactured, a 304-pin QFP semiconductor element 33 having a side of 13.5 mm is mounted by adhesion or the like, and the signal terminal of this semiconductor element 33 is plated with the inner lead 27. The end is bonded with a gold bonding wire 35 having a diameter of 25 μm, the power supply and ground terminals of the semiconductor element 33 are similarly bonded to the ground or power supply hole 23 of the multilayer wiring board 17, and the mold resin 39 is formed. A 304-pin semiconductor device was manufactured by injection by transfer molding.
【００３０】比較のため、従来の一層のフレキシブル配
線基板を用いて、同様にして半導体装置を作製した（比
較例）。For comparison, a semiconductor device was similarly prepared using a conventional one-layer flexible wiring board (comparative example).
【００３１】これら半導体装置において、電源および接
地リードおよび信号リードの各々について、電気特性を
測定した。各測定において、各リードフレームにつき１
０個の接地または電源供給用リードならびに信号用リー
ドを１０フレームについて測定し、合計１０フレーム×
１０リード＝１００リード測定して、これらの最低値、
最高値および平均値を求めた。この結果を表１に示す。In these semiconductor devices, the electrical characteristics of each of the power supply, ground lead and signal lead were measured. 1 for each leadframe in each measurement
Zero ground or power supply leads and signal leads were measured for 10 frames, for a total of 10 frames ×
10 leads = 100 leads measured, these minimum values,
The highest value and average value were calculated. The results are shown in Table 1.
【００３２】また、放熱特性については、薄型のペーパ
ーセラミックヒーターを半導体素子のかわりに埋めこん
で、内部加熱して熱抵抗を求めた。測定値を表２に示
す。Regarding the heat dissipation characteristics, a thin paper ceramic heater was embedded instead of the semiconductor element, and internal heating was performed to obtain the thermal resistance. The measured values are shown in Table 2.
【００３３】[0033]
【表１】 [Table 1]
【００３４】この表から分かるように、本発明例による
多層リードフレームを用いた半導体装置の信号用リード
間容量およびインピーダンスは、従来の一層のリードフ
レームを用いた半導体装置の信号用リード（比較例）と
比べて、格段に低減されている。また、接地または電源
供給用のリードの抵抗およびインダクタンスが比較例に
比べて、小さくなり、逆に容量が格段に高くなってい
る。これらは電源供給時の電圧変動を低減し、したがっ
てノイズを小さくする。As can be seen from this table, the signal lead capacitance and impedance of the semiconductor device using the multilayer lead frame according to the present invention are as follows. ), It is significantly reduced. Further, the resistance and inductance of the grounding or power supply lead are smaller than those of the comparative example, and conversely the capacitance is significantly higher. These reduce voltage fluctuations when the power is supplied, and thus reduce noise.
【００３５】 [0035]
【００３６】熱抵抗は、パッケージの内部と外部の温度
差を消費電力Ｗで割った値である。従って、この値が大
きいほどパッケージ内部の温度が上昇することになる。The thermal resistance is a value obtained by dividing the temperature difference between the inside and the outside of the package by the power consumption W. Therefore, the larger the value, the higher the temperature inside the package.
【００３７】表２から、本発明により熱抵抗は従来の一
層フレームパッケージの１／５となり放熱性が著しく改
善されたことが判る。また、放熱板なしでも放熱は約４
０％改善されている（参考例）。これは接地または電源
用導体層が放熱の役目をはたしており、特に面方向に急
速に熱を逃がしてヒートスプレッダーの作用を発揮して
いるためと考えられる。From Table 2, it can be seen that according to the present invention, the heat resistance is 1/5 of that of the conventional one-layer frame package, and the heat dissipation is remarkably improved. In addition, the heat radiation is about 4 without the heat sink.
It is improved by 0% (reference example). It is considered that this is because the grounding or power supply conductor layer plays a role of heat dissipation, and in particular, the heat is rapidly released in the plane direction to exert the function of the heat spreader.
【００３８】[0038]
【発明の効果】本発明は以上説明したように構成されて
いるので、本発明の多層リードフレームは、インナーリ
ードが微細に形成されて、リードのピッチが大幅に小さ
くなる。接地または電源供給用導体層に接地されると、
誘導電流を取り除くことができ、インダクタンスを小さ
くすることができる。上記導体層、例えば金属板が露出
する開口部を適切な箇所に設けることにより、ワイヤボ
ンドされるワイヤの長さを短くすることができる。ま
た、ワイヤボンディングを行う箇所に金または銀めっき
を施すことにより、浮遊容量が減少する。これらリード
間容量の低減、ワイヤの長さの低減および浮遊容量の低
減は遅延時間を低減し、したがって伝送特性を向上する
という効果がある。Since the present invention is configured as described above, in the multilayer lead frame of the present invention, the inner leads are finely formed and the lead pitch is significantly reduced. When grounded or grounded to the power supply conductor layer,
The induced current can be removed and the inductance can be reduced. The length of the wire to be wire-bonded can be shortened by providing an opening for exposing the conductor layer, for example, the metal plate, at an appropriate position. In addition, stray capacitance is reduced by applying gold or silver plating to the place where wire bonding is performed. The reduction of the inter-lead capacitance, the reduction of the wire length, and the reduction of the stray capacitance have the effect of reducing the delay time and therefore improving the transmission characteristics.
【００３９】また、各リードが接地または電源供給用導
体層に均一に短絡するため、半導体搭載後の電源供給時
にＩＣチップの特定位置に電流が集中したとしても、特
定のリードに電流が集中することはない。また前記ワイ
ヤ長の低減は、ワイヤの自己インダクタンスの減少をも
たらし、このためスイッチングの際の電位変動を小さく
する。これらにより電源供給時のノイズの低減をもたら
し、ひいては伝送品質の向上をもたらすという効果があ
る。Further, since each lead is grounded or short-circuited to the power supply conductor layer uniformly, even if the current is concentrated at a specific position of the IC chip when the power is supplied after mounting the semiconductor, the current is concentrated on the specific lead. There is no such thing. In addition, the reduction in the wire length leads to a reduction in the self-inductance of the wire, which reduces the potential fluctuation during switching. As a result, there is an effect that noise at the time of power supply is reduced, and eventually transmission quality is improved.
【００４０】また、本発明によれば、接地または電源供
給用導体層に放熱板が取付けられ、この放熱板はモール
ドレジンから露出しているので、熱が外部に効果的に放
出でき、演算容量向上による消費電力の増加に対処する
ことができる。Further, according to the present invention, since the heat sink is attached to the grounding or power supply conductor layer and the heat sink is exposed from the mold resin, heat can be effectively released to the outside, and the calculation capacity can be increased. It is possible to cope with an increase in power consumption due to the improvement.
【図１】本発明の多層リードフレームの一実施例を示す
一部切り欠き斜視図である。FIG. 1 is a partially cutaway perspective view showing an embodiment of a multilayer lead frame of the present invention.
【図２】図１に示すリードフレームの部分断面図であ
る。FIG. 2 is a partial cross-sectional view of the lead frame shown in FIG.
【図３】図２に示すリードフレームの平面図である。FIG. 3 is a plan view of the lead frame shown in FIG.
１１ リードフレーム １３ 外枠 １５ アウターリード １７ フレキシブル多層配線基板 １９ 絶縁層 ２１ 接地または電源供給用導体層 ２３ 接地または電源供給用ホール ２５ ロックホール ２７ インナーリード ２９ 切り欠き ３１ バンプ ３３ 半導体素子 ３５ ボンデイングワイヤ ３６ 放熱板 ３７ はんだ接合層 ３９ モールドレジン １５ａ 接地または電源供給用リード １５ｂ 信号用リード 11 lead frame 13 outer frame 15 outer lead 17 Flexible multilayer wiring board 19 Insulation layer 21 Grounding or power supply conductor layer 23 Grounding or power supply hole 25 rock holes 27 Inner lead 29 Notches 31 bump 33 Semiconductor element 35 Bonding Wire 36 Heat sink 37 Solder joint layer 39 Mold Resin 15a Ground or lead for power supply 15b Signal lead
Claims (2)
体層上に設けられ半導体素子を搭載する絶縁層と、前記
絶縁層上にエッチングまたは蒸着により微細に形成され
るインナーリードと、金属フレームにより形成され接地
または電源供給用リードおよび信号用リードとなるアウ
ターリードとを備え、前記インナーリードとアウターリ
ードの信号用リードとが接合により電気的に接続され、
前記アウターリードの接地または電源供給用リードが前
記導体層に接続され、前記絶縁層には前記半導体素子の
電極と前記導体層とをワイヤボンディングするための複
数の開口部が設けられ、前記導体層に放熱板を取付けて
なる放熱板付き多層リードフレーム。1. A ground or power supply conductor layer, an insulating layer provided on the conductor layer for mounting a semiconductor element, inner leads finely formed on the insulating layer by etching or vapor deposition, and a metal frame. An outer lead serving as a ground or power supply lead and a signal lead formed by, the inner lead and the signal lead of the outer lead are electrically connected by bonding,
A ground or power supply lead of the outer lead is connected to the conductor layer, and the insulating layer is provided with a plurality of openings for wire-bonding the electrode of the semiconductor element and the conductor layer. Multi-layered lead frame with heat sink attached to the heat sink.
絶縁層の開口部を経て露出する前記導体層に金または銀
めっきを施す請求項１記載の放熱板付き多層リードフレ
ーム。2. The multilayer lead frame with a heat sink according to claim 1, wherein the conductor layer exposed through the tip portion of the inner lead and the opening of the insulating layer is plated with gold or silver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17660091A JP2518145B2 (en) | 1991-07-17 | 1991-07-17 | Multilayer lead frame with heat sink |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17660091A JP2518145B2 (en) | 1991-07-17 | 1991-07-17 | Multilayer lead frame with heat sink |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521690A true JPH0521690A (en) | 1993-01-29 |
| JP2518145B2 JP2518145B2 (en) | 1996-07-24 |
Family
ID=16016407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17660091A Expired - Fee Related JP2518145B2 (en) | 1991-07-17 | 1991-07-17 | Multilayer lead frame with heat sink |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518145B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335449A (en) * | 2006-06-12 | 2007-12-27 | Denso Corp | Semiconductor device |
| EP3135417A1 (en) | 2015-08-27 | 2017-03-01 | Fanuc Corporation | Wire electric discharge machine performing machining while adjusting machining condition |
-
1991
- 1991-07-17 JP JP17660091A patent/JP2518145B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335449A (en) * | 2006-06-12 | 2007-12-27 | Denso Corp | Semiconductor device |
| EP3135417A1 (en) | 2015-08-27 | 2017-03-01 | Fanuc Corporation | Wire electric discharge machine performing machining while adjusting machining condition |
| EP3825050A1 (en) | 2015-08-27 | 2021-05-26 | Fanuc Corporation | Machining condition adjustment device with a reinforcement learning function for a wire electric discharge machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518145B2 (en) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184133B1 (en) | Method of forming an assembly board with insulator filled through holes | |
| US5376588A (en) | Method for making high pin count package for semiconductor device | |
| JP2917868B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JPH06302653A (en) | Semiconductor device | |
| JPS61274333A (en) | Semiconductor device | |
| JP3312611B2 (en) | Film carrier type semiconductor device | |
| JP3912445B2 (en) | Semiconductor device | |
| JP2518145B2 (en) | Multilayer lead frame with heat sink | |
| JP2620611B2 (en) | Substrate for mounting electronic components | |
| JP2803656B2 (en) | Semiconductor device | |
| JP3297959B2 (en) | Semiconductor device | |
| JPH10112472A (en) | Semiconductor device and its manufacture | |
| JPH11163217A (en) | Semiconductor device | |
| JPH08172142A (en) | Semiconductor package, its manufacturing method, and semiconductor device | |
| JP3576228B2 (en) | Surface mount type semiconductor device | |
| KR100218633B1 (en) | Ball grid array package having a carrier frame | |
| JPH07112039B2 (en) | Multi-pin multi-layer wiring lead frame | |
| JP2784209B2 (en) | Semiconductor device | |
| JPH08255868A (en) | Semiconductor device and manufacture thereof | |
| JPH05211274A (en) | Lead frame and semiconductor device | |
| JP3177934B2 (en) | Multi-chip semiconductor device | |
| JP2649251B2 (en) | Substrate for mounting electronic components | |
| JP2555993B2 (en) | Semiconductor device | |
| JPH0828456B2 (en) | Multilayer leadframe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960319 |
|
| LAPS | Cancellation because of no payment of annual fees |