JPH05216443A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH05216443A JPH05216443A JP26465092A JP26465092A JPH05216443A JP H05216443 A JPH05216443 A JP H05216443A JP 26465092 A JP26465092 A JP 26465092A JP 26465092 A JP26465092 A JP 26465092A JP H05216443 A JPH05216443 A JP H05216443A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- pixel electrode
- auxiliary
- auxiliary capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置に係り、
特に薄膜トランジスタ（ＴＦＴ）をスイッチング素子と
して用いたアクティブマトリックス型の液晶表示装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
In particular, it relates to an active matrix type liquid crystal display device using a thin film transistor (TFT) as a switching element.
【０００２】[0002]
【従来の技術】近年、液晶表示装置は、薄型、低消費電
力等の特徴を活かして、テレビあるいはグラフィックデ
ィスプレイなどの表示素子として盛んに利用されてい
る。2. Description of the Related Art In recent years, liquid crystal display devices have been widely used as display elements for televisions, graphic displays, etc., by taking advantage of their features such as thinness and low power consumption.
【０００３】中でも、薄膜トランジスタ（Thin Film Tr
ansistor、以下ＴＦＴと略称）をスイッチング素子とし
て用いたアクティブマトリックス型液晶表示装置は、高
速応答性に優れ、高画素数化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして期待され、研究開発が進められ、既に実用に供
されているものもある。Among them, a thin film transistor (Thin Film Tr
An active matrix type liquid crystal display device that uses ansistor (hereinafter abbreviated as TFT) as a switching element is excellent in high-speed response and suitable for increasing the number of pixels. Some are expected to be realized, some have been researched and developed, and some have already been put to practical use.
【０００４】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にＴＦＴのようなスイッチ
ング用アクティブ素子とこれに接続された画素電極が配
設されたアクティブ素子アレイ基板と、これに対向して
配置される対向電極が形成された対向基板と、これら基
板間に挟持される液晶組成物と、さらに各基板の外表面
側に貼設される偏光板とからその主要部分が構成されて
いる。The display element portion of this active matrix type liquid crystal display device is generally an active element array substrate provided with a switching active element such as a TFT and a pixel electrode connected thereto, and an active element array substrate opposed thereto. A main part is composed of a counter substrate having counter electrodes formed thereon, a liquid crystal composition sandwiched between these substrates, and a polarizing plate attached to the outer surface side of each substrate. .
【０００５】図６は従来のアクティブマトリックス型液
晶表示装置の 1画素部分の一例を等価回路で示す図であ
る。FIG. 6 is a diagram showing an example of one pixel portion of a conventional active matrix type liquid crystal display device by an equivalent circuit.
【０００６】信号線６０１と走査線６０３との交差部分
ごとにｎ型のＴＦＴスイッチング素子６０５が配設され
ており、そのドレイン電極（Ｄ）６０７が信号線６０１
に、ゲート電極（Ｇ）６０９が走査線６０３に、ソース
電極（Ｓ）６１１が画素電極６１３にそれぞれ接続され
ている。An n-type TFT switching element 605 is provided at each intersection of the signal line 601 and the scanning line 603, and its drain electrode (D) 607 has a signal line 601.
Further, the gate electrode (G) 609 is connected to the scanning line 603, and the source electrode (S) 611 is connected to the pixel electrode 613.
【０００７】そしてこの画素電極６１３と、対向電極電
圧発生回路６１５に接続された対向電極６１７との間に
液晶組成物６１９が挟持されている。また対向電極６１
７と同様に対向電極電圧発生回路６１５に接続された補
助容量線６２１と画素電極６１３との間で絶縁膜等を介
在させて補助容量（Ｃs ）６２３が構成されている。図
７は、図６に示すような構成の従来のアクティブマトリ
ックス型液晶表示装置の 1画素の各駆動波形を示す図で
あり、この図７に基づいて従来のアクティブマトリック
ス型液晶表示装置の動作について説明する。The liquid crystal composition 619 is sandwiched between the pixel electrode 613 and the counter electrode 617 connected to the counter electrode voltage generating circuit 615. In addition, the counter electrode 61
Similar to 7, the auxiliary capacitance (Cs) 623 is formed by interposing an insulating film or the like between the auxiliary capacitance line 621 connected to the counter electrode voltage generation circuit 615 and the pixel electrode 613. FIG. 7 is a diagram showing each drive waveform of one pixel of the conventional active matrix type liquid crystal display device having the configuration shown in FIG. 6, and the operation of the conventional active matrix type liquid crystal display device will be described based on FIG. explain.
【０００８】図７（ａ）に示すように、走査パルス（Ｖ
Y ）が走査線６０３を介してＴＦＴスイッチング素子６
０５のゲート電極（Ｇ）６０９に、また液晶組成物６１
９の劣化を避けるために 1フレーム期間（ＴF ）ごとに
基準電位（ＶT1）を中心として極性反転する映像信号電
圧（ＶX ）が信号線６０１に印加される。As shown in FIG. 7A, the scan pulse (V
Y) is the TFT switching element 6 via the scanning line 603.
No. 05 gate electrode (G) 609, and the liquid crystal composition 61
In order to avoid the deterioration of signal No. 9, a video signal voltage (VX) whose polarity is inverted around the reference potential (VT1) is applied to the signal line 601 every frame period (TF).
【０００９】また、対向電極６１７には、映像信号電圧
（ＶX ）と同期して基準電位（ＶT1）を中心として極性
反転する対向電極電圧（Ｖc ）が印加される。このよう
に対向電極電圧（Ｖc ）を極性反転させることにより、
対向電極電圧（Ｖc ）として直流電圧を用いる場合と比
べて映像信号電圧（ＶX ）の処理回路を低圧にすること
ができる。A counter electrode voltage (Vc) whose polarity is inverted around the reference potential (VT1) in synchronization with the video signal voltage (VX) is applied to the counter electrode 617. By inverting the polarity of the counter electrode voltage (Vc) in this way,
It is possible to lower the voltage of the processing circuit for the video signal voltage (VX) as compared with the case where a DC voltage is used as the counter electrode voltage (Vc).
【００１０】ＴＦＴスイッチング素子６０５のゲート電
極（Ｇ）６０９に走査パルス（ＶY）が印加されている
期間に、映像信号電圧（ＶX ）が画素電極６１３に書き
込まれ、画素電極６１３には図７（ｂ）に示す画素電極
電位（Ｖs ）が保持される。While the scanning pulse (VY) is being applied to the gate electrode (G) 609 of the TFT switching element 605, the video signal voltage (VX) is written in the pixel electrode 613, and the pixel electrode 613 shown in FIG. The pixel electrode potential (Vs) shown in b) is held.
【００１１】これにより、１フレーム期間（ＴF ）、画
素電極電位（Ｖs ）と対向電極電位（Ｖc ）との電位差
が液晶印加電圧として液晶組成物６１９を主要部とする
液晶容量（ＣLC）に保持され、液晶組成物６１９が励起
されて表示が行なわれる。As a result, the potential difference between the pixel electrode potential (Vs) and the counter electrode potential (Vc) is held in the liquid crystal capacitance (CLC) mainly composed of the liquid crystal composition 619 as the liquid crystal applied voltage for one frame period (TF). Then, the liquid crystal composition 619 is excited and display is performed.
【００１２】また、対向電極電圧（Ｖc ）と同電位に設
定された補助容量線電位と画素電極電位（Ｖs ）との電
位差が補助容量（Ｃs ）６２３に保持され、液晶容量
（ＣLC）に保持された電位差の時間的な変動を補うこと
で 1フレーム期間（ＴF ）表示を維持する。The potential difference between the auxiliary capacitance line potential set to the same potential as the counter electrode voltage (Vc) and the pixel electrode potential (Vs) is held in the auxiliary capacitance (Cs) 623 and held in the liquid crystal capacitance (CLC). The one-frame period (TF) display is maintained by compensating for the temporal variation of the generated potential difference.
【００１３】しかしながら、ＴＦＴスイッチング素子６
０５のゲート電極（Ｇ）６０９とソース電極（Ｓ）６１
１との間には、図６に示すように寄生容量（ＣGS）が存
在している。このＴＦＴスイッチング素子６０５の寄生
容量（ＣGS）に起因して、走査パルス（ＶY ）の立ち下
がりの際に、液晶印加電圧には図７（ｂ）に示すような
レベルシフト（ΔＶ1 ）が生じる。However, the TFT switching element 6
No. 05 gate electrode (G) 609 and source electrode (S) 61
Parasitic capacitance (CGS) exists between 1 and 1, as shown in FIG. Due to the parasitic capacitance (CGS) of the TFT switching element 605, a level shift (ΔV1) as shown in FIG. 7B occurs in the liquid crystal applied voltage when the scan pulse (VY) falls.
【００１４】また、ＴＦＴスイッチング素子６０５に
は、図６に示すように寄生容量（ＣGS）、（ＣDS）が存
在するため、映像信号電圧（ＶX ）が基準電位（ＶT1）
を中心として極性反転する際に、液晶印加電圧には図７
（ｂ）に示すようなレベルシフト（ΔＶ2 ）が生じる。Since the TFT switching element 605 has parasitic capacitances (CGS) and (CDS) as shown in FIG. 6, the video signal voltage (VX) is the reference potential (VT1).
The voltage applied to the liquid crystal when the polarity is inverted around
A level shift (.DELTA.V2) occurs as shown in FIG.
【００１５】このように、従来の液晶表示装置において
は、ＴＦＴスイッチング素子６０５の寄生容量（ＣG
S）、（ＣDS）に起因して液晶印加電圧にレベルシフト
（ΔＶ1）、（ΔＶ2 ）が生じ、表示画像にフリッカや
輝度むらが発生するという問題があった。As described above, in the conventional liquid crystal display device, the parasitic capacitance (CG
S) and (CDS) cause level shifts (ΔV1) and (ΔV2) in the liquid crystal applied voltage, which causes a problem that flicker and uneven brightness occur in the displayed image.
【００１６】レベルシフト（ΔＶ1 ）の電圧ΔＶ1
［Ｖ］は、走査パルス（ＶY ）の振幅をｄＶY ［Ｖ］、
補助容量（Ｃs ）６２３の容量値をＣs ［Ｆ］、液晶容
量（ＣLC）をＣLC［Ｆ］、ＴＦＴスイッチング素子６０
５の寄生容量（ＣGS）、（ＣDS）をＣGS［Ｆ］，ＣDS
［Ｆ］とすると、次の式で示すことができる。 ΔＶ1 ＝ＣGS・ｄＶY ／（ＣGS＋ＣDS＋ＣLC＋Ｃs ） このようなレベルシフト（ΔＶ1 ）については、例えば
液晶表示装置の対向電極６１７にバイアス電圧を印加す
ることで、レベルシフト（ΔＶ1 ）を補償して、表示画
像のフリッカや輝度むらを抑えるという方法が既に知ら
れている。Level shift (ΔV1) voltage ΔV1
[V] is the amplitude of the scan pulse (VY) dVY [V],
The capacitance value of the auxiliary capacitance (Cs) 623 is Cs [F], the liquid crystal capacitance (CLC) is CLC [F], the TFT switching element 60.
5 parasitic capacitance (CGS), (CDS) to CGS [F], CDS
If it is [F], it can be shown by the following equation. ΔV1 = CGS · dVY / (CGS + CDS + CLC + Cs) For such level shift (ΔV1), for example, by applying a bias voltage to the counter electrode 617 of the liquid crystal display device, the level shift (ΔV1) is compensated to display the displayed image. A method of suppressing flicker and uneven brightness is already known.
【００１７】しかしながら、このバイアス電圧を印加す
る方法では、単にレベルシフト（ΔＶ1 ）の電圧の平均
値を各画素に共通に対向する対向電極に印加しているた
め、必ずしも個々の表示画素ごとのレベルシフト（ΔＶ
1 ）がその発生に合わせて最適なタイミングで完全に補
償されているというわけではない。このためにレベルシ
フト（ΔＶ1 ）に起因するフリッカや表示むらのような
表示不良は必ずしも効果的に解消されているとは言えな
い。また、そのゲート電極（Ｇ）６０９とソース電極
（Ｓ）６１１との間の寄生容量（ＣGS）自体を消失させ
ることは実際上は不可能である。However, in the method of applying the bias voltage, since the average value of the voltage of the level shift (ΔV1) is simply applied to the counter electrode which is commonly opposed to each pixel, the level for each display pixel is not always required. Shift (ΔV
1) is not completely compensated at the optimal timing according to its occurrence. For this reason, it cannot be said that the display defects such as flicker and display unevenness due to the level shift (ΔV1) are always effectively eliminated. Moreover, it is practically impossible to eliminate the parasitic capacitance (CGS) itself between the gate electrode (G) 609 and the source electrode (S) 611.
【００１８】一方、レベルシフト（ΔＶ2 ）の電圧ΔＶ
2 ［Ｖ］は、あるフレーム期間（ＴF1）での映像信号電
圧（ＶX ）をＶX （ＴF1）［Ｖ］、同じくフレーム期間
（ＴF1）での対向電極電圧（Ｖc ）をＶc
（ＴF1）［Ｖ］、そのフレーム期間（ＴF1）の次のフレ
ーム期間（ＴF2）での映像信号電圧（ＶX ）をＶX
（ＴF2）［Ｖ］、同じくフレーム期間（ＴF2）での対向
電極電圧（Ｖc ）をＶc （ＴF2）［Ｖ］、補助容量（Ｃ
s ）６２３の容量値をＣs ［Ｆ］、液晶容量（ＣLC）を
ＣLC［Ｆ］、ＴＦＴスイッチング素子６０５の寄生容量
（ＣGS）、（ＣDS）をＣGS［Ｆ］，ＣDS［Ｆ］とする
と、次の式で示すことができる。 ΔＶ2 ＝｛ＣDS・［ＶX （ＴF1）−ＶX （ＴF2）］−
（ＣGS＋ＣDS）・［Ｖc（ＴF1）−Ｖc （ＴF2）］｝／
（ＣGS＋ＣDS＋ＣLC＋Ｃs ） この式によれば、レベルシフト（ΔＶ2 ）の電圧ΔＶ2
［Ｖ］を 0にして表示画像のフリッカや輝度むらを解消
するためには、寄生容量（ＣGS）、（ＣDS）そのものを
消失させるか、あるいは映像信号電圧（ＶX ）の振幅
（ｄＶX ）を決定するＶX （ＴF1）−ＶX （ＴF2）およ
び対向電極電圧（Ｖc ）の振幅（ｄＶc ）を決定する
（ＴF1）−Ｖc （ＴF2）を常に 0にしなければならない
ことが導かれる。On the other hand, the level shift (ΔV 2) voltage ΔV
2 [V] is the video signal voltage (VX) in a certain frame period (TF1), VX (TF1) [V], and the counter electrode voltage (Vc) in the same frame period (TF1) is Vc.
(TF1) [V], the video signal voltage (VX) in the next frame period (TF2) of the frame period (TF1) is VX
(TF2) [V], the counter electrode voltage (Vc) in the frame period (TF2) is Vc (TF2) [V], and the auxiliary capacitance (C)
s), the capacitance value of 623 is Cs [F], the liquid crystal capacitance (CLC) is CLC [F], and the parasitic capacitance (CGS) and (CDS) of the TFT switching element 605 are CGS [F] and CDS [F]. It can be shown by the following formula. .DELTA.V2 = {CDS.multidot. [VX (TF1) -VX (TF2) ]-
(CGS + CDS) ・ [Vc (TF1) -Vc (TF2) ]} /
(CGS + CDS + CLC + Cs) According to this equation, the level shift (ΔV2) voltage ΔV2
In order to eliminate the flicker and brightness unevenness of the displayed image by setting [V] to 0, the parasitic capacitances (CGS) and (CDS) themselves are eliminated, or the amplitude (dVX) of the video signal voltage (VX) is determined. VX (TF1) -VX (TF2) and the amplitude (dVc) of the counter electrode voltage (Vc) are determined.
It follows that (TF1) -Vc (TF2) must always be zero.
【００１９】しかしながら、実際的にはそのドレイン電
極（Ｄ）６０７とソース電極（Ｓ）６１１との間の寄生
容量（ＣDS）を消失させることは不可能である。However, it is practically impossible to eliminate the parasitic capacitance (CDS) between the drain electrode (D) 607 and the source electrode (S) 611.
【００２０】また画像表示を行なうために刻々と変化す
る映像信号電圧（ＶX ）の振幅（ｄＶX ）や対向電極電
圧（Ｖc ）の振幅（ｄＶc ）を常に 0にすることはでき
ないことも明らかである。It is also clear that the amplitude (dVX) of the video signal voltage (VX) and the amplitude (dVc) of the counter electrode voltage (Vc) which change every moment in order to display an image cannot always be zero. ..
【００２１】このように、従来の液晶表示装置において
は、ＴＦＴスイッチング素子６０５の寄生容量に起因す
るレベルシフト（ΔＶ1 ）やレベルシフト（ΔＶ2 ）に
より、表示画像にフリッカや輝度むらが発生するという
問題があった。As described above, in the conventional liquid crystal display device, a level shift (ΔV1) or a level shift (ΔV2) caused by the parasitic capacitance of the TFT switching element 605 causes a flicker or uneven brightness in a display image. was there.
【００２２】[0022]
【発明が解決しようとする課題】本発明は、このような
問題を解決するために成されたもので、その目的は、Ｔ
ＦＴスイッチング素子の寄生容量（ＣGS）、（ＣDS）に
起因して生じる液晶印加電圧のレベルシフト（ΔＶ1
）、（ΔＶ2 ）により発生する表示画像のフリッカや
輝度むらを解消して、安定した高品位な画像表示を実現
する液晶表示装置を提供することにある。The present invention has been made to solve the above problems, and its purpose is to
Level shift (ΔV1 of liquid crystal applied voltage caused by parasitic capacitance (CGS), (CDS) of FT switching element)
), (ΔV2) which eliminates the flicker and uneven brightness of the displayed image, and provides a liquid crystal display device which realizes stable and high-quality image display.
【００２３】[0023]
【課題を解決するための手段】上記の問題を解決するた
めに、第１の発明の液晶表示装置は、走査パルスが印加
される複数本の走査線と、前記走査線に交差して配置さ
れ、第１の基準電位を中心として所定周期で極性反転す
る映像信号電圧が印加される複数本の信号線と、前記走
査線および前記信号線の各交差部ごとに配置された画素
電極と、前記画素電極と前記走査線と前記信号線とに接
続されたトランジスタスイッチング素子と、前記画素電
極との間で補助容量を形成する複数本の補助容量線と、
前記画素電極に対向して配置され、直流電圧を第２の基
準電位として印加される対向電極と、前記画素電極と前
記対向電極との間に挟持された液晶組成物と、前記走査
パルスと同期して前記走査パルスとは逆方向に電位変化
する補助電圧を、該走査パルスが印加されるトランジス
タスイッチング素子に接続された画素電極に対応した補
助容量線に印加する補助容量線駆動手段を具備すること
を特徴としている。 また、第２の発明の液晶表示装置
は、第１の発明において、前記補助容量線駆動手段が、
前記映像信号電圧と同期して第３の基準電位を中心とし
て極性反転し前記対向電極電圧とは同極性となるように
変化する補助電圧を前記補助容量線に印加し、かつ前記
走査パルスと同期して前記走査パルスとは逆方向に電位
変化する補助電圧を該走査パルスが印加されるトランジ
スタスイッチング素子に接続された画素電極に対応した
補助容量線に印加する補助容量線駆動手段を具備するこ
とを特徴としている。In order to solve the above problems, the liquid crystal display device of the first invention is arranged such that a plurality of scanning lines to which scanning pulses are applied and the scanning lines are crossed. A plurality of signal lines to which a video signal voltage whose polarity is inverted at a predetermined cycle with a first reference potential as a center is applied, pixel electrodes arranged at each intersection of the scanning line and the signal line, A transistor switching element connected to the pixel electrode, the scanning line and the signal line, and a plurality of auxiliary capacitance lines forming an auxiliary capacitance between the pixel electrode and the pixel switching element,
A counter electrode that is arranged to face the pixel electrode and is applied with a DC voltage as a second reference potential; a liquid crystal composition sandwiched between the pixel electrode and the counter electrode; And an auxiliary capacitance line driving means for applying an auxiliary voltage whose potential changes in a direction opposite to the scanning pulse to an auxiliary capacitance line corresponding to a pixel electrode connected to the transistor switching element to which the scanning pulse is applied. It is characterized by A liquid crystal display device according to a second invention is the liquid crystal display device according to the first invention, wherein the auxiliary capacitance line driving means is
An auxiliary voltage is applied to the auxiliary capacitance line, which changes its polarity in synchronization with the video signal voltage about the third reference potential and has the same polarity as the counter electrode voltage, and is synchronized with the scanning pulse. And an auxiliary capacitance line driving means for applying an auxiliary voltage whose potential changes in a direction opposite to the scanning pulse to an auxiliary capacitance line corresponding to a pixel electrode connected to a transistor switching element to which the scanning pulse is applied. Is characterized by.
【００２４】また、第３の発明の液晶表示装置は、第２
の発明において、前記対向電極が、前記画素電極に対向
して配置され前記映像信号電圧と同期して第２の基準電
位を中心として極性反転する対向電極電圧が印加される
対向電極であって、前記補助容量線駆動手段が、前記走
査パルスと同期して前記走査パルスとは逆方向に電位変
化する補助電圧を、該走査パルスが印加されるトランジ
スタスイッチング素子に接続された画素電極に対応した
補助容量線に印加する補助容量線駆動手段であることを
特徴としている。Further, the liquid crystal display device of the third invention is the second invention.
In the invention described above, the counter electrode is a counter electrode which is arranged so as to face the pixel electrode and to which a counter electrode voltage whose polarity is inverted around the second reference potential is applied in synchronization with the video signal voltage, The auxiliary capacitance line driving means applies an auxiliary voltage corresponding to a pixel electrode connected to a transistor switching element to which the scan pulse is applied, with an auxiliary voltage that changes in potential in a direction opposite to the scan pulse in synchronization with the scan pulse. It is characterized in that it is auxiliary capacitance line driving means for applying to the capacitance line.
【００２５】また、第４の発明の液晶表示装置は、第３
の発明において、前記補助容量線駆動手段が、前記対向
電極電圧と同期して第３の基準電位を中心として極性反
転してそれと同極性となる補助電圧を前記補助容量線に
印加し、かつ前記走査パルスと同期して前記走査パルス
とは逆方向に電位変化する補助電圧を該走査パルスが印
加されるトランジスタスイッチング素子に接続された画
素電極に対応した補助容量線に印加する補助容量線駆動
手段を具備することを特徴としている。The liquid crystal display device according to the fourth invention is the liquid crystal display device according to the third invention.
In the invention described above, the auxiliary capacitance line driving means applies polarity-inverted auxiliary voltage to the auxiliary capacitance line in synchronism with the counter electrode voltage with a third reference potential as a center to invert its polarity, and Auxiliary capacitance line driving means for applying an auxiliary voltage whose potential changes in the opposite direction to the scanning pulse in synchronization with the scanning pulse to the auxiliary capacitance line corresponding to the pixel electrode connected to the transistor switching element to which the scanning pulse is applied. It is characterized by having.
【００２６】なお、前記の第３の基準電位を中心として
極性反転する補助電圧（ＶH ）の振幅ｄＶH2［Ｖ］とし
ては、あるフレーム期間（ＴF1）での映像信号電圧（Ｖ
X ）をＶX （ＴF1）［Ｖ］、同じくフレーム期間（ＴF
1）での対向電極電圧（Ｖc ）をＶc （ＴF1）［Ｖ］、
フレーム期間（ＴF1）の次のフレーム期間（ＴF2）での
映像信号電圧（ＶX ）をＶX （ＴF2）［Ｖ］、同じくフ
レーム期間（ＴF2）での対向電極電圧（Ｖc ）をＶc
（ＴF2）［Ｖ］、補助容量（Ｃs ）６２３の容量値をＣ
s ［Ｆ］、液晶容量（ＣLC）をＣLC［Ｆ］、トランジス
タスイッチング素子の寄生容量（ＣGS）、（ＣDS）をＣ
GS［Ｆ］、ＣDS［Ｆ］とすると、最も好ましくは、ｄＶ
H2＝｜［（ＣGS＋ＣDS＋Ｃs ）（Ｖc （ＴF1）−Ｖc
（ＴF2））−ＣDS（ＶX （ＴF1）−ＶX （ＴF2））］／
Ｃs ｜に調整することにより、レベルシフト（ΔＶ2 ）
を最も効果的に補償して、表示画像のフリッカや輝度む
らを解消し安定した高品位な画像表示を実現することが
できるが、｜［（ＣGS＋ＣDS＋Ｃs ）（Ｖc （ＴF1）−
Ｖc （ＴF2））−ＣDS（ＶX （ＴF1）−ＶX
（ＴF2））］Ｃs ｜／ 5以上で｜［（ＣGS＋ＣDS＋Ｃs
）（Ｖc （ＴF1）−Ｖc （ＴF2））−ＣDS（ＶX
（ＴF1）−ＶX （ＴF2））］／Ｃs ｜×10以下、さらに
好ましくは｜［（ＣGS＋ＣDS＋Ｃs ）（Ｖc （ＴF1）−
Ｖc （ＴF2））−ＣDS（ＶX （ＴF1）−ＶX
（ＴF2））］Ｃs ｜／ 5以上で｜［（ＣGS＋ＣDS＋Ｃs
）（Ｖc （ＴF1）−Ｖc （ＴF2））−ＣDS（ＶX
（ＴF1）−ＶX （ＴF2））］／Ｃs ｜× 4以下に調整す
れば視認上十分な効果が得られる。The amplitude dVH2 [V] of the auxiliary voltage (VH) whose polarity is inverted around the third reference potential is the video signal voltage (V) in a certain frame period (TF1).
X) to VX (TF1) [V], also the frame period (TF
The counter electrode voltage (Vc) in 1) is Vc (TF1) [V],
The video signal voltage (VX) in the frame period (TF2) next to the frame period (TF1) is VX (TF2) [V], and the counter electrode voltage (Vc) in the frame period (TF2) is Vc.
(TF2) [V], the capacitance value of the auxiliary capacitance (Cs) 623 is C
s [F], the liquid crystal capacitance (CLC) is CLC [F], and the parasitic capacitance (CGS) and (CDS) of the transistor switching element are C
When GS [F] and CDS [F] are used, most preferably dV
H2 = | [(CGS + CDS + Cs) (Vc (TF1) -Vc
(TF2) ) -CDS (VX (TF1) -VX (TF2) )] /
Level shift (ΔV2) by adjusting to Cs |
Can be compensated most effectively to eliminate the flicker and brightness unevenness of the displayed image and realize a stable and high-quality image display, but | [(CGS + CDS + Cs) (Vc (TF1) -
Vc (TF2) -CDS (VX (TF1) -VX
(TF2) )] Cs | / 5 or more || ((CGS + CDS + Cs
) (Vc (TF1) -Vc (TF2) )-CDS (VX
(TF1) -VX (TF2) )] / Cs | × 10 or less, more preferably | [(CGS + CDS + Cs) (Vc (TF1) -
Vc (TF2) -CDS (VX (TF1) -VX
(TF2) )] Cs | / 5 or more || ((CGS + CDS + Cs
) (Vc (TF1) -Vc (TF2) )-CDS (VX
(TF1) -VX (TF2) )] / Cs | × 4 or less is sufficient to obtain a sufficient visual effect.
【００２７】また、前記の補助電圧の振幅ｄＶH1［Ｖ］
としては、走査パルス（ＶY ）の振幅をｄＶY ［Ｖ］と
すると、ｄＶH1＝｜−ＣGS・ｄＶY ／Ｃs ｜に調整する
ことにより、レベルシフト（ΔＶ1 ）を最も効果的に補
償して、表示画像のフリッカや輝度むらを解消し安定し
た高品位な画像表示を実現することができるが、このｄ
ＶH1を｜−ＣGS・ｄＶY ／Ｃs ｜／ 2≦ｄＶH1≦｜−Ｃ
GS・ｄＶY ／Ｃs ｜×2の範囲に調整すれば、視認上十
分な効果が得られる。Further, the amplitude dVH1 [V] of the above-mentioned auxiliary voltage
Assuming that the amplitude of the scan pulse (VY) is dVY [V], the level shift (ΔV1) is most effectively compensated by adjusting dVH1 = | -CGS.dVY / Cs | It is possible to eliminate the flicker and the uneven brightness, and to realize stable high-quality image display.
VH1 | -CGS · dVY / Cs | / 2 ≤ dVH1 ≤ | -C
If it is adjusted within the range of GS · dVY / Cs | × 2, a sufficient visual effect can be obtained.
【００２８】[0028]
【作用】アクティブマトリックス型の液晶表示装置にお
けるＴＦＴスイッチング素子には寄生容量（ＣGS）、
（ＣDS）が存在しているので、映像信号電圧（ＶX ）が
第１の基準電位を中心として極性反転する際に、その寄
生容量（ＣGS）、（ＣDS）により液晶印加電圧にレベル
シフト（ΔＶ2 ）が生じようとする。また、対向電極電
圧が極性反転する場合には、その極性反転により寄生容
量（ＣGS）を介して液晶印加電圧が変動してレベルシフ
ト（ΔＶ2 ）が生じようとする。[Function] The TFT switching element in the active matrix type liquid crystal display device has a parasitic capacitance (CGS),
Since (CDS) exists, when the video signal voltage (VX) reverses its polarity around the first reference potential, its parasitic capacitances (CGS) and (CDS) cause a level shift (ΔV2 ) Is about to occur. Further, when the polarity of the opposite electrode voltage is inverted, the voltage applied to the liquid crystal is changed via the parasitic capacitance (CGS) due to the polarity inversion, and a level shift (ΔV2) is about to occur.
【００２９】そこで本発明では、そのようなレベルシフ
ト（ΔＶ2 ）を、補助容量線を積極的に駆動することに
より解消する。即ち、本発明の液晶表示装置において
は、レベルシフト（ΔＶ2 ）を抑制する電圧振幅（ｄＶ
H2）を有し、対向電極電圧（Ｖc ）もしくは映像信号電
圧（ＶX ）と同期して第３の基準電位を中心として極性
反転し対向電極電圧（Ｖc ）と同極性もしくは映像信号
電圧（ＶX ）とは逆極性となる補助電圧（ＶH ）を、補
助容量線に印加することで、前記の寄生容量（ＣGS）、
（ＣDS）によって変動した液晶容量の電位差を補償し
て、液晶印加電圧の変動すなわちレベルシフト（ΔＶ2
）を低減さらには解消して、表示画像のフリッカや表
示むらを解消することができる。このとき、最も好まし
くは、ｄＶH2＝｜［（ＣGS＋ＣDS＋Ｃs ）（Ｖc
（ＴF1）−Ｖc （ＴF2））−ＣDS（ＶX （ＴF1 ）−ＶX
（ＴF2））］／Ｃs ｜に調整すれば、最も効果的にレベ
ルシフト（ΔＶ2 ）を抑えることができる。なお、上記
のＶX （ＴF1）−ＶX （ＴF2）の値は、画像表示を行な
うために刻々と変化しているため、実際には例えば映像
信号電圧（ＶX ）の最大値（ＶX-MAX ）と最小値（ＶX-
MIN ）の間の中心電圧をその値として用いることが実用
的であり好ましい。Therefore, in the present invention, such a level shift (ΔV2) is eliminated by positively driving the auxiliary capacitance line. That is, in the liquid crystal display device of the present invention, the voltage amplitude (dV) for suppressing the level shift (ΔV2)
H2) having the same polarity as the counter electrode voltage (Vc) or the video signal voltage (VX) by inverting the polarity around the third reference potential in synchronization with the counter electrode voltage (Vc) or the video signal voltage (VX) By applying an auxiliary voltage (VH) having a polarity opposite to that to the auxiliary capacitance line, the parasitic capacitance (CGS),
By compensating for the potential difference of the liquid crystal capacitance that fluctuates due to (CDS), the fluctuation of the liquid crystal applied voltage, that is, the level shift (ΔV2
) Can be further reduced, and flicker and display unevenness of the display image can be eliminated. At this time, most preferably, dVH2 = | [(CGS + CDS + Cs) (Vc
(TF1) -Vc (TF2) ) -CDS (VX (TF1 ) -VX
(TF2) )] / Cs |, the level shift (ΔV2) can be suppressed most effectively. Since the value of VX (TF1) -VX (TF2) changes every moment to display an image, it is actually the maximum value (VX-MAX) of the video signal voltage (VX), for example. Minimum value (VX-
It is practical and preferred to use the center voltage between (MIN) as that value.
【００３０】また一方、アクティブマトリックス型の液
晶表示装置におけるＴＦＴスイッチング素子のゲート電
極（Ｇ）とソース電極（Ｓ）との間には寄生容量（ＣG
S）が存在しているので、走査パルス（ＶY ）の印加時
と印加後とでは液晶印加電圧が変動して液晶印加電圧に
レベルシフトΔＶ1 が生じようとする。On the other hand, a parasitic capacitance (CG) exists between the gate electrode (G) and the source electrode (S) of the TFT switching element in the active matrix type liquid crystal display device.
Since S) exists, the voltage applied to the liquid crystal varies between when the scan pulse (VY) is applied and after the application of the scan pulse (VY), and the level shift ΔV1 tends to occur in the voltage applied to the liquid crystal.
【００３１】そこで、本発明の液晶表示装置において
は、走査パルス（ＶY ）と同期して走査パルスとは逆方
向へと変化する電圧変位ｄＶH1を有する補助電圧（ＶH
）を、走査パルス（ＶY ）が印加されるＴＦＴスイッ
チング素子に接続された画素電極に対応した補助容量線
に、該走査パルスの印加タイミングと同期して印加する
ことにより、前記の寄生容量（ＣGS）によって変動した
液晶容量や補助容量の電位差を補償して、画素電極電圧
（Ｖs ）の変動による液晶印加電圧のレベルシフト（Δ
Ｖ1 ）を抑え、その結果、表示画像のフリッカを解消す
ることができる。このとき、最も好ましくは、ｄＶH1＝
｜−ＣGS・ｄＶY ／Ｃs ｜に調整することにより、最も
効果的にレベルシフト（ΔＶ1 ）を抑えることができ
る。Therefore, in the liquid crystal display device of the present invention, the auxiliary voltage (VH) having the voltage displacement dVH1 which changes in the opposite direction to the scanning pulse in synchronization with the scanning pulse (VY) is used.
) Is applied to the auxiliary capacitance line corresponding to the pixel electrode connected to the TFT switching element to which the scanning pulse (VY) is applied, in synchronization with the application timing of the scanning pulse, and thereby the parasitic capacitance (CGS ), The potential difference between the liquid crystal capacitance and the auxiliary capacitance is compensated, and the level shift of the liquid crystal applied voltage (Δ
V1) can be suppressed, and as a result, the flicker of the displayed image can be eliminated. At this time, most preferably dVH1 =
The level shift (.DELTA.V1) can be suppressed most effectively by adjusting to .vertline.-CGS.dVY / Cs.vertline ..
【００３２】上述した補助電圧（ＶH ）の電圧変化（ｄ
ＶH1）および振幅（ｄＶH2）を示す式からも分かるよう
に、補助容量（Ｃs ）を大きく設定することにより電圧
変化（ｄＶH1）および振幅（ｄＶH2）を小さくすること
ができ、そのような補助電圧を発生させる回路の構成は
簡易なものとすることができる。したがって補助容量
（Ｃs ）を大きく設定するように構成すること、例えば
補助容量線をＩＴＯ（酸化インジウム・錫）等の透明電
極で構成し開口率を低下させることなく画素電極との重
複面積を大きくして、補助容量（Ｃs ）を面積的に大き
くとりその容量値を大きくする、または補助容量線と画
素電極との間に介挿する絶縁膜の材質を誘電率の高い適
切な誘電体に変更してその容量値を大きくする、あるい
は補助容量線と画素電極と間の絶縁膜の膜厚を薄くして
その容量値を大きくすることなどが有効である。Voltage change (d) of the above-mentioned auxiliary voltage (VH)
VH1) and the amplitude (dVH2), the voltage change (dVH1) and the amplitude (dVH2) can be reduced by setting the auxiliary capacitance (Cs) to a large value. The configuration of the circuit to be generated can be simple. Therefore, the auxiliary capacitance (Cs) should be set to a large value, for example, the auxiliary capacitance line should be made of a transparent electrode such as ITO (indium oxide / tin) to increase the overlapping area with the pixel electrode without lowering the aperture ratio. Then, the auxiliary capacitance (Cs) is made large in area to increase the capacitance value, or the material of the insulating film interposed between the auxiliary capacitance line and the pixel electrode is changed to an appropriate dielectric having a high dielectric constant. Then, it is effective to increase the capacitance value, or to increase the capacitance value by reducing the film thickness of the insulating film between the auxiliary capacitance line and the pixel electrode.
【００３３】[0033]
【実施例】以下、本発明に係る液晶表示装置の一実施例
を図面に基づいて詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the liquid crystal display device according to the present invention will be described below in detail with reference to the drawings.
【００３４】図１は本発明に係るアクティブマトリック
ス液晶表示装置の概略構成を示す図、図２はそれに用い
られる液晶表示素子の断面構造を示す図である。FIG. 1 is a diagram showing a schematic structure of an active matrix liquid crystal display device according to the present invention, and FIG. 2 is a diagram showing a sectional structure of a liquid crystal display element used therein.
【００３５】このアクティブマトリックス型液晶表示装
置は、液晶表示素子１０１と、走査線駆動回路１０３
と、信号線駆動回路１０５と、対向電極駆動回路１０７
と、補助容量線駆動回路１０９とからその主要部が構成
されている。This active matrix type liquid crystal display device includes a liquid crystal display element 101 and a scanning line drive circuit 103.
A signal line drive circuit 105 and a counter electrode drive circuit 107
And the auxiliary capacitance line drive circuit 109 constitutes the main part thereof.
【００３６】液晶表示素子１０１は、アクティブ素子基
板１１１と対向基板１１３との間に液晶組成物１１５を
挟持し、アクティブ素子基板１１１および対向基板１１
３のそれぞれに偏光板１１７、１１９が貼設されてい
る。In the liquid crystal display element 101, the liquid crystal composition 115 is sandwiched between the active element substrate 111 and the counter substrate 113, and the active element substrate 111 and the counter substrate 11 are arranged.
Polarizing plates 117 and 119 are attached to each of the three.
【００３７】アクティブ素子基板１１１は、ガラス基板
を用いた透明絶縁基板１２１上にｍ本の信号線１２３と
ｎ本の走査線１２５とが図１に示すようにマトリックス
状に配置され、その各交差部分にスイッチング素子とし
てＴＦＴ素子１２７が配設されている。透明絶縁基板１
２１としては、ガラス基板の他にもプラスチックフィル
ムなどが用いられる。ＴＦＴ素子１２７は、走査線１２
５と一体に形成されたゲート電極１２９上を覆うように
絶縁膜１３１が配置され、その上にｎ型のアモルファス
シリコン（ａ−Ｓｉ）からなる活性層１３３が配置さ
れ、信号線１２３と一体に形成されたドレイン電極１３
５およびＩＴＯからなる画素電極１３７に接続されたソ
ース電極１３９がそれぞれ活性層１３３にオーミックコ
ンタクト層（図示省略）を介して接続されている。この
ＴＦＴ素子１２７では、製造途中に活性層１３３が損傷
を受けることを防止するために、いわゆるエッチングス
トッパとしてチャネル保護膜１４１が活性層１３３上に
配置された構成を採用している。In the active element substrate 111, m signal lines 123 and n scanning lines 125 are arranged in a matrix as shown in FIG. 1 on a transparent insulating substrate 121 using a glass substrate, and their intersections are arranged. A TFT element 127 is arranged as a switching element in the portion. Transparent insulating substrate 1
As the material 21, a plastic film or the like is used in addition to the glass substrate. The TFT element 127 has the scanning line 12
5, an insulating film 131 is arranged so as to cover the gate electrode 129 formed integrally with the electrode 5, an active layer 133 made of n-type amorphous silicon (a-Si) is arranged thereon, and is integrated with the signal line 123. Drain electrode 13 formed
5 and the source electrode 139 connected to the pixel electrode 137 made of ITO are connected to the active layer 133 via ohmic contact layers (not shown). In this TFT element 127, in order to prevent the active layer 133 from being damaged during manufacturing, a structure in which a channel protective film 141 is arranged on the active layer 133 as a so-called etching stopper is adopted.
【００３８】そしてさらに透明絶縁基板１２１上には、
走査線１２５と同一工程で形成され、平面的配置が走査
線１２５と略平行で、かつ層構造的には画素電極１３７
に絶縁膜１３１を介して対向するように形成されたMo-T
a 合金からなる補助容量線１４３が配置されている。こ
の補助容量線１４３と画素電極１３７との間で絶縁膜１
３１をその誘電体として用いて補助容量（Ｃs ）１４５
が形成される。Further, on the transparent insulating substrate 121,
The pixel electrode 137 is formed in the same process as the scanning line 125, has a planar arrangement substantially parallel to the scanning line 125, and has a layered structure.
Mo-T formed so as to face each other with the insulating film 131 interposed therebetween.
An auxiliary capacitance line 143 made of a alloy is arranged. The insulating film 1 is provided between the auxiliary capacitance line 143 and the pixel electrode 137.
Using 31 as its dielectric, a storage capacitor (Cs) 145
Is formed.
【００３９】このようなアクティブ素子基板１１１の上
面を覆うように配向膜１４７が配置されてアクティブ素
子基板１１１が構成されている。The active element substrate 111 is formed by disposing the alignment film 147 so as to cover the upper surface of the active element substrate 111.
【００４０】対向基板１１３は、ガラス基板からなる透
明絶縁基板１４９上に、前述の画素電極１３７に対向す
る対向電極１５１および配向膜１５３が配置されてお
り、前述のアクティブ素子基板１１１に対して所定の間
隔で平行に組み合わされる。In the counter substrate 113, a counter electrode 151 and an alignment film 153 facing the pixel electrode 137 are arranged on a transparent insulating substrate 149 made of a glass substrate, and the counter electrode 113 is predetermined with respect to the active element substrate 111. Are combined in parallel at intervals of.
【００４１】液晶組成物１１５は、アクティブ素子基板
１１１と対向基板１１３との間に挟持され、周囲に封止
材（図示省略）が設けられて封止されている。そしてこ
れらのアクティブ素子基板１１１、対向基板１１３基板
の外向側の面には、それぞれ偏光板１１７、１１９が貼
設されている。The liquid crystal composition 115 is sandwiched between the active element substrate 111 and the counter substrate 113, and a sealing material (not shown) is provided in the periphery to seal the liquid crystal composition 115. Polarizing plates 117 and 119 are attached to the outer surfaces of the active element substrate 111 and the counter substrate 113, respectively.
【００４２】このような液晶表示素子１０１は、その信
号線１２３が信号線駆動回路１０５に、走査線１２５が
走査線駆動回路１０３に接続され、また各補助容量線１
４３は共通に接続されて補助容量線駆動回路１０９に接
続されており、対向電極１５１は対向電極駆動回路１０
７に接続されている。In such a liquid crystal display element 101, the signal line 123 is connected to the signal line driving circuit 105, the scanning line 125 is connected to the scanning line driving circuit 103, and each auxiliary capacitance line 1 is connected.
Reference numeral 43 is commonly connected to the auxiliary capacitance line drive circuit 109, and the counter electrode 151 is connected to the counter electrode drive circuit 10.
Connected to 7.
【００４３】信号線駆動回路１０５は、シフトレジスタ
回路とラッチ回路とからその主要部が構成され、図４
（ｂ）に示すように極性が第１の基準電位（ＶT1）を中
心にして 1フレーム周期（ＴF ）ごとに反転する映像信
号電圧（ＶX ）を発生し信号線１２３に送出する。The signal line drive circuit 105 is mainly composed of a shift register circuit and a latch circuit.
As shown in (b), a video signal voltage (VX) whose polarity is inverted every one frame period (TF) centered on the first reference potential (VT1) is generated and sent to the signal line 123.
【００４４】走査線駆動回路１０３は、シフトレジスタ
回路とラッチ回路とからその主要部が構成され、各走査
線１２５を線順次に選択する図４（ａ）に示すような走
査パルス（ＶY ）を発生し走査線１２５に送出する。The scanning line driving circuit 103 is mainly composed of a shift register circuit and a latch circuit, and a scanning pulse (VY) as shown in FIG. 4A for selecting each scanning line 125 line-sequentially. It is generated and sent to the scan line 125.
【００４５】対向電極駆動回路１０７は、第２の基準電
位（ＶT2）を中心として 1フレーム周期ごとに振幅ｄＶ
c で極性反転する対向電極電圧（Ｖc ）を発生し対向電
極１５１に送出する。The counter electrode drive circuit 107 has an amplitude dV for each frame period centered on the second reference potential (VT2).
A counter electrode voltage (Vc) whose polarity is inverted at c is generated and sent to the counter electrode 151.
【００４６】補助容量線駆動回路１０９は、図５に示す
ように、補助電圧（ＶH ）の極性反転の中心となる第３
の基準電位（ＶT3）を発生する第１の直流電圧発生回路
５０１、その振幅ｄＶH2を決定する電圧（ＶdH2 ）を発
生する第２の直流電圧発生回路５０３、第３の基準電位
（ＶT3）に電圧（ＶdH2 ）を加算する加算回路５０５、
第３の基準電位（ＶT3）から電圧（ＶdH2 ）を減算する
減算回路５０７、加算回路５０５からの出力と減算回路
５０７からの出力とをフレーム信号（ＳＦ）に基づいて
1フレーム周期（ＴF ）ごとに選択する第１のスイッチ
回路５０９、電位変化（ｄＶH1）を決定する電圧（ＶdH
1 ）をスイッチ回路５０９により選択された出力から減
算する第２の減算回路５１１、第１のスイッチ回路５０
９からの直接の出力および第２の減算回路５１１を介し
た出力のうち一方を選択する第２のスイッチ回路５１
３、走査線駆動回路１０３に入力されるものと同様のク
ロックパルス（ＣＫ）およびスタート信号（ＳＴ）に基
づいて、第２のスイッチ回路５１３を制御するシフトレ
ジスタ５１５とから、その主要部が構成されている。As shown in FIG. 5, the auxiliary capacitance line drive circuit 109 has a third center which is the center of polarity reversal of the auxiliary voltage (VH).
Of the first DC voltage generating circuit 501 for generating the reference potential (VT3), the second DC voltage generating circuit 503 for generating the voltage (VdH2) for determining its amplitude dVH2, and the third reference potential (VT3). An adding circuit 505 for adding (VdH2),
Based on the frame signal (SF), the subtraction circuit 507 for subtracting the voltage (VdH2) from the third reference potential (VT3), the output from the addition circuit 505, and the output from the subtraction circuit 507 are output.
The first switch circuit 509 selected for each frame period (TF) and the voltage (VdH) that determines the potential change (dVH1)
Second subtraction circuit 511 for subtracting 1) from the output selected by the switch circuit 509, the first switch circuit 50
A second switch circuit 51 for selecting one of the direct output from 9 and the output via the second subtraction circuit 511.
3, a shift register 515 that controls the second switch circuit 513 based on a clock pulse (CK) and a start signal (ST) similar to those input to the scan line driver circuit 103, and the main part thereof is configured. Has been done.
【００４７】このような補助容量線駆動回路１０９は、
直流の第３の基準電位（ＶT3）に対して上記の電圧（Ｖ
dH1 ）の加算および減算された出力を交互に選択するこ
とにより図４（ｄ）に示すように補助電圧（ＶH ）を振
幅（ｄＶH2）で振らせて補助容量線１４３に印加する。
またクロックパルス（ＣＫ）およびスタート信号（Ｓ
Ｔ）に基づいて第２のスイッチ回路５１３からの出力か
ら電圧（ＶdH1 ）を減算することにより図４（ｄ）に示
すように補助電圧（ＶH ）を電圧変位（ｄＶH1）で第３
の基準電位（ＶT3）側に変化させて補助容量線１４３に
印加する。Such an auxiliary capacitance line drive circuit 109 is
For the third reference potential of DC (VT3), the above voltage (V
By alternately selecting the output obtained by adding and subtracting dH1), the auxiliary voltage (VH) is swung by the amplitude (dVH2) and applied to the auxiliary capacitance line 143 as shown in FIG. 4D.
In addition, clock pulse (CK) and start signal (S
By subtracting the voltage (VdH1) from the output from the second switch circuit 513 based on T), as shown in FIG. 4D, the auxiliary voltage (VH) is changed to the third voltage displacement (dVH1).
Is applied to the auxiliary capacitance line 143 while being changed to the reference potential (VT3) side.
【００４８】このような構成の本実施例のアクティブマ
トリックス型液晶表示装置の動作を、図３および図４に
基づいて説明する。The operation of the active matrix type liquid crystal display device of this embodiment having such a structure will be described with reference to FIGS. 3 and 4.
【００４９】図３はこのアクティブマトリックス型液晶
表示装置の 1画素部分の等価回路を示す図である。FIG. 3 is a diagram showing an equivalent circuit of one pixel portion of the active matrix type liquid crystal display device.
【００５０】一例として信号線１２３と走査線１２５と
の交差部の表示画素（Ｘi 、Ｙj ）一画素を中心に説明
する。映像信号電圧（ＶXi）がドレイン電極１３５に印
加され、走査パルス（ＶYj）がゲート電極１２９に印加
されると、ドレイン電極１３５とソース電極１３９との
間にドレイン・ソース電流（ＩDS）が流れ、ソース電極
１３９に接続された画素電極１３７に映像信号電圧（Ｖ
Xi）が書き込まれ、画素電極１３７には画素電極電位
（Ｖs ）が保持され、また対向電極１５１には対向電極
電圧Ｖc が印加されている。これにより 1フレーム期間
（ＴF ）にわたって画素電極電位（Ｖs ）と対向電極電
位（Ｖc ）との間の電位差が図４（ｆ）に示すように液
晶容量（ＣLC）１５５に保持され、液晶組成物１１５が
励起されて表示が行なわれる。As an example, one pixel of the display pixel (Xi, Yj) at the intersection of the signal line 123 and the scanning line 125 will be mainly described. When the video signal voltage (VXi) is applied to the drain electrode 135 and the scanning pulse (VYj) is applied to the gate electrode 129, a drain-source current (IDS) flows between the drain electrode 135 and the source electrode 139, A video signal voltage (V) is applied to the pixel electrode 137 connected to the source electrode 139.
Xi) is written, the pixel electrode potential (Vs) is held on the pixel electrode 137, and the counter electrode voltage Vc is applied to the counter electrode 151. As a result, the potential difference between the pixel electrode potential (Vs) and the counter electrode potential (Vc) is held in the liquid crystal capacitor (CLC) 155 for one frame period (TF) as shown in FIG. 115 is excited and a display is performed.
【００５１】この画素電極電位（Ｖs ）と補助容量線電
位（ＶHj）との電位差が、補助容量（Ｃs ）１４５に保
持され、液晶容量（ＣLC）１５５に保持された電位差の
時間的な変動を補って 1フレーム期間（ＴF ）の期間
中、表示を維持する。The potential difference between the pixel electrode potential (Vs) and the auxiliary capacitance line potential (VHj) is held in the auxiliary capacitance (Cs) 145, and the potential difference held in the liquid crystal capacitance (CLC) 155 changes with time. In addition, the display is maintained for one frame period (TF).
【００５２】ところで、図３に示すようにｎ型のＴＦＴ
素子１２７のゲート電極１２９とソース電極１３９との
間に寄生容量（ＣGS）が、またそのドレイン電極１３５
とソース電極１３９との間には寄生容量（ＣDS）が、Ｔ
ＦＴ素子１２７の構造上および画素電極１３７と信号線
１２３と走査線１２５の配置構成上、不可避的に存在し
ている。このため、ＴＦＴ素子１２７がオフ状態（高抵
抗状態）となっても、一旦液晶容量（ＣLC）１５５や補
助容量（Ｃs ）１４５に保持された電位差がこの寄生容
量（ＣGS）、（ＣDS）によって変動されるので、これに
起因して画素電極１３７の電位の変動に起因して液晶印
加電圧にレベルシフト（ΔＶ1 ）、（ΔＶ2 ）が発生し
ようとする。By the way, as shown in FIG. 3, an n-type TFT
The parasitic capacitance (CGS) between the gate electrode 129 and the source electrode 139 of the element 127 and the drain electrode 135
Between the source electrode 139 and the source electrode 139, the parasitic capacitance (CDS) is T
It is inevitably present due to the structure of the FT element 127 and the arrangement configuration of the pixel electrode 137, the signal line 123, and the scanning line 125. Therefore, even if the TFT element 127 is turned off (high resistance state), the potential difference once held in the liquid crystal capacitance (CLC) 155 or the auxiliary capacitance (Cs) 145 is caused by the parasitic capacitances (CGS) and (CDS). As a result, the potential shift of the pixel electrode 137 causes a level shift (ΔV1) and (ΔV2) in the liquid crystal applied voltage.
【００５３】そこで本発明の液晶表示装置においては、
例えば j番目の走査線１２５に印加される走査パルスの
タイミングに同期した補助電圧（ＶHj）は j番目の補助
容量線１４３に印加するというように、レベルシフト
（ΔＶ1 ）、（ΔＶ2 ）をそれぞれ抑制する電圧変化
（ｄＶH1）、電圧振幅（ｄＶH2）を有する補助電圧（Ｖ
H）を各補助容量線１４３に印加することで、寄生容量
（ＣGS）、（ＣDS）により変動した液晶容量（ＣLC）１
５５の電位差を補償して、レベルシフト（ΔＶ1 ）、
（ΔＶ2 ）を解消する。Therefore, in the liquid crystal display device of the present invention,
For example, the auxiliary voltage (VHj) synchronized with the timing of the scanning pulse applied to the jth scanning line 125 is applied to the jth auxiliary capacitance line 143, so that the level shifts (ΔV1) and (ΔV2) are suppressed. Auxiliary voltage (V) with voltage change (dVH1) and voltage amplitude (dVH2)
By applying (H) to each auxiliary capacitance line 143, the liquid crystal capacitance (CLC) 1 changed by the parasitic capacitances (CGS) and (CDS).
Compensating for the potential difference of 55, level shift (ΔV1),
(ΔV2) is eliminated.
【００５４】このようなレベルシフト（ΔＶ1 ）、（Δ
Ｖ2 ）を解消する補助電圧（ＶH ）について、さらに詳
細に説明する。Such level shift (ΔV1), (Δ
The auxiliary voltage (VH) for eliminating V2) will be described in more detail.
【００５５】走査パルス（ＶY ）の振幅をｄＶY
［Ｖ］、補助電圧の電圧変化をｄＶH1［Ｖ］、電圧振幅
をｄＶH2［Ｖ］、あるフレーム期間（ＴF1）での映像信
号電圧（ＶX ）をＶX （ＴF1）［Ｖ］、対向電極電圧
（Ｖc ）をＶc （ＴF1）［Ｖ］、そのフレーム期間（Ｔ
F1）の次のフレーム期間（ＴF2）での映像信号電圧（Ｖ
X ）をＶX （ＴF2）［Ｖ］、対向電極電圧（Ｖc ）をＶ
c （ＴF2）［Ｖ］、補助容量１４５の容量値をＣs
［Ｆ］、液晶容量１５５の容量をＣLC［Ｆ］、ＴＦＴ素
子１２７の寄生容量（ＣGS）、（ＣDS）をそれぞれＣGS
［Ｆ］，ＣDS［Ｆ］とすると、レベルシフト（ΔＶ1
）、（ΔＶ2 ）の電圧ΔＶ1 ［Ｖ］、ΔＶ2 ［Ｖ］
は、次の式で示すことができる。即ち、 ΔＶ1 ＝（ＣGS・ｄＶY ＋Ｃs ・ｄＶH1）／（ＣGS＋Ｃ
DS＋ＣLC＋Ｃs ） ΔＶ2 ＝｛ＣDS・［ＶX （ＴF1）−ＶX （ＴF2）］＋Ｃ
s ・ｄＶH2−（ＣGS＋ＣDS）［Ｖc （ＴF1）−Ｖc
（ＴF2）］｝／（ＣGS＋ＣDS＋ＣLC＋Ｃs ） そこで、本発明の液晶表示装置においては、対向電極電
圧（Ｖc ）と同期して第３の基準電位を中心として極性
反転し対向電極電圧（Ｖc ）と同極性となる補助電圧
（ＶHj）の振幅（ｄＶH2）をｄＶH2＝｜［（ＣGS＋ＣDS
＋Ｃs ）（Ｖc （ ＴF1）−Ｖc （ＴF2））−ＣDS（ＶX
（ＴF1）−ＶX （ＴF2））］／Ｃs ｜に調整し、また補
助電圧（ＶHj）を走査パルスとは逆方向へとｄＶH1＝｜
−ＣGS・ｄＶY ／Ｃs ｜の変位で走査パルス（ＶYj）に
同期して電圧変化するように調整し、 j番目の走査線１
２５を介して走査パルス（ＶYj）が印加されるＴＦＴ素
子１２７に接続された画素電極１３７に対応する j番目
の補助容量線１４３に対して、走査パルス（ＶYj）のタ
イミングに同期して印加することにより、最も効果的に
レベルシフトレベルシフト（ΔＶ2 ）、（ΔＶ1 ）を抑
えることができる。上記のＶX （ＴF1）−ＶX （ＴF2）
の値は、画像表示を行なうために刻々と変化しているた
め、実際には本実施例では映像信号電圧（ＶX ）の最大
値と最小値の間の中心電圧をその値として用いた。The amplitude of the scanning pulse (VY) is set to dVY
[V], the voltage change of the auxiliary voltage is dVH1 [V], the voltage amplitude is dVH2 [V], the video signal voltage (VX) in a certain frame period (TF1) is VX (TF1) [V], the counter electrode voltage ( Vc) to Vc (TF1) [V], the frame period (T
Video signal voltage (V) in the frame period (TF2) following F1)
X) to VX (TF2) [V] and the counter electrode voltage (Vc) to V
c (TF2) [V], the capacitance value of the auxiliary capacitance 145 is Cs
[F], the capacitance of the liquid crystal capacitance 155 is CLC [F], and the parasitic capacitances (CGS) and (CDS) of the TFT element 127 are CGS, respectively.
[F], CDS [F], the level shift (ΔV1
), (ΔV2) voltage ΔV1 [V], ΔV2 [V]
Can be expressed by the following equation. That is, ΔV1 = (CGS · dVY + Cs · dVH1) / (CGS + C
DS + CLC + Cs) ΔV2 = {CDS ・ [VX (TF1) -VX (TF2) ] + C
s-dVH2- (CGS + CDS) [Vc (TF1) -Vc
(TF2) ]} / (CGS + CDS + CLC + Cs) Therefore, in the liquid crystal display device of the present invention, the polarity is inverted around the third reference potential in synchronization with the counter electrode voltage (Vc) and the same polarity as the counter electrode voltage (Vc). The amplitude (dVH2) of the auxiliary voltage (VHj) that becomes is dVH2 = | [(CGS + CDS
+ Cs) (Vc ( TF1) -Vc (TF2) )-CDS (VX
(TF1) -VX (TF2) )] / Cs | and adjust the auxiliary voltage (VHj) in the direction opposite to the scan pulse dVH1 = |
Adjust to change the voltage in synchronization with the scan pulse (VYj) by the displacement of −CGS · dVY / Cs |, and the j-th scan line 1
The scanning pulse (VYj) is applied to the j-th auxiliary capacitance line 143 corresponding to the pixel electrode 137 connected to the TFT element 127 through 25 in synchronization with the timing of the scanning pulse (VYj). As a result, the level shift (ΔV2) and (ΔV1) can be suppressed most effectively. VX (TF1) -VX (TF2) above
Since the value of is changing every moment to display an image, the center voltage between the maximum value and the minimum value of the video signal voltage (VX) is actually used as the value in this embodiment.
【００５６】なお、本実施例では、補助電圧（ＶH ）の
振幅（ｄＶH2）を、上記のようにレベルシフト（ΔＶ2
）を最も効果的に解消できる値に設定したが、これに
は限定しない。この振幅（ｄＶH ）としては、｜［（Ｃ
GS＋ＣDS＋Ｃs ）（Ｖc （ＴF1 ）−Ｖc （ＴF2））−Ｃ
DS（ＶX （ＴF1）−ＶX （ＴF2））］Ｃs ｜／ 5以上に
設定すれば実用上十分な効果が得られるが、その最大範
囲として上限が｜［（ＣGS＋ＣDS＋Ｃs ）（Ｖc
（ＴF1）−Ｖc （ＴF2））−ＣDS（ＶX （ＴF1）−ＶX
（ＴF2））］／Ｃs ｜×10まで、好ましくはその上限は
｜［（ＣGS＋ＣDS＋Ｃs）（Ｖc （ＴF1）−Ｖc
（ＴF2））−ＣDS（ＶX （ＴF1）−ＶX （ＴF2））］／
Ｃs ｜× 4以下であれば視認上十分な効果が得られる。In this embodiment, the amplitude (dVH2) of the auxiliary voltage (VH) is level-shifted (ΔV2) as described above.
) Is set to a value that can be most effectively resolved, but is not limited to this. The amplitude (dVH) is | [(C
GS + CDS + Cs) (Vc (TF1 ) -Vc (TF2) )-C
DS (VX (TF1) -VX (TF2) )] Cs | / 5 or more, a sufficient effect can be obtained in practice, but the upper limit is | [(CGS + CDS + Cs) (Vc
(TF1) -Vc (TF2) ) -CDS (VX (TF1) -VX
(TF2) )] / Cs | × 10, preferably the upper limit is | [(CGS + CDS + Cs) (Vc (TF1) -Vc
(TF2) ) -CDS (VX (TF1) -VX (TF2) )] /
If Cs | × 4 or less, a sufficient visual effect can be obtained.
【００５７】また、第２の基準電位に対して所定周期で
極性反転する対向電極電圧（Ｖc ）を印加する場合、液
晶容量（ＣLC）の大きさによっては極性反転の際に対向
電極電圧（Ｖc ）に歪みが生じ、これにより輝度むらが
発生する場合がある。しかし補助容量線１４３に所定の
補助電圧（ＶH ）を印加することより、信号線１２３に
印加される映像信号電圧（ＶX ）の変動に伴なう対向電
極１５１の電位の変動も低減させることができ、高品位
な表示画像を得ることが可能となる。このような対向電
極１５１の電位変動の低減を考慮するのであれば、補助
電圧（ＶH ）の振幅（ｄＶH2）は上記の範囲内で大きく
設定することが好ましく、その場合の値は｜［（ＣGS＋
ＣDS＋Ｃs ）（Ｖc （ＴF1）−Ｖc （ＴF2））−ＣDS
（ＶX （Ｔ F1）−ＶX （ＴF2））］／Ｃs ｜以上にする
とよい。When a counter electrode voltage (Vc) whose polarity is inverted in a predetermined cycle with respect to the second reference potential is applied, the counter electrode voltage (Vc) is reversed at the time of polarity reversal depending on the size of the liquid crystal capacitance (CLC). ) May be distorted, which may cause uneven brightness. However, by applying a predetermined auxiliary voltage (VH) to the auxiliary capacitance line 143, it is possible to reduce the fluctuation of the potential of the counter electrode 151 which accompanies the fluctuation of the video signal voltage (VX) applied to the signal line 123. Therefore, a high quality display image can be obtained. In consideration of such reduction of the potential fluctuation of the counter electrode 151, it is preferable to set the amplitude (dVH2) of the auxiliary voltage (VH) large within the above range, and the value in that case is | [(CGS +
CDS + Cs) (Vc (TF1) -Vc (TF2) )-CDS
(VX ( TF1 ) -VX (TF2) )] / Cs |
【００５８】また、本実施例では、映像信号電圧（ＶX
）が１フレーム期間（ＴF ）ごとに基準電位を中心と
して反転する場合を例示したが、 1走査線ごと、あるい
は複数の走査線ごとに映像信号電圧（ＶX ）を反転する
場合にも、レベルシフト（ΔＶ2 ）を補償するような補
助電圧（ＶH ）を補助容量線１４３に印加することによ
り同様の効果を得ることができる。In this embodiment, the video signal voltage (VX
) Inverts with respect to the reference potential for each frame period (TF) as an example, but the level shift is also performed when the video signal voltage (VX) is inverted for each scanning line or for each scanning line. The same effect can be obtained by applying an auxiliary voltage (VH) for compensating (ΔV2) to the auxiliary capacitance line 143.
【００５９】また、上述した実施例では各走査線を一本
ずつ線順次走査する場合について説明したが、画素電極
への書き込み効率を向上させる等の必要性から例えば 2
走査線ずつを一組として、その一組ごとに順次走査する
ような場合でも、その走査タイミングに合わせて補助容
量線の駆動タイミングを適切に設定すれば本発明の技術
を適用できることは言うまでもない。Further, in the above-mentioned embodiment, the case where each scanning line is line-sequentially scanned one by one, but it is necessary to improve the writing efficiency to the pixel electrode, for example, 2
Needless to say, the technique of the present invention can be applied even when the scanning lines are set as one set and the scanning is sequentially performed for each set by appropriately setting the drive timing of the auxiliary capacitance line in accordance with the scanning timing.
【００６０】また、この実施例では第２の基準電位（Ｖ
T2）と第３の基準電位（ＶT3）とが等しくなるようにし
たが、異なる電位としてもよい。In this embodiment, the second reference potential (V
Although T2) and the third reference potential (VT3) are made equal to each other, they may be different potentials.
【００６１】また、上記の実施例においては第１の基準
電位（ＶT1）と第２の基準電位（ＶT2）とは異なる電位
に設定されているが、これには限定しない。第１の基準
電位（ＶT1）と第２の基準電位（ＶT2）とを同電位に設
定してもよい。Although the first reference potential (VT1) and the second reference potential (VT2) are set to different potentials in the above embodiment, the present invention is not limited to this. The first reference potential (VT1) and the second reference potential (VT2) may be set to the same potential.
【００６２】また、映像信号電圧（ＶX ）の基準電位が
一種類だけではなく、例えば多階調表示を行なう場合の
ように複数種類あらかじめ設定されているような場合に
も、本発明の技術を適用することができる。Further, the technique of the present invention can be applied not only to one type of the reference potential of the video signal voltage (VX) but also to a plurality of types of preset potentials such as in the case of multi-gradation display. Can be applied.
【００６３】その他、本発明の要旨を逸脱しない範囲
で、ＴＦＴの材質あるいは構造などを種々に変更するこ
とができることは言うまでもない。Needless to say, the material or structure of the TFT can be variously changed without departing from the scope of the present invention.
【００６４】[0064]
【発明の効果】以上、詳細に説明したように、本発明の
液晶表示装置は、各画素部に配設されたスイッチング用
のＴＦＴ素子の寄生容量に起因して生じる液晶印加電圧
のレベルシフト（ΔＶ1 ）、（ΔＶ2 ）を補償して、フ
リッカや輝度むらを解消し安定した高品位な画像表示を
実現することができる。As described in detail above, in the liquid crystal display device of the present invention, the level shift of the liquid crystal applied voltage caused by the parasitic capacitance of the switching TFT element provided in each pixel portion ( By compensating for ΔV1) and (ΔV2), it is possible to eliminate flicker and uneven brightness, and realize stable and high-quality image display.
【図１】本発明に係るアクティブマトリックス型液晶表
示装置の一実施例の構成を示す図。FIG. 1 is a diagram showing a configuration of an embodiment of an active matrix type liquid crystal display device according to the present invention.
【図２】本発明に係るアクティブマトリックス型液晶表
示装置の一実施例の構成を示す図。FIG. 2 is a diagram showing the configuration of an embodiment of an active matrix type liquid crystal display device according to the present invention.
【図３】本発明に係るアクティブマトリックス型液晶表
示装置を等価回路で示す図。FIG. 3 is a diagram showing an active matrix type liquid crystal display device according to the present invention in an equivalent circuit.
【図４】本発明に係るアクティブマトリックス型液晶表
示装置の駆動波形を示す図。FIG. 4 is a diagram showing drive waveforms of an active matrix type liquid crystal display device according to the present invention.
【図５】本発明に係るアクティブマトリックス型液晶表
示装置の補助電圧発生回路および対向電極駆動回路の構
成を示す図。FIG. 5 is a diagram showing configurations of an auxiliary voltage generating circuit and a counter electrode driving circuit of the active matrix type liquid crystal display device according to the present invention.
【図６】従来の液晶表示装置の構成を等価回路で示す
図。FIG. 6 is a diagram showing an equivalent circuit of a configuration of a conventional liquid crystal display device.
【図７】従来の液晶表示装置の駆動波形を示す図。FIG. 7 is a diagram showing drive waveforms of a conventional liquid crystal display device.
１０１…液晶表示素子、１０３…走査線駆動回路、１０
５…信号線駆動回路、１０７…対向電極駆動回路、１０
９…補助電圧発生回路、１２３…信号線、１２５…走査
線、１２７…ＴＦＴ素子、１４３…補助容量線、１５５
…液晶容量（ＣLC）101 ... Liquid crystal display element, 103 ... Scan line driving circuit, 10
5 ... Signal line drive circuit, 107 ... Counter electrode drive circuit, 10
9 ... Auxiliary voltage generating circuit, 123 ... Signal line, 125 ... Scan line, 127 ... TFT element, 143 ... Auxiliary capacitance line, 155
… Liquid crystal capacity (CLC)
Claims (5)
と、 前記走査線に交差して配置され、第１の基準電位を中心
として所定周期で極性反転する映像信号電圧が印加され
る複数本の信号線と、 前記走査線および前記信号線の各交差部ごとに配置され
た画素電極と、 前記画素電極と前記走査線と前記信号線とに接続された
トランジスタスイッチング素子と、 前記画素電極との間で補助容量を形成する複数本の補助
容量線と、 前記画素電極に対向して配置され、第２の基準電位に設
定された直流電圧を対向電極電圧として印加される対向
電極と、 前記画素電極と前記対向電極との間に挟持された液晶組
成物と、 前記走査パルスと同期して前記走査パルスとは逆方向に
電位変化する補助電圧を、該走査パルスが印加されるト
ランジスタスイッチング素子に接続された画素電極に対
応した補助容量線に印加する補助容量線駆動手段を具備
することを特徴とする液晶表示装置。1. A plurality of scanning lines to which a scanning pulse is applied, and a plurality of video signal voltages which are arranged so as to intersect with the scanning lines and whose polarity is inverted at a predetermined cycle with a first reference potential as a center. A plurality of signal lines, a pixel electrode arranged at each intersection of the scanning line and the signal line, a transistor switching element connected to the pixel electrode, the scanning line, and the signal line, the pixel electrode A plurality of auxiliary capacitance lines that form an auxiliary capacitance between the pixel electrode and a counter electrode that is disposed so as to face the pixel electrode and that is applied with a DC voltage set to a second reference potential as a counter electrode voltage; A liquid crystal composition sandwiched between the pixel electrode and the counter electrode, and a transistor switch to which the scan pulse is applied are supplied with an auxiliary voltage that changes potential in a direction opposite to the scan pulse in synchronization with the scan pulse. The liquid crystal display device characterized by having a storage capacitance line drive circuit for applying to the storage capacitor line corresponding to the pixel electrode connected to ring element.
電位を中心として極性反転する補助電圧を前記補助容量
線に印加し、かつ前記走査パルスと同期して前記走査パ
ルスとは逆方向に電位変化する補助電圧を該走査パルス
が印加されるトランジスタスイッチング素子に接続され
た画素電極に対応した補助容量線に印加する補助容量線
駆動手段を具備することを特徴とする請求項１記載の液
晶表示装置。2. The auxiliary capacitance line driving means applies an auxiliary voltage whose polarity is inverted around a third reference potential to the auxiliary capacitance line, and in a direction opposite to the scanning pulse in synchronization with the scanning pulse. 2. An auxiliary capacitance line driving means for applying an auxiliary voltage, which changes in potential, to an auxiliary capacitance line corresponding to a pixel electrode connected to a transistor switching element to which the scan pulse is applied. Liquid crystal display device.
と、 前記走査線に交差して配置され、第１の基準電位を中心
として所定周期で極性反転する映像信号電圧が印加され
る複数本の信号線と、 前記走査線および前記信号線の各交差部ごとに配置され
た画素電極と、 前記画素電極と前記走査線と前記信号線とに接続された
トランジスタスイッチング素子と、 前記画素電極との間で補助容量を形成する複数本の補助
容量線と、 前記画素電極に対向して配置され、前記映像信号電圧と
同期して第２の基準電位を中心として極性反転する対向
電極電圧が印加される対向電極と、 前記画素電極と前記対向電極との間に挟持された液晶組
成物と、 前記走査パルスと同期して前記走査パルスとは逆方向に
電位変化する補助電圧を、該走査パルスが印加されるト
ランジスタスイッチング素子に接続された画素電極に対
応した補助容量線に印加する補助容量線駆動手段を具備
することを特徴とする液晶表示装置。3. A plurality of scan lines to which a scan pulse is applied, and a plurality of video signal voltages which are arranged so as to intersect the scan lines and whose polarities are inverted at a predetermined cycle with a first reference potential as a center. A plurality of signal lines, a pixel electrode arranged at each intersection of the scanning line and the signal line, a transistor switching element connected to the pixel electrode, the scanning line, and the signal line, the pixel electrode And a plurality of storage capacitor lines that form storage capacitors between the storage capacitor and a counter electrode voltage that is arranged so as to face the pixel electrode and that reverses its polarity around the second reference potential in synchronization with the video signal voltage. A counter electrode to be applied, a liquid crystal composition sandwiched between the pixel electrode and the counter electrode, and an auxiliary voltage that changes in potential in a direction opposite to the scan pulse in synchronization with the scan pulse Apply pulse The liquid crystal display device characterized by having a storage capacitance line drive circuit for applying to the storage capacitor line corresponding to the pixel electrode connected to the transistor switching elements.
極電圧と同期して第３の基準電位を中心として極性反転
し前記対向電極電圧と同極性となるように変化する補助
電圧を前記補助容量線に印加し、かつ前記走査パルスと
同期して前記走査パルスとは逆方向に電圧変化する補助
電圧を該走査パルスが印加されるトランジスタスイッチ
ング素子に接続された画素電極に対応した補助容量線に
印加する補助容量線駆動手段を具備することを特徴とす
る請求項３記載の液晶表示装置。4. The auxiliary capacitance line driving means synchronizes with the counter electrode voltage and inverts the polarity around a third reference potential to change the auxiliary voltage so as to have the same polarity as the counter electrode voltage. Auxiliary capacitance line corresponding to the pixel electrode connected to the transistor switching element to which the scan pulse is applied, which is applied to the capacitance line and is synchronized with the scan pulse to change the voltage in the opposite direction to the scan pulse. 4. The liquid crystal display device according to claim 3, further comprising auxiliary capacitance line driving means for applying the voltage to the liquid crystal display device.
幅を有する補助電圧を前記補助容量線に印加することを
特徴とする請求項２又は請求項４記載の液晶表示装置。5. The liquid crystal display device according to claim 2, wherein an auxiliary voltage having an amplitude larger than that of the counter electrode voltage is applied to the auxiliary capacitance line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26465092A JP3292520B2 (en) | 1991-10-11 | 1992-10-02 | Liquid crystal display |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26387391 | 1991-10-11 | ||
| JP3-263873 | 1991-10-11 | ||
| JP26465092A JP3292520B2 (en) | 1991-10-11 | 1992-10-02 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216443A true JPH05216443A (en) | 1993-08-27 |
| JP3292520B2 JP3292520B2 (en) | 2002-06-17 |
Family
ID=26546237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26465092A Expired - Fee Related JP3292520B2 (en) | 1991-10-11 | 1992-10-02 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292520B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815720A (en) * | 1994-06-27 | 1996-01-19 | Furontetsuku:Kk | Electro-optic element |
| US6172663B1 (en) | 1995-03-14 | 2001-01-09 | Sharp Kabushiki Kaisha | Driver circuit |
| JP2002333870A (en) * | 2000-10-31 | 2002-11-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display device, el display device and drive method therefor and display pattern evaluation method of subpixel |
| KR100430098B1 (en) * | 1999-01-11 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | Apparatus of Driving Liquid Crystal Panel |
| JP2005156764A (en) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | Display device |
| KR100608191B1 (en) * | 2003-07-11 | 2006-08-08 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Liquid crystal display device |
| WO2007029381A1 (en) * | 2005-09-01 | 2007-03-15 | Sharp Kabushiki Kaisha | Display device, drive circuit, and drive method thereof |
| KR100839483B1 (en) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | Liquid crystal display device |
| KR100855493B1 (en) * | 2002-06-29 | 2008-09-01 | 엘지디스플레이 주식회사 | Liquid crystal display device of line on glass type and method of fabricating the same |
| JP2008203627A (en) * | 2007-02-21 | 2008-09-04 | Hitachi Displays Ltd | Liquid crystal display device |
| KR100891331B1 (en) * | 2007-03-13 | 2009-03-31 | 삼성전자주식회사 | Method for compensating kick-back voltage and liquid crystal display device using the same |
| JP2009300530A (en) * | 2008-06-10 | 2009-12-24 | Seiko Epson Corp | Driving device and method for electrooptical device, and electrooptical device and electronic equipment |
| WO2011033827A1 (en) * | 2009-09-16 | 2011-03-24 | シャープ株式会社 | Liquid crystal display device and drive method therefor |
| CN102779494A (en) * | 2012-03-29 | 2012-11-14 | 北京京东方光电科技有限公司 | Gate driving circuit, method and liquid crystal display |
| WO2013018596A1 (en) * | 2011-08-02 | 2013-02-07 | シャープ株式会社 | Method for powering lcd device and auxiliary capacity line |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008117863A1 (en) * | 2007-03-28 | 2008-10-02 | Sharp Kabushiki Kaisha | Liquid crystal display device and its control method |
-
1992
- 1992-10-02 JP JP26465092A patent/JP3292520B2/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815720A (en) * | 1994-06-27 | 1996-01-19 | Furontetsuku:Kk | Electro-optic element |
| US6172663B1 (en) | 1995-03-14 | 2001-01-09 | Sharp Kabushiki Kaisha | Driver circuit |
| KR100430098B1 (en) * | 1999-01-11 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | Apparatus of Driving Liquid Crystal Panel |
| JP2002333870A (en) * | 2000-10-31 | 2002-11-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display device, el display device and drive method therefor and display pattern evaluation method of subpixel |
| KR100839483B1 (en) * | 2002-06-26 | 2008-06-19 | 엘지디스플레이 주식회사 | Liquid crystal display device |
| KR100855493B1 (en) * | 2002-06-29 | 2008-09-01 | 엘지디스플레이 주식회사 | Liquid crystal display device of line on glass type and method of fabricating the same |
| KR100608191B1 (en) * | 2003-07-11 | 2006-08-08 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Liquid crystal display device |
| JP2005156764A (en) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | Display device |
| US8390552B2 (en) | 2005-09-01 | 2013-03-05 | Sharp Kabushiki Kaisha | Display device, and circuit and method for driving the same |
| WO2007029381A1 (en) * | 2005-09-01 | 2007-03-15 | Sharp Kabushiki Kaisha | Display device, drive circuit, and drive method thereof |
| JP2008203627A (en) * | 2007-02-21 | 2008-09-04 | Hitachi Displays Ltd | Liquid crystal display device |
| KR100891331B1 (en) * | 2007-03-13 | 2009-03-31 | 삼성전자주식회사 | Method for compensating kick-back voltage and liquid crystal display device using the same |
| JP2009300530A (en) * | 2008-06-10 | 2009-12-24 | Seiko Epson Corp | Driving device and method for electrooptical device, and electrooptical device and electronic equipment |
| WO2011033827A1 (en) * | 2009-09-16 | 2011-03-24 | シャープ株式会社 | Liquid crystal display device and drive method therefor |
| JP5301673B2 (en) * | 2009-09-16 | 2013-09-25 | シャープ株式会社 | Liquid crystal display device and driving method thereof |
| US8791895B2 (en) | 2009-09-16 | 2014-07-29 | Sharp Kabushiki Kaisha | Liquid crystal display device and drive method therefor |
| WO2013018596A1 (en) * | 2011-08-02 | 2013-02-07 | シャープ株式会社 | Method for powering lcd device and auxiliary capacity line |
| JPWO2013018596A1 (en) * | 2011-08-02 | 2015-03-05 | シャープ株式会社 | Liquid crystal display device and driving method of auxiliary capacitance line |
| US9336736B2 (en) | 2011-08-02 | 2016-05-10 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving auxiliary capacitance lines |
| CN102779494A (en) * | 2012-03-29 | 2012-11-14 | 北京京东方光电科技有限公司 | Gate driving circuit, method and liquid crystal display |
| CN102779494B (en) * | 2012-03-29 | 2015-08-05 | 北京京东方光电科技有限公司 | A kind of gate driver circuit, method and liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3292520B2 (en) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686932A (en) | Compensative driving method type liquid crystal display device | |
| US7319448B2 (en) | Liquid crystal display device and method for driving the same | |
| JP5303095B2 (en) | Driving method of liquid crystal display device | |
| JP4196999B2 (en) | Liquid crystal display device drive circuit, liquid crystal display device, liquid crystal display device drive method, and electronic apparatus | |
| JP3292520B2 (en) | Liquid crystal display | |
| US10453411B2 (en) | Display driving method, display panel and display device | |
| JP2004061590A (en) | Liquid crystal display and its driving method | |
| JPS6211829A (en) | Active matrix type liquid crystal display device | |
| JPH10197894A (en) | Liquid crystal display device and driving method for liquid crystal display device | |
| JPH052208B2 (en) | ||
| US20050052385A1 (en) | Display apparatus and driving method therefor | |
| JPH11282431A (en) | Planar display device | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| US20070146291A1 (en) | Active matrix liquid crystal display and driving method | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| US5583533A (en) | Crosstack reducing method of driving an active matrix liquid crystal display | |
| JP3213072B2 (en) | Liquid crystal display | |
| JP3346493B2 (en) | Liquid crystal display | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| JPH05216442A (en) | Liquid crystal display device | |
| JPH0643833A (en) | Liquid crystal display device and its driving method | |
| JPH06138486A (en) | Liquid crystal display device and its driving method | |
| JPH09236790A (en) | Liquid crystal display device and its drive method | |
| JPH11202292A (en) | Driving method for active matrix type liquid crystal display device | |
| JPH05107555A (en) | Active matrix type liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| LAPS | Cancellation because of no payment of annual fees |