JPH0521637A - リードレスチツプキヤリアおよびその製造方法 - Google Patents

リードレスチツプキヤリアおよびその製造方法

Info

Publication number
JPH0521637A
JPH0521637A JP3171524A JP17152491A JPH0521637A JP H0521637 A JPH0521637 A JP H0521637A JP 3171524 A JP3171524 A JP 3171524A JP 17152491 A JP17152491 A JP 17152491A JP H0521637 A JPH0521637 A JP H0521637A
Authority
JP
Japan
Prior art keywords
chip carrier
resin
leadless chip
sealing resin
leadless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3171524A
Other languages
English (en)
Inventor
Katsutoshi Fujita
勝利 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3171524A priority Critical patent/JPH0521637A/ja
Publication of JPH0521637A publication Critical patent/JPH0521637A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【構成】チップ部品2を基板1にマウントし、チップ部
品2と導体層4とをワイヤ5で接続する。トランスファ
モールドによって封止用樹脂7を成形し、チップ部品2
およびワイヤ5を樹脂封止する。 【効果】樹脂枠を用いることなしに、封止用樹脂の表面
平坦性を従来のものよりも向上させることができるの
で、樹脂枠が不要になった分、リードレスチップキャリ
アの外形寸法を小さくすることができる。又、封止用樹
脂表面の平坦性が向上した分、リードレスチップキャリ
アそのものとしての厚さ寸法を低くすることができる。
しかも、樹脂枠取り付けの工数が不要となるので製造コ
ストを低減することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードレスチップキャリ
アおよびその製造方法に関する。
【0002】
【従来の技術】従来のリードレスチップキャリアの一例
を図2に示す。図2(a)は、このリードレスチップキ
ャリアの斜視図であり、図2(b)は、図2(a)にお
けるAーA断面図である。
【0003】図2(a)および(b)を参照すると、こ
のリードレスチップキャリアでは、基板1の中央にチッ
プ部品2がマウントされている。基板1は、基材層3と
その上に形成された導体層4とからなっている。チップ
部品2上の電極と基板1上の導体層3とは、ワイヤ5で
接続されている。基板1上には樹脂枠6が設けられてお
り、この樹脂枠6の内側には封止用樹脂7が充填され、
これによってチップ部品2とワイヤ5とが封止されてい
る。
【0004】従来のリードレスチップキャリアでは、上
述のように、基板1の上に樹脂枠6が設けられているこ
とが特徴である。この樹脂枠6は、製造中に、内部に充
填された封止用樹脂7が流れ出さないようにするための
ものである。
【0005】すなわち、このリードレスチップキャリア
では、基板1の構造が単板構造であるので、チップ部品
2と導体層4とを電気的に接続するためには、基板1表
面に設けられた導体層4に対してボンディングを行なう
ことになり、ワイヤ5の高さが基板表面よりも必ず高く
なる。従って、封止用樹脂7としては、ワイヤ5を確実
に覆うためには、高さが基板1表面より高くなくてはな
らず、このため、製造中に封止用樹脂7が流れ出さない
ようにするための樹脂枠6が必要になるのである。
【0006】
【発明が解決しようとする課題】上述したように、従来
のリードレスチップキャリアでは、チップ部品2および
ワイヤ5が基板1表面より高くなることから、流れ止め
としての樹脂枠6が必要であり、その取り付けのための
工事が必要になる、又、作業順序によっては、チップ部
品2がマウントされる前に樹脂枠6が取り付けられてい
ることがあり、チップをマウントするためのマウントペ
ーストを印刷によって供給することが不可能となるな
ど、製造工程での能率がよくない。
【0007】又、リードレスチップキャリアそのものと
しては、樹脂枠6を取り付けるためのスペースが必要と
なり、その分だけ寸法が大きくなってしまう。更に、封
止用樹脂7の充填はポッティングにより行なわれるた
め、樹脂表面の平坦性がよくなく、外形的にも高さを低
くすることには限界がある。従来のリードレスチップキ
ャリアでは、このような封止用樹脂7の形状のばらつき
に基ずく厚さの寸法精度は、±0.5mmが限度であっ
た。
【0008】本発明は、上記のような従来のリードレス
チップキャリアの問題点に鑑みてなされたものであっ
て、樹脂枠が不要で、しかも封止樹脂表面の平坦性に優
れ、厚さ寸法精度が良好なリードレスチップキャリアを
提供するこを目的とする。
【0009】
【課題を解決するための手段】本発明のリードレスチッ
プキャリアは、基板上に搭載されたチップ部品を、トラ
ンスファモールドにより樹脂封止したことを特徴として
いる。
【0010】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図1(a)は、本発明の第1の実
施例の断面図である。
【0011】図1(a)を参照すると、本実施例のリー
ドレスチップキャリアでは、基板1上にチップ部品2が
マウントされている。チップ部品2と基板1上の導体層
4とはボンディングされたワイヤ5によって接続されて
いる。そして、チップ部品2とワイヤ5とが、トランス
ファモールドされた封止用樹脂8によって封止されてい
る。本実施例では、上述のような構造・工法をとること
により、流れ止めの樹脂枠を使用することなしに、封止
樹脂8の表面の平坦性が従来のものよりも更に優れたリ
ードレスチップキャリアを実現している。
【0012】本実施例では、封止用樹脂7の表面平坦性
がよくなったことから、リードレスチップキャリアとし
ての厚さの寸法精度を±0.2mm程度にまで向上させ
ることができた。又、樹脂枠が不要になったので、その
スペース(10mm2 〜40mm2 )分だけ外形寸法を
小さくすることができた。
【0013】次に、本発明の第2の実施例について説明
する。図1(b)は、本発明の第2の実施例の断面図で
ある。
【0014】図1(b)を参照すると、本実施例が図
(a)に示す第1の実施例と異なるのは、基板1の、チ
ップ部品2がマウントされる部分である。本実施例にお
ける基板1には、中央に座ぐり9が設けられている。
【0015】本実施例は、チップ部品2をこの座ぐり9
内にマウントして封止用樹脂7で覆うことによって、リ
ードレスチップキャリアとしての厚さ寸法を、第1の実
施例よりも更に薄くすることができるという利点を持っ
ている。
【0016】尚、上述の第1の実施例および第2の実施
例においては、チップ部品が1個だけ搭載されたシング
ルチップ構造のリードレスチップキャリアについて説明
したが、本発明はこれに限られるものではない。チップ
部品が2個以上のマルチチップ構造であっても、実施例
と同様の効果が得られることは明らかである。
【0017】
【発明の効果】以上説明したように、本発明によれば、
リードレスチップキャリアにおいて、チップ部品をトラ
ンスファモールドによって樹脂封止することによって、
樹脂枠を用いることなしに、封止用樹脂の表面平坦性を
従来のものよりも向上させることができる。
【0018】このため、リードレスチップキャリアその
ものとしては、樹脂枠が不要になった分外形寸法を小さ
くすることができ、又、封止用樹脂表面の平坦性が向上
した分、厚さ寸法を低くすることができる。しかも、樹
脂枠取り付けの工数が不要となるので製造コストを低減
することができる。
【図面の簡単な説明】
【図1】分図(a)は、本発明の第1の実施例のリード
レスチップキャリアの断面図である。分図(b)は、本
発明の第2の実施例のリードレスチップキャリアの断面
図である。
【図2】分図(a)は、従来のリードレスチップキャリ
アの斜視図である。分図(b)は、分図(a)における
AーA断面図である。
【符号の説明】
1 基板 2 チップ部品 3 基材層 4 導体層 5 ワイヤ 6 樹脂枠 7,8 封止用樹脂 9 座ぐり

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に搭載されたチップ部品を、トラ
    ンスファモールドにより樹脂封止したことを特徴とする
    リードレスチップキャリア。
  2. 【請求項2】 基板上に搭載されたチップ部品を、トラ
    ンスファモールドにより樹脂封止する工程を含むことを
    特徴とするリードレスチップキャリアの製造方法。
JP3171524A 1991-07-12 1991-07-12 リードレスチツプキヤリアおよびその製造方法 Pending JPH0521637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3171524A JPH0521637A (ja) 1991-07-12 1991-07-12 リードレスチツプキヤリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3171524A JPH0521637A (ja) 1991-07-12 1991-07-12 リードレスチツプキヤリアおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0521637A true JPH0521637A (ja) 1993-01-29

Family

ID=15924718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3171524A Pending JPH0521637A (ja) 1991-07-12 1991-07-12 リードレスチツプキヤリアおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0521637A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838751B2 (en) 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943554A (ja) * 1982-09-03 1984-03-10 Toshiba Corp 樹脂封止半導体装置
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943554A (ja) * 1982-09-03 1984-03-10 Toshiba Corp 樹脂封止半導体装置
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838751B2 (en) 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe

Similar Documents

Publication Publication Date Title
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
KR100277438B1 (ko) 멀티칩패키지
US5399903A (en) Semiconductor device having an universal die size inner lead layout
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
US5877561A (en) Plate and column type semiconductor package having heat sink
US6650005B2 (en) Micro BGA package
JPH0521637A (ja) リードレスチツプキヤリアおよびその製造方法
JP2524482B2 (ja) Qfp構造半導体装置
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JPH04144269A (ja) 混成集積回路装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2885786B1 (ja) 半導体装置の製法および半導体装置
KR200245729Y1 (ko) 반도체패키지구조
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR950003904B1 (ko) 반도체 패키지
KR940008290Y1 (ko) 반도체 패키지
JPH05299444A (ja) 薄型樹脂封止半導体装置の製造方法
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
JPH0366150A (ja) 半導体集積回路装置
KR200155169Y1 (ko) 반도체 패키지 디바이스
KR20000040218A (ko) 멀티 칩 패키지
KR200286322Y1 (ko) 반도체패키지
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970819