JPH05216216A - Formation of stencil mask - Google Patents
Formation of stencil maskInfo
- Publication number
- JPH05216216A JPH05216216A JP2230192A JP2230192A JPH05216216A JP H05216216 A JPH05216216 A JP H05216216A JP 2230192 A JP2230192 A JP 2230192A JP 2230192 A JP2230192 A JP 2230192A JP H05216216 A JPH05216216 A JP H05216216A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- semiconductor silicon
- mask
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体デバイスの微細
加工のための電子ビームリソグラフィー技術に関するも
のであり、特に、ステンシルマスクを用いた縮小転写型
電子ビームリソグラフィーにおける、ステンシルマスク
形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron beam lithography technique for microfabrication of semiconductor devices, and more particularly to a stencil mask forming method in reduction transfer type electron beam lithography using a stencil mask. is there.
【０００２】[0002]
【従来の技術】電子ビームリソグラフィー技術は、レチ
クルを用いる必要がなく、かつ微細パターン形成が可能
であることから、ＬＳＩの先行開発のツールとして用い
られている。従来、広く用いられている電子ビーム描画
方法は、電界放射型または熱電子型電子銃を用いたガウ
シアンビームや可変整形ビームによって、パターンを１
つ１つ順次描画していく方法であり、いわゆる一筆書き
法と呼ばれている。すなわち、電子銃から発生した電子
ビームを集束レンズによりレジスト面上で細いビームス
ポットに集束し、さらに偏向系によってビームスポット
を位置制御することによって、レジスト上に任意の図形
を描画することができる方法である。この方法では、偏
向フィールド内部の歪と収差が電気的に補正でき、制御
技術次第で精度を高めることができるというメリットが
あり、多くの開発がなされ実用にも供されている。しか
し、一方で、この方法では、電子ビームのスポット径が
０．１〜２μｍ程度であるために、描画パターンの大き
さが小さくなるとともに、描画すべきスポット数が膨大
になり、また、偏向系の動作周波数の限界からスポット
移動速度に限界があり、描画に要する時間が非常に長く
なり、スループットが低下するという欠点がある。2. Description of the Related Art The electron beam lithography technique has been used as a tool for LSI prior development because it does not require the use of a reticle and can form a fine pattern. Conventionally, the widely used electron beam drawing method is to form a pattern by a Gaussian beam or a variable shaped beam using a field emission type or thermionic type electron gun.
It is a method of sequentially drawing one by one, and is called a so-called one-stroke writing method. That is, a method capable of drawing an arbitrary figure on the resist by focusing the electron beam generated from the electron gun into a narrow beam spot on the resist surface by the focusing lens and further controlling the position of the beam spot by the deflection system. Is. This method has the merit that distortion and aberration inside the deflection field can be electrically corrected and the accuracy can be increased depending on the control technique, and many developments have been made and put to practical use. However, on the other hand, according to this method, since the spot diameter of the electron beam is about 0.1 to 2 μm, the size of the drawing pattern becomes small, and the number of spots to be drawn becomes enormous. Since the operating frequency is limited, the spot moving speed is limited, the time required for drawing becomes very long, and the throughput decreases.
【０００３】そこで、最近、これらの欠点を解決するた
めに、ＬＳＩチップのパターンを全て、一筆書きのよう
に描画するのではなく、部分的なパターンをマスクを用
いて転写を行う縮小転写方法が考え出された。すなわ
ち、ＬＳＩパターンの繰り返し領域を小領域の部分パタ
ーンに分解し、このパターンをステンシルマスクに形成
し、このマスクを用いて順次パターンを転写していく方
法である。しかし、この方法は、スループットが非常に
早くなることが予想されるが、用いるステンシルマスク
の形成が非常に困難である。例えば、現在考えられてい
るステンシルマスク形成方法の一例を（図５）に示す。Therefore, recently, in order to solve these drawbacks, a reduction transfer method has been proposed in which all patterns of an LSI chip are not drawn like one stroke, but partial patterns are transferred using a mask. Figured out. That is, this is a method in which the repeated area of the LSI pattern is decomposed into partial patterns of small areas, this pattern is formed into a stencil mask, and the pattern is sequentially transferred using this mask. However, this method is expected to have very high throughput, but it is very difficult to form the stencil mask to be used. For example, an example of a stencil mask forming method currently considered is shown in FIG.
【０００４】半導体シリコン基板１１に加速電圧５０〜
１００ＫＶ、ドーズ量１×１０20ｃｍ-2でボロンイオン
４２の注入を行い、イオン注入層４１を形成する（図５
（ａ））。この上にシリコンのエピタキシャル層４３を
形成し、さらにこのエピ層上とシリコン基板の裏面に保
護膜４４として窒化膜を堆積する（図５（ｂ））。その
後、リソグラフィー技術とドライエッチング技術を用い
て半導体シリコン基板の裏面のシリコン酸化膜を選択的
に除去し、シリコン酸化膜をマスクにして半導体シリコ
ン基板の裏面をエチレンジアミン・ピロカテコール溶液
でボロン注入層までエッチングし、保護膜をすべて除去
する（図５（ｃ））。次に、エピ層の上に、電子ビーム
リソグラフィー技術を用いてレジストパターン４５の形
成を行う（図５（ｄ））。このレジストパターン４５を
マスクとして、エピ層およびイオン注入層のエッチング
を行い、マスクパターンを形成する（図５（ｅ））。An acceleration voltage of 50 to 50 is applied to the semiconductor silicon substrate 11.
Boron ions 42 are implanted at 100 KV and a dose amount of 1 × 10 20 cm −2 to form an ion implantation layer 41 (FIG. 5).
(A)). A silicon epitaxial layer 43 is formed on this, and a nitride film is deposited as a protective film 44 on this epi layer and on the back surface of the silicon substrate (FIG. 5B). After that, the silicon oxide film on the back surface of the semiconductor silicon substrate is selectively removed using lithography technology and dry etching technology, and the back surface of the semiconductor silicon substrate is masked with the silicon oxide film using an ethylenediamine / pyrocatechol solution up to the boron injection layer. Etching is performed to remove all the protective film (FIG. 5C). Next, a resist pattern 45 is formed on the epi layer by using an electron beam lithography technique (FIG. 5D). Using the resist pattern 45 as a mask, the epi layer and the ion implantation layer are etched to form a mask pattern (FIG. 5E).
【０００５】以上のような方法により、電子ビーム縮小
転写リソグラフィーにおいて用いられるステンシルマス
クを形成することができる。ここで、高イオン注入層を
形成するのは、半導体シリコン基板を裏面からエッチン
グする場合、エッチングのストッパーとして用いるため
である。しかし、この方法では、エピタキシャル技術
や、また、高エネルギ−イオン注入技術も必要となり、
技術的にも非常に複雑で、工程も長くかかってしまう。
さらに、シリコンのイオン注入層とエピ層のみで電子ビ
ームを遮閉するマスクとなる必要があるため、マスク膜
厚が数十μｍ以上となり、エピタキシャルによる堆積や
エッチングも容易ではない。The stencil mask used in electron beam reduction transfer lithography can be formed by the above method. Here, the high ion implantation layer is formed because it is used as an etching stopper when the semiconductor silicon substrate is etched from the back surface. However, this method also requires epitaxial technology and high-energy ion implantation technology.
It is technically very complicated and the process takes a long time.
Furthermore, since it is necessary to serve as a mask that shields the electron beam only by the ion-implanted layer and epi layer of silicon, the mask film thickness becomes several tens of μm or more, and epitaxial deposition and etching are not easy.
【０００６】[0006]
【発明が解決しようとする課題】上記のように、電子ビ
ーム縮小転写リソグラフィーに使用されるステンシルマ
スクにおいて、シリコン材料のみを用いると、膜厚が数
十μｍ以上必要となる。（図４）に、電子ビームの加速
電圧に対するシリコン中での電子の飛程距離を示す。通
常、電子ビームリソグラフィーで用いられる加速電圧は
２０〜５０ＫｅＶであるので、シリコン材料をマスクと
した場合、２０μｍ程度の膜厚を必要とする。また、イ
オン注入、エピタキシャル技術、リソグラフィー、エッ
チング等の多くの工程が必要になり、ステンシルマスク
作成の工程が煩雑になるという欠点がある。さらに、マ
スク膜厚としては、電子ビームを遮閉するために、高精
度の制御性、均一性が要求されている。上記の場合、マ
スク膜厚の精度を上げるために、半導体シリコン基板に
高イオン注入を行って、それをシリコン基板のエッチン
グにおけるストッパーとして用いており、困難な高エネ
ルギ−イオン注入技術、２０μｍ以上の膜を形成するた
めのエピタキシャル技術が必要不可欠である。As described above, in the stencil mask used in electron beam reduction transfer lithography, if only the silicon material is used, the film thickness is required to be several tens of μm or more. (FIG. 4) shows the range of electrons in silicon with respect to the acceleration voltage of the electron beam. Usually, the accelerating voltage used in electron beam lithography is 20 to 50 KeV, so that when a silicon material is used as a mask, a film thickness of about 20 μm is required. Further, there are disadvantages that many steps such as ion implantation, epitaxial technology, lithography, etching, etc. are required, which complicates the step of forming the stencil mask. Further, the mask film thickness is required to have high precision controllability and uniformity in order to shield the electron beam. In the above case, in order to improve the accuracy of the mask film thickness, high ion implantation is performed on the semiconductor silicon substrate and it is used as a stopper in the etching of the silicon substrate. Epitaxial techniques for forming films are essential.
【０００７】また、マスク膜厚を薄くするために、シリ
コン基板と金等の金属との多層膜を用いるものや、金属
単体を使用するものなどがある。しかし、多層膜を使用
した場合、電子ビーム照射による熱の影響で、マスクが
歪むという問題がある。すなわち、電子ビームがマスク
に照射されることによって、熱を発生する。この時の熱
膨張率は、シリコンが２．５×１０-6/degに対して、金
は１４．２×１０-6/degであり、また熱伝導率はシリコ
ンが１．７cm.deg、金は３．１cm.degであり、シリコン
マスクの表面に金を堆積し、異質な多層膜にすることに
よって、マスクが歪んでしまう。また、金属単体をマス
クとして使う場合、金属の加工が困難であるという欠点
がある。すなわち、ステンシルマスクとしては、膜厚制
御性、均一性が良く、機械的強度が強く、温度変化によ
る寸法安定性、熱安定性が良く、かつ、簡単なプロセス
で形成することができるものが望まれる。Further, in order to reduce the mask film thickness, there are a method using a multilayer film of a silicon substrate and a metal such as gold, and a method using a single metal. However, when a multilayer film is used, there is a problem that the mask is distorted due to the influence of heat generated by electron beam irradiation. That is, when the mask is irradiated with the electron beam, heat is generated. At this time, the coefficient of thermal expansion of silicon is 2.5 × 10 −6 / deg, whereas that of gold is 14.2 × 10 −6 / deg, and the thermal conductivity of silicon is 1.7 cm.deg. Gold is 3.1 cm.deg, and the mask is distorted by depositing gold on the surface of the silicon mask to form a heterogeneous multilayer film. Further, when using a simple metal as a mask, there is a drawback that it is difficult to process the metal. That is, as the stencil mask, one having good film thickness controllability, good uniformity, strong mechanical strength, good dimensional stability due to temperature change, good thermal stability, and that can be formed by a simple process is desired. Be done.
【０００８】本発明者らは、これらの課題を解決するた
めに、電子ビーム縮小転写リソグラフィー用ステンシル
マスク形成方法を完成した。In order to solve these problems, the present inventors have completed a method for forming a stencil mask for electron beam reduction transfer lithography.
【０００９】[0009]
【課題を解決するための手段】本発明のステンシルマス
ク形成方法は、第一の半導体シリコン基板の表面に無機
膜を形成する工程と、前記無機膜上に第二の半導体シリ
コン基板を張り合わせ、熱処理する工程と、前記張り合
わせたシリコン基板をエッチングしてシリコン基板を薄
膜化する工程と、前記半導体シリコン基板の両面に保護
膜を形成し、前記第一の半導体シリコン基板の裏面の保
護膜上にパターンを形成し、前記パターンをマスクとし
て、前記保護膜をエッチングし前記第一の半導体シリコ
ン基板の裏面を露出させ、前記保護膜パターンをマスク
として前記露出した半導体シリコン基板を裏面からエッ
チングし、前記無機膜を露出させ、前記保護膜をすべて
除去する工程と、前記第二の半導体シリコン基板の表面
上にリソグラフィー技術を用いてレジストパターンを形
成し、前記レジストパターンをマスクとして前記第二の
半導体シリコン基板、および無機膜をエッチングし、無
機膜を貫通させることによってパターンを形成する工程
とを備えて成る方法を提供するものである。A stencil mask forming method of the present invention comprises a step of forming an inorganic film on a surface of a first semiconductor silicon substrate, a step of bonding a second semiconductor silicon substrate on the inorganic film, and a heat treatment. And a step of etching the bonded silicon substrate to thin the silicon substrate, forming protective films on both surfaces of the semiconductor silicon substrate, and patterning on the protective film on the back surface of the first semiconductor silicon substrate. Forming a mask, the protective film is etched using the pattern as a mask to expose the back surface of the first semiconductor silicon substrate, the exposed semiconductor silicon substrate is etched from the back surface using the protective film pattern as a mask, and the inorganic Exposing the film and removing all of the protective film, and lithography on the surface of the second semiconductor silicon substrate. Forming a resist pattern using a technique, etching the second semiconductor silicon substrate using the resist pattern as a mask, and the inorganic film, and forming a pattern by penetrating the inorganic film. Is provided.
【００１０】また、本発明は、第一の半導体シリコン基
板の表面に無機膜を形成する工程と、前記無機膜上に第
二の半導体シリコン基板を張り合わせ、熱処理する工程
と、前記張り合わせたシリコン基板をエッチングしてシ
リコン基板を薄膜化する工程と、前記半導体シリコン基
板の両面に保護膜を形成し、前記第一の半導体シリコン
基板の裏面の保護膜上にパターンを形成し、前記パター
ンをマスクとして、前記保護膜をエッチングし前記第一
の半導体シリコン基板の裏面を露出させ、前記保護膜パ
ターンをマスクとして前記露出した半導体シリコン基板
を裏面からエッチングし、前記無機膜を露出させる工程
と、前記第二の半導体シリコン基板の表面の保護膜上に
リソグラフィー技術を用いてレジストパターンを形成
し、前記レジストパターンをマスクとして前記保護膜、
第二の半導体シリコン基板、および無機膜をエッチング
し、無機膜を貫通させることによってパターンを形成す
る工程とを備えて成る方法を提供するものである。Further, according to the present invention, a step of forming an inorganic film on the surface of the first semiconductor silicon substrate, a step of bonding a second semiconductor silicon substrate on the inorganic film and heat treatment, and the bonded silicon substrate A step of thinning the silicon substrate by etching, a protective film is formed on both surfaces of the semiconductor silicon substrate, a pattern is formed on the protective film on the back surface of the first semiconductor silicon substrate, and the pattern is used as a mask. A step of etching the protective film to expose the back surface of the first semiconductor silicon substrate, etching the exposed semiconductor silicon substrate from the back surface using the protective film pattern as a mask, and exposing the inorganic film; A resist pattern is formed on the protective film on the surface of the second semiconductor silicon substrate by using a lithography technique, and the resist pattern is formed. The protective film over in as a mask,
A second semiconductor silicon substrate and the steps of etching the inorganic film and penetrating the inorganic film to form a pattern.
【００１１】さらに、また、本発明は、第一の半導体シ
リコン基板の表面に無機膜を形成する工程と、前記無機
膜上に第二の半導体シリコン基板を張り合わせ、熱処理
する工程と、前記張り合わせたシリコン基板をエッチン
グしてシリコン基板を薄膜化する工程と、前記半導体シ
リコン基板の両面に保護膜を形成し、前記第一の半導体
シリコン基板の裏面の保護膜上にパターンを形成し、前
記パターンをマスクとして、前記保護膜をエッチングし
前記第一の半導体シリコン基板の裏面を露出させ、前記
保護膜パターンをマスクとして前記露出した半導体シリ
コン基板を裏面からエッチングし、前記無機膜を露出さ
せ、さらに、前記露出した無機膜をエッチングし前記第
二の半導体シリコン基板の裏面を露出させ、前記保護膜
をすべて除去する工程と、前記第二の半導体シリコン基
板の表面上にリソグラフィー技術を用いてレジストパタ
ーンを形成し、前記レジストパターンをマスクとして前
記第二の半導体シリコン基板をエッチングし、シリコン
基板を貫通させることによってパターンを形成する工程
とを備えて成る方法を提供するものである。Further, according to the present invention, the step of forming an inorganic film on the surface of the first semiconductor silicon substrate, the step of bonding the second semiconductor silicon substrate on the inorganic film and the heat treatment, and the bonding are performed. A step of etching the silicon substrate to thin the silicon substrate, forming protective films on both surfaces of the semiconductor silicon substrate, forming a pattern on the protective film on the back surface of the first semiconductor silicon substrate, and forming the pattern. As a mask, the protective film is etched to expose the back surface of the first semiconductor silicon substrate, the exposed semiconductor silicon substrate is etched from the back surface using the protective film pattern as a mask to expose the inorganic film, and The exposed inorganic film is etched to expose the back surface of the second semiconductor silicon substrate, and the protective film is completely removed. Then, a resist pattern is formed on the surface of the second semiconductor silicon substrate by using a lithography technique, the second semiconductor silicon substrate is etched using the resist pattern as a mask, and a pattern is formed by penetrating the silicon substrate. And a step of forming.
【００１２】[0012]
【作用】本発明は、前記したステンシルマスク形成プロ
セスにより、非常に容易に膜厚の薄い、熱による歪のお
こらない、正確な電子ビーム縮小転写リソグラフィー用
ステンシルマスクを形成することができる。特に、半導
体シリコン基板を酸化し二枚のシリコン基板を張り合わ
せることによって、シリコン基板の裏面からのエッチン
グにおけるストッパーを容易に形成することができる。
すなわち、酸化膜シリコンを張り合わせることによっ
て、半導体シリコン基板の裏面からのエッチングを容易
に行うことができ、膜厚制御性、均一性の良いステンシ
ルマスクを形成することができる。また、シリコン基板
を張り合わせ、ポリッシング技術を用いることによっ
て、容易に正確で均一な薄い膜厚のステンシルマスクを
形成することができる。さらに、半導体シリコン基板の
両面にシリコン酸化膜を形成することによって、機械的
強度にすぐれ、かつ、温度変化による寸法安定性、熱安
定性の良いステンシルマスクを容易に形成することがで
きる。従って、本発明を用いることによって、正確で熱
安定性のすぐれた、膜厚均一性の良い薄いステンシルマ
スク形成に有効に作用する。According to the present invention, the stencil mask forming process described above makes it possible to form a stencil mask for electron beam reduction transfer lithography with a very small thickness and without distortion due to heat. In particular, by oxidizing the semiconductor silicon substrate and bonding the two silicon substrates together, a stopper for etching from the back surface of the silicon substrate can be easily formed.
That is, by bonding the silicon oxide films, the back surface of the semiconductor silicon substrate can be easily etched, and a stencil mask having good film thickness controllability and uniformity can be formed. Further, by bonding the silicon substrates and using the polishing technique, it is possible to easily form an accurate and uniform stencil mask having a thin film thickness. Furthermore, by forming a silicon oxide film on both sides of the semiconductor silicon substrate, a stencil mask having excellent mechanical strength and good dimensional stability and thermal stability due to temperature changes can be easily formed. Therefore, the use of the present invention effectively acts on the formation of a thin stencil mask that is accurate, has excellent thermal stability, and has good film thickness uniformity.
【００１３】すなわち、本発明は半導体シリコン基板を
酸化して、二枚のシリコン基板を熱処理によって張り合
わせ、ポリッシング技術によって所望の３０μｍ程度の
薄いシリコン膜厚を得ることができ、さらに、半導体シ
リコン基板の裏面からのエッチングにおけるストッパー
として酸化膜を使用することができるので、膜厚制御
性、均一性の良いステンシルマスクを容易に形成するこ
とができる。また、マスクとして半導体シリコン基板単
体や、シリコン基板の両面に酸化膜を形成したものを用
いることによって、電子ビーム照射時の熱による歪を防
止することができ、正確なステンシルマスクを容易に形
成することができる。That is, according to the present invention, a semiconductor silicon substrate is oxidized, two silicon substrates are heat-bonded to each other, and a desired thin silicon film thickness of about 30 μm can be obtained by a polishing technique. Since the oxide film can be used as a stopper in the etching from the back surface, a stencil mask having good film thickness controllability and uniformity can be easily formed. Further, by using a semiconductor silicon substrate alone or a silicon substrate with an oxide film formed on both sides as a mask, distortion due to heat during electron beam irradiation can be prevented, and an accurate stencil mask can be easily formed. be able to.
【００１４】[0014]
【実施例】まず、本発明の概要を述べる。本発明は、半
導体シリコン基板を酸化し、二枚のシリコン基板を張り
合わせることによって、容易にシリコン基板の裏面エッ
チング時のストッパーを形成し、熱ひずみのない、薄い
実用性の高いステンシルマスクを形成することができる
ものである。また、ポリッシング技術を用いることによ
って、３０μｍ程度の薄いシリコン基板を容易に得るこ
とができる。さらに、シリコン基板の両面にシリコン酸
化膜を形成することができるので、熱による歪もおこら
ず、容易に正確に電子ビーム縮小転写リソグラフィー用
ステンシルマスクを形成することができる。First, the outline of the present invention will be described. INDUSTRIAL APPLICABILITY The present invention oxidizes a semiconductor silicon substrate and bonds two silicon substrates together to easily form a stopper at the time of etching the back surface of the silicon substrate, thereby forming a thin stencil mask with high practicality without thermal strain. Is what you can do. Further, by using the polishing technique, a thin silicon substrate having a thickness of about 30 μm can be easily obtained. Furthermore, since a silicon oxide film can be formed on both surfaces of the silicon substrate, distortion due to heat does not occur, and the stencil mask for electron beam reduction transfer lithography can be easily and accurately formed.
【００１５】以下本発明の一実施例のステンシルマスク
形成方法について、図面を参照しながら説明する。A stencil mask forming method according to an embodiment of the present invention will be described below with reference to the drawings.
【００１６】（図１）は本発明の実施例におけるステン
シルマスク形成方法の工程断面図を示すものである。第
一の半導体シリコン基板１１上に、無機膜１２としてシ
リコン酸化膜を１μｍ厚堆積し（図１（ａ））、この無
機膜上に第二の半導体シリコン基板１３を接触させ、１
１００゜Ｃ、２時間の熱処理を行い、二枚のシリコン基
板を張り合わせた（図１（ｂ））。次に、張り合わせた
シリコン基板１３をポリッシング技術によってエッチン
グして、シリコン基板を約３０μｍに薄膜化させた。こ
の半導体シリコン基板の両面に保護無機膜１４としてシ
リコン酸化膜を５００ｎｍ厚形成し、シリコン基板裏面
の無機膜上にリソグラフィー技術を用いてレジストパタ
−ンを形成し、このレジストパターンをマスクとして無
機膜のエッチングを行い、第一の半導体シリコン基板の
裏面を選択的に露出させた。さらに、このパタ−ンをマ
スクとして、エチレンジアミン・ピロカテコール溶液を
用いて第一の半導体シリコン基板を裏面からエッチング
して、シリコン酸化膜１２の裏面を露出させた（図１
（ｃ））。その後、保護無機膜１４をすべて除去し、第
二の半導体シリコン基板の表面上にリソグラフィー技術
を用いてレジストパタ−ン１５を形成した（図１
（ｄ））。さらに、このレジストパタ−ンをマスクとし
て第二の半導体シリコン基板１３、および、シリコン酸
化膜１２をエッチングしパターンを貫通させ、貫通部２
００を形成することによって、容易に、機械的強度のす
ぐれた、熱安定性の高い、ステンシルマスクを形成する
ことができた（図１（ｅ））。FIG. 1 is a process sectional view of a stencil mask forming method according to an embodiment of the present invention. A silicon oxide film having a thickness of 1 μm is deposited as an inorganic film 12 on the first semiconductor silicon substrate 11 (FIG. 1A), and a second semiconductor silicon substrate 13 is brought into contact with the inorganic film 12 to
Heat treatment was performed at 100 ° C. for 2 hours to bond the two silicon substrates (FIG. 1 (b)). Next, the bonded silicon substrate 13 was etched by a polishing technique to thin the silicon substrate to about 30 μm. A silicon oxide film having a thickness of 500 nm is formed as a protective inorganic film 14 on both surfaces of this semiconductor silicon substrate, a resist pattern is formed on the inorganic film on the back surface of the silicon substrate by using a lithography technique, and the resist pattern is used as a mask to form the inorganic film. Etching was performed to selectively expose the back surface of the first semiconductor silicon substrate. Further, using this pattern as a mask, the first semiconductor silicon substrate was etched from the back surface using an ethylenediamine / pyrocatechol solution to expose the back surface of the silicon oxide film 12 (FIG. 1).
(C)). After that, the protective inorganic film 14 is completely removed, and a resist pattern 15 is formed on the surface of the second semiconductor silicon substrate by using a lithography technique (FIG. 1).
(D)). Further, using the resist pattern as a mask, the second semiconductor silicon substrate 13 and the silicon oxide film 12 are etched to penetrate the pattern, and the penetrating portion 2 is formed.
By forming 00, it was possible to easily form a stencil mask having excellent mechanical strength and high thermal stability (FIG. 1 (e)).
【００１７】以上のように、本実施例によれば、半導体
シリコン基板を酸化し、二枚のシリコン基板を張り合わ
せることによって、ステンシルマスク作成工程を大幅に
簡略化することができ、容易に半導体シリコン基板の裏
面エッチングにおけるストッパーを形成することがで
き、電子ビームの加速電圧が５０ｋｅＶの場合でも、電
子を遮閉することができる、膜厚均一性の良い実用的な
電子ビーム縮小転写リソグラフィー用ステンシルマスク
を形成することができる。なお、ここでは第一の半導体
シリコン基板上に形成する無機膜が、シリコン酸化膜で
あったが、シリコン窒化膜であってもよい。As described above, according to this embodiment, the semiconductor silicon substrate is oxidized and the two silicon substrates are bonded to each other, whereby the stencil mask forming process can be greatly simplified and the semiconductor can be easily manufactured. A practical stencil for electron beam reduction transfer lithography, which can form a stopper for etching the back surface of a silicon substrate and can block electrons even when the accelerating voltage of the electron beam is 50 keV and has good film thickness uniformity. A mask can be formed. Although the inorganic film formed on the first semiconductor silicon substrate is the silicon oxide film here, it may be a silicon nitride film.
【００１８】以下本発明の第二の実施例について、図面
を参照しながら説明する。（図２）は本発明の第二の実
施例におけるステンシルマスク形成方法の工程断面図を
示すものである。第一の半導体シリコン基板１１上に、
無機膜２１としてシリコン酸化膜を１μｍ厚堆積し（図
２（ａ））、この無機膜上に第二の半導体シリコン基板
２２を接触させ、１１００゜Ｃ、２時間の熱処理を行
い、二枚のシリコン基板を張り合わせた（図２
（ｂ））。次に、張り合わせたシリコン基板２２をポリ
ッシング技術によってエッチングして、シリコン基板を
約３０μｍに薄膜化させた。この半導体シリコン基板の
両面に保護無機膜２３としてシリコン酸化膜を１μｍ厚
形成した。このシリコン基板裏面の無機膜上にリソグラ
フィー技術を用いてレジストパタ−ンを形成し、このレ
ジストパターンをマスクとして無機膜のエッチングを行
い、第一の半導体シリコン基板の裏面を選択的に露出さ
せた。さらに、このパタ−ンをマスクとして、エチレン
ジアミン・ピロカテコール溶液を用いて第一の半導体シ
リコン基板を裏面からエッチングして、シリコン酸化膜
２１の裏面を露出させた（図２（ｃ））。その後、第二
の半導体シリコン基板表面の保護無機膜２３上にリソグ
ラフィー技術を用いてレジストパタ−ン２４を形成した
（図２（ｄ））。さらに、このレジストパタ−ンをマス
クとして保護無機膜２３、第二の半導体シリコン基板２
２、および、シリコン酸化膜２１をエッチングしパター
ンを貫通させ、貫通部２００を形成することによって、
容易に、機械的強度のすぐれた、熱安定性の高い、熱に
よる歪のないステンシルマスクを形成することができた
（図２（ｅ））。A second embodiment of the present invention will be described below with reference to the drawings. (FIG. 2) is a process sectional view of the stencil mask forming method in the second embodiment of the present invention. On the first semiconductor silicon substrate 11,
A silicon oxide film is deposited to a thickness of 1 μm as the inorganic film 21 (FIG. 2A), a second semiconductor silicon substrate 22 is brought into contact with this inorganic film, and heat treatment is performed at 1100 ° C. for 2 hours to obtain two sheets. Bonded silicon substrates (Fig. 2
(B)). Next, the bonded silicon substrate 22 was etched by a polishing technique to thin the silicon substrate to about 30 μm. A silicon oxide film having a thickness of 1 μm was formed as a protective inorganic film 23 on both surfaces of this semiconductor silicon substrate. A resist pattern was formed on the inorganic film on the back surface of the silicon substrate by using a lithography technique, and the inorganic film was etched by using the resist pattern as a mask to selectively expose the back surface of the first semiconductor silicon substrate. Further, using this pattern as a mask, the first semiconductor silicon substrate was etched from the back surface using an ethylenediamine / pyrocatechol solution to expose the back surface of the silicon oxide film 21 (FIG. 2 (c)). After that, a resist pattern 24 was formed on the protective inorganic film 23 on the surface of the second semiconductor silicon substrate by using a lithography technique (FIG. 2 (d)). Further, using this resist pattern as a mask, the protective inorganic film 23 and the second semiconductor silicon substrate 2 are formed.
2. By etching the silicon oxide film 21 and penetrating the pattern to form the penetrating portion 200,
It was possible to easily form a stencil mask having excellent mechanical strength, high thermal stability, and no distortion due to heat (FIG. 2 (e)).
【００１９】以上のように、本実施例によれば、半導体
シリコン基板を酸化し、二枚のシリコン基板を張り合わ
せることによって、ステンシルマスク作成工程を大幅に
簡略化することができ、容易に半導体シリコン基板の裏
面エッチングにおけるストッパーを形成することがで
き、電子ビームの加速電圧が５０ｋｅＶの場合でも、電
子を遮閉することができる、膜厚均一性の良い実用的な
電子ビーム縮小転写リソグラフィー用ステンシルマスク
を形成することができる。さらに、半導体シリコン基板
の両面に同一の膜質、膜厚をもった無機膜を形成して、
ステンシルマスクとすることができるので、電子ビーム
照射時の熱による歪が発生しない、正確なマスクを形成
することができる。なお、ここでは第一の半導体シリコ
ン基板上に形成する無機膜が、シリコン酸化膜であった
が、シリコン窒化膜であってもよい。As described above, according to this embodiment, the semiconductor silicon substrate is oxidized and the two silicon substrates are bonded together, whereby the stencil mask forming process can be greatly simplified and the semiconductor can be easily manufactured. A practical stencil for electron beam reduction transfer lithography, which can form a stopper for etching the back surface of a silicon substrate and can block electrons even when the accelerating voltage of the electron beam is 50 keV and has good film thickness uniformity. A mask can be formed. Furthermore, by forming an inorganic film having the same film quality and film thickness on both sides of the semiconductor silicon substrate,
Since it can be used as a stencil mask, it is possible to form an accurate mask in which distortion due to heat during electron beam irradiation does not occur. Although the inorganic film formed on the first semiconductor silicon substrate is the silicon oxide film here, it may be a silicon nitride film.
【００２０】以下本発明の第三の実施例について、図面
を参照しながら説明する。（図３）は本発明の第三の実
施例におけるステンシルマスク形成方法の工程断面図を
示すものである。第一の半導体シリコン基板１１上に、
無機膜３１としてシリコン酸化膜を１μｍ厚堆積し（図
３（ａ））、この無機膜上に第二の半導体シリコン基板
３２を接触させ、１１００゜Ｃ、２時間の熱処理を行
い、二枚のシリコン基板を張り合わせた（図３
（ｂ））。次に、張り合わせたシリコン基板３２をポリ
ッシング技術によってエッチングして、シリコン基板を
約３０μｍに薄膜化させた。この半導体シリコン基板の
両面に保護無機膜３３としてシリコン酸化膜を５００ｎ
ｍ厚形成し、シリコン基板裏面の無機膜上にリソグラフ
ィー技術を用いてレジストパタ−ンを形成し、このレジ
ストパターンをマスクとして無機膜のエッチングを行
い、第一の半導体シリコン基板の裏面を選択的に露出さ
せた。さらに、このパタ−ンをマスクとして、エチレン
ジアミン・ピロカテコール溶液を用いて第一の半導体シ
リコン基板を裏面からエッチングして、シリコン酸化膜
３１の裏面を露出させた（図３（ｃ））。さらに、この
パタ−ンをマスクにしてシリコン酸化膜３１をエッチン
グして、第二の半導体シリコン基板３２の裏面を露出さ
せ、保護無機膜３３をすべて除去し、第二の半導体シリ
コン基板の表面上にリソグラフィー技術を用いてレジス
トパタ−ン３４を形成した（図３（ｄ））。さらに、こ
のレジストパタ−ンをマスクとして第二の半導体シリコ
ン基板３２をエッチングしパターンを貫通させ、貫通部
２００を形成することによって、容易に、機械的強度の
すぐれた、熱安定性の高い、ステンシルマスクを形成す
ることができた（図３（ｅ））。A third embodiment of the present invention will be described below with reference to the drawings. (FIG. 3) is a process sectional view of a stencil mask forming method according to a third embodiment of the present invention. On the first semiconductor silicon substrate 11,
A silicon oxide film is deposited to a thickness of 1 μm as the inorganic film 31 (FIG. 3A), a second semiconductor silicon substrate 32 is brought into contact with this inorganic film, and heat treatment is performed at 1100 ° C. for 2 hours to obtain two sheets. Bonded silicon substrates (Fig. 3)
(B)). Next, the bonded silicon substrate 32 was etched by a polishing technique to thin the silicon substrate to about 30 μm. A silicon oxide film of 500 n is formed as a protective inorganic film 33 on both surfaces of this semiconductor silicon substrate.
Then, a resist pattern is formed on the inorganic film on the back surface of the silicon substrate by using the lithography technique, and the inorganic film is etched using this resist pattern as a mask to selectively select the back surface of the first semiconductor silicon substrate. Exposed. Further, using this pattern as a mask, the first semiconductor silicon substrate was etched from the back surface using an ethylenediamine / pyrocatechol solution to expose the back surface of the silicon oxide film 31 (FIG. 3C). Further, using this pattern as a mask, the silicon oxide film 31 is etched to expose the back surface of the second semiconductor silicon substrate 32, the protective inorganic film 33 is completely removed, and the surface of the second semiconductor silicon substrate is removed. Then, a resist pattern 34 was formed by using a lithography technique (FIG. 3 (d)). Further, by using the resist pattern as a mask to etch the second semiconductor silicon substrate 32 to penetrate the pattern to form the penetrating portion 200, the stencil having excellent mechanical strength, high thermal stability, and high mechanical strength can be easily obtained. A mask could be formed (FIG. 3 (e)).
【００２１】以上のように、本実施例によれば、半導体
シリコン基板を酸化し、二枚のシリコン基板を張り合わ
せることによって、ステンシルマスク作成工程を大幅に
簡略化することができ、容易に半導体シリコン基板の裏
面エッチングにおけるストッパーを形成することがで
き、電子ビームの加速電圧が５０ｋｅＶの場合でも、電
子を遮閉することができる、膜厚均一性の良い実用的な
電子ビーム縮小転写リソグラフィー用ステンシルマスク
を形成することができる。さらに、半導体シリコン基板
単体そのものをステンシルマスクとすることができるの
で、電子ビーム照射時の熱による歪が発生しない、正確
なマスクを形成することができる。なお、ここでは第一
の半導体シリコン基板上に形成する無機膜が、シリコン
酸化膜であったが、シリコン窒化膜であってもよい。As described above, according to this embodiment, the semiconductor silicon substrate is oxidized and the two silicon substrates are bonded together, whereby the stencil mask forming process can be greatly simplified and the semiconductor can be easily manufactured. A practical stencil for electron beam reduction transfer lithography, which can form a stopper for etching the back surface of a silicon substrate and can block electrons even when the accelerating voltage of the electron beam is 50 keV and has good film thickness uniformity. A mask can be formed. Furthermore, since the semiconductor silicon substrate itself can be used as a stencil mask, it is possible to form an accurate mask in which distortion due to heat during electron beam irradiation does not occur. Although the inorganic film formed on the first semiconductor silicon substrate is the silicon oxide film here, it may be a silicon nitride film.
【００２２】[0022]
【発明の効果】以上説明したように、本発明によれば、
半導体シリコン基板を酸化し、二枚のシリコン基板を張
り合わせることによって、シリコン基板の裏面エッチン
グにおけるストッパーを容易に形成することができ、膜
厚制御性、均一性の良好な、機械的強度にすぐれた、熱
安定性の高い、熱によるひずみのない、正確で薄い、実
用性の高いステンシルマスクを容易に形成することがで
きる。特に、通常の半導体シリコン基板を張り合わせ、
ポリッシング技術により、均一性、制御性のよい所望の
シリコン基板の膜厚にすることができるので、容易にス
テンシルマスクを形成することができる。さらに、シリ
コン基板単体、または、シリコン基板の両面に同一の無
機膜を形成することによって、熱安定性の高い、熱によ
るひずみのない、マスクパタ−ンを正確に形成すること
ができ、電子ビーム縮小転写リソグラフィー用ステンシ
ルマスクとして有効に作用し、超高密度集積回路の製造
に大きく寄与することができる。As described above, according to the present invention,
By oxidizing the semiconductor silicon substrate and bonding the two silicon substrates together, a stopper for the backside etching of the silicon substrate can be easily formed, and the film thickness controllability, uniformity, and mechanical strength are excellent. In addition, it is possible to easily form a stencil mask having high thermal stability, no strain due to heat, accurate, thin, and highly practical. In particular, pasting ordinary semiconductor silicon substrates,
Since the polishing technique can achieve a desired film thickness of the silicon substrate with good uniformity and controllability, the stencil mask can be easily formed. Furthermore, by forming the same inorganic film on the silicon substrate alone or on both sides of the silicon substrate, it is possible to accurately form a mask pattern with high thermal stability and without distortion due to heat, and to reduce electron beam reduction. It effectively acts as a stencil mask for transfer lithography and can greatly contribute to the manufacture of ultra-high density integrated circuits.
【図１】本発明の第１の実施例におけるステンシルマス
ク形成方法の工程断面図FIG. 1 is a process sectional view of a stencil mask forming method according to a first embodiment of the present invention.
【図２】本発明の第２の実施例におけるステンシルマス
ク形成方法の工程断面図FIG. 2 is a process sectional view of a stencil mask forming method according to a second embodiment of the present invention.
【図３】本発明の第３の実施例におけるステンシルマス
ク形成方法の工程断面図FIG. 3 is a process sectional view of a stencil mask forming method according to a third embodiment of the present invention.
【図４】電子ビームの加速電圧に対する電子の飛程を表
す図FIG. 4 is a diagram showing a range of electrons with respect to an accelerating voltage of an electron beam.
【図５】従来のステンシルマスク形成方法の工程断面図FIG. 5 is a process sectional view of a conventional stencil mask forming method.
１１ 半導体シリコン基板 １２ 無機膜 １３ 半導体シリコン基板 １４ 無機膜 １５ レジストパターン 11 semiconductor silicon substrate 12 inorganic film 13 semiconductor silicon substrate 14 inorganic film 15 resist pattern
Claims (3)
を形成する工程と、前記無機膜上に第二の半導体シリコ
ン基板を張り合わせ、熱処理する工程と、前記張り合わ
せたシリコン基板をエッチングしてシリコン基板を薄膜
化する工程と、前記半導体シリコン基板の両面に保護膜
を形成し、前記第一の半導体シリコン基板の裏面の保護
膜上にパターンを形成し、前記パターンをマスクとし
て、前記保護膜をエッチングし前記第一の半導体シリコ
ン基板の裏面を露出させ、前記保護膜パターンをマスク
として前記露出した半導体シリコン基板を裏面からエッ
チングし、前記無機膜を露出させ、前記保護膜をすべて
除去する工程と、前記第二の半導体シリコン基板の表面
上にリソグラフィー技術を用いてレジストパターンを形
成し、前記レジストパターンをマスクとして前記第二の
半導体シリコン基板、および無機膜をエッチングし、無
機膜を貫通させることによってパターンを形成する工程
とを備えて成ることを特徴とするステンシルマスク形成
方法。1. A step of forming an inorganic film on the surface of a first semiconductor silicon substrate, a step of bonding a second semiconductor silicon substrate on the inorganic film and heat treatment, and a step of etching the bonded silicon substrate. A step of thinning the silicon substrate, forming protective films on both surfaces of the semiconductor silicon substrate, forming a pattern on the protective film on the back surface of the first semiconductor silicon substrate, and using the pattern as a mask, the protective film To expose the back surface of the first semiconductor silicon substrate, and etching the exposed semiconductor silicon substrate from the back surface using the protective film pattern as a mask to expose the inorganic film and completely remove the protective film. And forming a resist pattern on the surface of the second semiconductor silicon substrate by using a lithography technique, The turn as a mask the second semiconductor silicon substrate, and an inorganic film is etched, the stencil mask formation method characterized by comprising a step of forming a pattern by passing the inorganic film.
を形成する工程と、前記無機膜上に第二の半導体シリコ
ン基板を張り合わせ、熱処理する工程と、前記張り合わ
せたシリコン基板をエッチングしてシリコン基板を薄膜
化する工程と、前記半導体シリコン基板の両面に保護膜
を形成し、前記第一の半導体シリコン基板の裏面の保護
膜上にパターンを形成し、前記パターンをマスクとし
て、前記保護膜をエッチングし前記第一の半導体シリコ
ン基板の裏面を露出させ、前記保護膜パターンをマスク
として前記露出した半導体シリコン基板を裏面からエッ
チングし、前記無機膜を露出させる工程と、前記第二の
半導体シリコン基板の表面の保護膜上にリソグラフィー
技術を用いてレジストパターンを形成し、前記レジスト
パターンをマスクとして前記保護膜、第二の半導体シリ
コン基板、および無機膜をエッチングし、無機膜を貫通
させることによってパターンを形成する工程とを備えて
成ることを特徴とするステンシルマスク形成方法。2. A step of forming an inorganic film on the surface of a first semiconductor silicon substrate, a step of bonding a second semiconductor silicon substrate on the inorganic film and heat treatment, and a step of etching the bonded silicon substrate. A step of thinning the silicon substrate, forming protective films on both surfaces of the semiconductor silicon substrate, forming a pattern on the protective film on the back surface of the first semiconductor silicon substrate, and using the pattern as a mask, the protective film And exposing the back surface of the first semiconductor silicon substrate, etching the exposed semiconductor silicon substrate from the back surface using the protective film pattern as a mask to expose the inorganic film, and the second semiconductor silicon. A resist pattern is formed on the protective film on the surface of the substrate by using a lithography technique, and the resist pattern is used as a mask. The protective film, the second semiconductor silicon substrate, and an inorganic film is etched, the stencil mask formation method characterized by comprising a step of forming a pattern by passing the inorganic film Te.
を形成する工程と、前記無機膜上に第二の半導体シリコ
ン基板を張り合わせ、熱処理する工程と、前記張り合わ
せたシリコン基板をエッチングしてシリコン基板を薄膜
化する工程と、前記半導体シリコン基板の両面に保護膜
を形成し、前記第一の半導体シリコン基板の裏面の保護
膜上にパターンを形成し、前記パターンをマスクとし
て、前記保護膜をエッチングし前記第一の半導体シリコ
ン基板の裏面を露出させ、前記保護膜パターンをマスク
として前記露出した半導体シリコン基板を裏面からエッ
チングし、前記無機膜を露出させ、さらに、前記露出し
た無機膜をエッチングし前記第二の半導体シリコン基板
の裏面を露出させ、前記保護膜をすべて除去する工程
と、前記第二の半導体シリコン基板の表面上にリソグラ
フィー技術を用いてレジストパターンを形成し、前記レ
ジストパターンをマスクとして前記第二の半導体シリコ
ン基板をエッチングし、シリコン基板を貫通させること
によってパターンを形成する工程とを備えて成ることを
特徴とするステンシルマスク形成方法。3. A step of forming an inorganic film on the surface of a first semiconductor silicon substrate, a step of bonding a second semiconductor silicon substrate on the inorganic film and heat treatment, and a step of etching the bonded silicon substrate. A step of thinning the silicon substrate, forming protective films on both surfaces of the semiconductor silicon substrate, forming a pattern on the protective film on the back surface of the first semiconductor silicon substrate, and using the pattern as a mask, the protective film Is exposed to expose the back surface of the first semiconductor silicon substrate, the exposed semiconductor silicon substrate is etched from the back surface using the protective film pattern as a mask to expose the inorganic film, and the exposed inorganic film is exposed. A step of etching to expose the back surface of the second semiconductor silicon substrate and removing all of the protective film; Forming a resist pattern on the surface of the recon substrate using a lithography technique, etching the second semiconductor silicon substrate using the resist pattern as a mask, and forming a pattern by penetrating the silicon substrate. A stencil mask forming method, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230192A JP3060693B2 (en) | 1992-02-07 | 1992-02-07 | Stencil mask forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230192A JP3060693B2 (en) | 1992-02-07 | 1992-02-07 | Stencil mask forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216216A true JPH05216216A (en) | 1993-08-27 |
| JP3060693B2 JP3060693B2 (en) | 2000-07-10 |
Family
ID=12078925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2230192A Expired - Fee Related JP3060693B2 (en) | 1992-02-07 | 1992-02-07 | Stencil mask forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060693B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001091167A1 (en) | 2000-05-25 | 2001-11-29 | Toppan Printing Co., Ltd. | Substrate for transfer mask, transfer mask, and method of manufacture thereof |
| WO2003043065A1 (en) * | 2001-11-16 | 2003-05-22 | Sony Corporation | Mask and its manufacturing method, and method for manufacturing semiconductor device |
| JP2004320051A (en) * | 2004-07-09 | 2004-11-11 | Toppan Printing Co Ltd | Stencil mask |
| US6887626B2 (en) | 2001-01-24 | 2005-05-03 | Nec Electronics Corporation | Electron beam projection mask |
| US7029801B2 (en) | 2001-12-04 | 2006-04-18 | Tokyo Electron Limited | Method of manufacturing mask for electron beam lithography and mask blank for electron beam lithography |
| KR100608345B1 (en) * | 2000-06-30 | 2006-08-09 | 주식회사 하이닉스반도체 | Stencil mask for electron beam projection lithography and method for fabricating the same |
| JP2007067329A (en) * | 2005-09-02 | 2007-03-15 | Dainippon Printing Co Ltd | Soi substrate, and mask and mask blanks for charged particle beam exposure |
| US7267911B2 (en) | 2002-12-26 | 2007-09-11 | Kabushiki Kaisha Toshiba | Stencil mask and its manufacturing method |
| US7745073B2 (en) | 2000-10-31 | 2010-06-29 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device, stencil mask and method for manufacturing a the same |
-
1992
- 1992-02-07 JP JP2230192A patent/JP3060693B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001091167A1 (en) | 2000-05-25 | 2001-11-29 | Toppan Printing Co., Ltd. | Substrate for transfer mask, transfer mask, and method of manufacture thereof |
| EP1223607A1 (en) * | 2000-05-25 | 2002-07-17 | Toppan Printing Co., Ltd. | Substrate for transfer mask, transfer mask, and method of manufacture thereof |
| EP1223607A4 (en) * | 2000-05-25 | 2003-03-12 | Toppan Printing Co Ltd | Substrate for transfer mask, transfer mask, and method of manufacture thereof |
| US6638666B2 (en) | 2000-05-25 | 2003-10-28 | Toppan Printing Co., Ltd. | Substrate for a transfer mask, transfer mask, and method of manufacturing the transfer mask |
| KR100608345B1 (en) * | 2000-06-30 | 2006-08-09 | 주식회사 하이닉스반도체 | Stencil mask for electron beam projection lithography and method for fabricating the same |
| US7745073B2 (en) | 2000-10-31 | 2010-06-29 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device, stencil mask and method for manufacturing a the same |
| US6887626B2 (en) | 2001-01-24 | 2005-05-03 | Nec Electronics Corporation | Electron beam projection mask |
| US7022607B2 (en) | 2001-11-16 | 2006-04-04 | Sony Corporation | Mask and its manufacturing method, and method for manufacturing semiconductor device |
| WO2003043065A1 (en) * | 2001-11-16 | 2003-05-22 | Sony Corporation | Mask and its manufacturing method, and method for manufacturing semiconductor device |
| US7029801B2 (en) | 2001-12-04 | 2006-04-18 | Tokyo Electron Limited | Method of manufacturing mask for electron beam lithography and mask blank for electron beam lithography |
| US7267911B2 (en) | 2002-12-26 | 2007-09-11 | Kabushiki Kaisha Toshiba | Stencil mask and its manufacturing method |
| JP2004320051A (en) * | 2004-07-09 | 2004-11-11 | Toppan Printing Co Ltd | Stencil mask |
| JP4582299B2 (en) * | 2004-07-09 | 2010-11-17 | 凸版印刷株式会社 | Manufacturing method of stencil mask |
| JP2007067329A (en) * | 2005-09-02 | 2007-03-15 | Dainippon Printing Co Ltd | Soi substrate, and mask and mask blanks for charged particle beam exposure |
| JP4648134B2 (en) * | 2005-09-02 | 2011-03-09 | 大日本印刷株式会社 | SOI substrate, charged particle beam exposure mask blank, and charged particle beam exposure mask |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3060693B2 (en) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401932A (en) | Method of producing a stencil mask | |
| JP3060693B2 (en) | Stencil mask forming method | |
| JPH03129349A (en) | Production of photomask | |
| JP2970174B2 (en) | Stencil mask processing method | |
| JP2979631B2 (en) | Stencil mask forming method | |
| JP2874683B2 (en) | Mask for electronic beam apparatus and method of manufacturing the same | |
| JP2932707B2 (en) | Stencil mask forming method | |
| JPS5812341B2 (en) | Dry etching method | |
| US3585091A (en) | Method for etching thin layers of oxide or nitride | |
| JPH0778748A (en) | Aperture mask and manufacture thereof | |
| JP2903882B2 (en) | Stencil mask forming method | |
| US4368215A (en) | High resolution masking process for minimizing scattering and lateral deflection in collimated ion beams | |
| JPH02252229A (en) | X-ray exposure mask and its manufacture | |
| JPH04240719A (en) | Stencil mask formation | |
| KR100238237B1 (en) | Mask for electron beam cell projection lithography and method for fabricating thereof | |
| JPS60111425A (en) | Formation of alignment mark | |
| JPS5934632A (en) | Manufacture of x-ray mask | |
| JPH0469410B2 (en) | ||
| JPH04196209A (en) | Formation of stencil mask | |
| JPS60111424A (en) | Formation of allignment mark | |
| JPS62298112A (en) | X-ray exposure mask and manufacture thereof | |
| JP2561511B2 (en) | Mask blanks | |
| Sen et al. | Low distortion, large area ion beam proximity printing for GaAs field effect transistors and monolithic microwave integrated circuits | |
| JP2003289039A (en) | Pattern forming method and pattern forming device | |
| JPS5811510B2 (en) | Ion etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |