JPH0521470A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0521470A JPH0521470A JP17218891A JP17218891A JPH0521470A JP H0521470 A JPH0521470 A JP H0521470A JP 17218891 A JP17218891 A JP 17218891A JP 17218891 A JP17218891 A JP 17218891A JP H0521470 A JPH0521470 A JP H0521470A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- metal layer
- ohmic
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 低抵抗金属層上にオーミック金属（ＡｕＧ
ｅ）層が連続して積層され、かつゲート抵抗が熱処理に
より増大しないゲート構造を有する電界効果トランジス
タを得る。 【構成】 ゲート電極を構成する低抵抗金属層であるＡ
ｕ層７と、オーミック金属であるＡｕＧｅ／Ｎｉ／Ａｕ
よりなるオーミック金属層９ａの間の金属の相互拡散を
防止し、熱処理によるゲート抵抗の増大を抑制するため
に金層７とオーミック金属９ａとの間にバリアメタル層
としてＴｉＮ層８を設けたことを特徴としている。
ｅ）層が連続して積層され、かつゲート抵抗が熱処理に
より増大しないゲート構造を有する電界効果トランジス
タを得る。 【構成】 ゲート電極を構成する低抵抗金属層であるＡ
ｕ層７と、オーミック金属であるＡｕＧｅ／Ｎｉ／Ａｕ
よりなるオーミック金属層９ａの間の金属の相互拡散を
防止し、熱処理によるゲート抵抗の増大を抑制するため
に金層７とオーミック金属９ａとの間にバリアメタル層
としてＴｉＮ層８を設けたことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、高性能で、かつ高信頼
性の電界効果トランジスタに係り、特にそのゲート電極
構造に関するものである。
性の電界効果トランジスタに係り、特にそのゲート電極
構造に関するものである。
【０００２】
【従来の技術】図４は、例えば特開昭６３−１７４３７
４号公報に示された従来の電界効果トランジスタを示す
断面図である。この図において、１は半絶縁性ＧａＡｓ
基板、２はノンドープＧａＡｓ層、３はｎ型ＡｌＧａＡ
ｓ層、４はｎ型ＧａＡｓ層、９はＡｕＧｅ／Ｎｉ／Ａｕ
よりなるオーミック電極、１１は第１の絶縁膜（ＳｉＯ
2 ）、１２は第２の絶縁膜（ＳｉＯ2 ）、１３はＴｉ／
Ｐｔ／Ａｕよりなるゲート電極、９ａはこのゲート電極
１３上に堆積したオーミック金属である。
４号公報に示された従来の電界効果トランジスタを示す
断面図である。この図において、１は半絶縁性ＧａＡｓ
基板、２はノンドープＧａＡｓ層、３はｎ型ＡｌＧａＡ
ｓ層、４はｎ型ＧａＡｓ層、９はＡｕＧｅ／Ｎｉ／Ａｕ
よりなるオーミック電極、１１は第１の絶縁膜（ＳｉＯ
2 ）、１２は第２の絶縁膜（ＳｉＯ2 ）、１３はＴｉ／
Ｐｔ／Ａｕよりなるゲート電極、９ａはこのゲート電極
１３上に堆積したオーミック金属である。
【０００３】次に動作について説明する。図３におい
て、オーミック電極９をゲート電極１３を形成後にこの
ゲート電極１３をマスクにして形成することにより、短
ゲート長の電界効果トランジスタでも効果的なリセス構
造を形成することを可能とし、かつゲート電極１３−オ
ーミック電極９間の距離を短かくすることができるた
め、ソース抵抗を低減でき、高性能な電界効果トランジ
スタを得ることができる。
て、オーミック電極９をゲート電極１３を形成後にこの
ゲート電極１３をマスクにして形成することにより、短
ゲート長の電界効果トランジスタでも効果的なリセス構
造を形成することを可能とし、かつゲート電極１３−オ
ーミック電極９間の距離を短かくすることができるた
め、ソース抵抗を低減でき、高性能な電界効果トランジ
スタを得ることができる。
【０００４】
【発明が解決しようとする課題】従来の電界効果トラン
ジスタは以上のように、Ｔｉ／Ｐｔ／Ａｕよりなるゲー
ト電極１３と、ＡｕＧｅ／Ｎｉ／Ａｕよりなるオーミッ
ク金属９ａが接触するように構成されている。一方、オ
ーミック電極９のコンククト抵抗を低減するために熱処
理を行う必要があるが、この場合にゲート電極１３の構
成元素の一つである金とゲート電極１３上部のオーミッ
ク金属９ａが反応し、ゲート抵抗が増大するという問題
があった。また、この問題は電界効果トランジスタの高
周波特性の劣化につながるとともに低信頼性にもつなが
り問題点となっている。
ジスタは以上のように、Ｔｉ／Ｐｔ／Ａｕよりなるゲー
ト電極１３と、ＡｕＧｅ／Ｎｉ／Ａｕよりなるオーミッ
ク金属９ａが接触するように構成されている。一方、オ
ーミック電極９のコンククト抵抗を低減するために熱処
理を行う必要があるが、この場合にゲート電極１３の構
成元素の一つである金とゲート電極１３上部のオーミッ
ク金属９ａが反応し、ゲート抵抗が増大するという問題
があった。また、この問題は電界効果トランジスタの高
周波特性の劣化につながるとともに低信頼性にもつなが
り問題点となっている。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、熱処理によるゲート金属層とオ
ーミック金属層間の反応が抑制され、高性能で、かつ信
頼性の高い電界効果トランジスタを提供することを目的
とする。
ためになされたもので、熱処理によるゲート金属層とオ
ーミック金属層間の反応が抑制され、高性能で、かつ信
頼性の高い電界効果トランジスタを提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明に係る電界効果ト
ランジスタは、ゲート金属層とオーミック金属層の両層
間に熱処理時の反応を制御するバリアメタル層を設けた
ものである。
ランジスタは、ゲート金属層とオーミック金属層の両層
間に熱処理時の反応を制御するバリアメタル層を設けた
ものである。
【０００７】
【作用】本発明における電界効果トランジスタは、ゲー
ト電極部の金属とオーミック金属層間にバリアメタル層
を設けてあるので、オーミック接触抵抗低減のために行
う熱処理工程での金層とオーミック金属層の相互拡散を
抑制することができる。
ト電極部の金属とオーミック金属層間にバリアメタル層
を設けてあるので、オーミック接触抵抗低減のために行
う熱処理工程での金層とオーミック金属層の相互拡散を
抑制することができる。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の電界効果トランジスタの一実施例を
示す断面図である。図１において、１は半絶縁性ＧａＡ
ｓ基板、２はノンドープＧａＡｓ層、３はｎ型ＡｌＧａ
Ａｓ層、４はｎ型ＧａＡｓ層、５は第１の窒化珪素（Ｓ
ｉＮ）膜、６はタングステンシリサイド（ＷＳｉ）層、
７は金（Ａｕ）層、８はバリアメタル層としてのチタン
ナイトライド（ＴｉＮ）層、９はＡｕＧｅ／Ｎｉ／Ａｕ
よりなるオーミック電極、９ａはこのオーミック電極９
と同じ組成のオーミック金属である。なお、５ａは第２
の窒化珪素膜である。
る。図１は本発明の電界効果トランジスタの一実施例を
示す断面図である。図１において、１は半絶縁性ＧａＡ
ｓ基板、２はノンドープＧａＡｓ層、３はｎ型ＡｌＧａ
Ａｓ層、４はｎ型ＧａＡｓ層、５は第１の窒化珪素（Ｓ
ｉＮ）膜、６はタングステンシリサイド（ＷＳｉ）層、
７は金（Ａｕ）層、８はバリアメタル層としてのチタン
ナイトライド（ＴｉＮ）層、９はＡｕＧｅ／Ｎｉ／Ａｕ
よりなるオーミック電極、９ａはこのオーミック電極９
と同じ組成のオーミック金属である。なお、５ａは第２
の窒化珪素膜である。
【０００９】次に、本発明に係る電界効果トランジスタ
の製造方法を図２，図３について説明する。まず、図２
（ａ）に示すように、半絶縁性ＧａＡｓ基板１上に１μ
ｍ程度のノンドープＧａＡｓ層２，Ｓｉが２×１０18ｃ
ｍ-3程度ドープされた約５００Åのｎ型ＡｌＧａＡｓ層
３，Ｓｉが２×１０18ｃｍ-3程度ドープされた約２００
０Åのｎ型ＧａＡｓ層４を分子線エピタキシャル成長法
により順次成長する。この場合、ノンドープＧａＡｓ層
２とｎ型ＡｌＧａＡｓ層３間に２次元電子ガスが形成さ
れる。さらに、ウエハ全面に第１の窒化珪素膜５を約２
０００Å堆積した後、ホトレジスト１０で約０．５μｍ
程度のパターンを形成する。次に、図２（ｂ）に示すよ
うに、ホトレジスト１０をマスクにＣＨＦ3 とＯ2 １０
％の混合ガスを用いた反応性イオンエッチングにより、
第１の窒化珪素膜５を異方性エッチングし、さらに、Ｓ
ｉＣｌ4 とＳＦ6 （３０％）の混合ガスを用いた反応性
イオンエッチングにより、ｎ型ＧａＡｓ層４を異方性エ
ッチングする。さらに、図２（ｃ）に示すように、第２
の窒化珪素膜５ａを約２０００Å堆積した後、図３
（ａ）に示すように、第２の窒化珪素膜５ａのサイドウ
ォール５′が第１の窒化珪素膜５とｎ型ＧａＡｓ層４の
側壁のみに残るようにＣＨＦ3 とＯ2 の混合ガスを用い
た反応性イオンエッチングにより第２の窒化珪素膜５ａ
を異方性エッチングする。さらにこの後、図３（ｂ）に
示すように、約２０００Åのタングステンシリサイド層
６、約４０００Åの金層７を順次スパッタリング法によ
り堆積させた後、ＡｒとＮ2 （４０％）の混合ガスを用
いた反応性スパッタリングによりバリアメタル層として
ＴｉＮ層８を堆積させる。次に、図３（ｃ）に示すよう
に、ゲート電極となる部分を約１．２μｍ程度の幅で残
すようにＴｉＮ層８および金層７をＡｒガスを用いたイ
オンミリング法で加工し、タングステンシリサイド層６
および第１の窒化珪素膜５を金層７より約０．１μｍ〜
０．２μｍアングーカットが入るようにＣＦ4 とＯ2 ４
％の混合ガスを用いた反応性イオンエッチングで加工す
る。次に、ＡｕＧｅ／Ｎｉ／Ａｕ層を上記の多層ゲート
電極をマスクに蒸着した後、約４００℃、２分の熱処理
によりオーミック電極９，オーミック金属９ａを形成す
ることにより、図１に示す電界効果トランジスタを形成
する。
の製造方法を図２，図３について説明する。まず、図２
（ａ）に示すように、半絶縁性ＧａＡｓ基板１上に１μ
ｍ程度のノンドープＧａＡｓ層２，Ｓｉが２×１０18ｃ
ｍ-3程度ドープされた約５００Åのｎ型ＡｌＧａＡｓ層
３，Ｓｉが２×１０18ｃｍ-3程度ドープされた約２００
０Åのｎ型ＧａＡｓ層４を分子線エピタキシャル成長法
により順次成長する。この場合、ノンドープＧａＡｓ層
２とｎ型ＡｌＧａＡｓ層３間に２次元電子ガスが形成さ
れる。さらに、ウエハ全面に第１の窒化珪素膜５を約２
０００Å堆積した後、ホトレジスト１０で約０．５μｍ
程度のパターンを形成する。次に、図２（ｂ）に示すよ
うに、ホトレジスト１０をマスクにＣＨＦ3 とＯ2 １０
％の混合ガスを用いた反応性イオンエッチングにより、
第１の窒化珪素膜５を異方性エッチングし、さらに、Ｓ
ｉＣｌ4 とＳＦ6 （３０％）の混合ガスを用いた反応性
イオンエッチングにより、ｎ型ＧａＡｓ層４を異方性エ
ッチングする。さらに、図２（ｃ）に示すように、第２
の窒化珪素膜５ａを約２０００Å堆積した後、図３
（ａ）に示すように、第２の窒化珪素膜５ａのサイドウ
ォール５′が第１の窒化珪素膜５とｎ型ＧａＡｓ層４の
側壁のみに残るようにＣＨＦ3 とＯ2 の混合ガスを用い
た反応性イオンエッチングにより第２の窒化珪素膜５ａ
を異方性エッチングする。さらにこの後、図３（ｂ）に
示すように、約２０００Åのタングステンシリサイド層
６、約４０００Åの金層７を順次スパッタリング法によ
り堆積させた後、ＡｒとＮ2 （４０％）の混合ガスを用
いた反応性スパッタリングによりバリアメタル層として
ＴｉＮ層８を堆積させる。次に、図３（ｃ）に示すよう
に、ゲート電極となる部分を約１．２μｍ程度の幅で残
すようにＴｉＮ層８および金層７をＡｒガスを用いたイ
オンミリング法で加工し、タングステンシリサイド層６
および第１の窒化珪素膜５を金層７より約０．１μｍ〜
０．２μｍアングーカットが入るようにＣＦ4 とＯ2 ４
％の混合ガスを用いた反応性イオンエッチングで加工す
る。次に、ＡｕＧｅ／Ｎｉ／Ａｕ層を上記の多層ゲート
電極をマスクに蒸着した後、約４００℃、２分の熱処理
によりオーミック電極９，オーミック金属９ａを形成す
ることにより、図１に示す電界効果トランジスタを形成
する。
【００１０】なお、上記実施例では、バリアメタル層と
してＴｉＮ層８を用いたが、他にバリアメタル層として
ＷＮ，ＷＳｉＮ，Ｍｏ，Ｗを用いてもよい。
してＴｉＮ層８を用いたが、他にバリアメタル層として
ＷＮ，ＷＳｉＮ，Ｍｏ，Ｗを用いてもよい。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
ゲート電極を構成する金層と、この上に形成されるオー
ミック金属層間にバリアメタル層を設けたので、ゲート
とオーミック電極間距離を短くするためにオーミック金
属を、ゲート電極をマスクに蒸着しても、オーミック金
属とゲート電極を構成する金層の間で反応が生じず、ゲ
ート抵抗を低く保つことができるため、高性能で、かつ
信頼性の高い電界効果トランジスタを得ることができ
る。
ゲート電極を構成する金層と、この上に形成されるオー
ミック金属層間にバリアメタル層を設けたので、ゲート
とオーミック電極間距離を短くするためにオーミック金
属を、ゲート電極をマスクに蒸着しても、オーミック金
属とゲート電極を構成する金層の間で反応が生じず、ゲ
ート抵抗を低く保つことができるため、高性能で、かつ
信頼性の高い電界効果トランジスタを得ることができ
る。
【図１】本発明の一実施例による電界効果トランジスタ
を示す断面側面図である。
を示す断面側面図である。
【図２】本発明の一実施例による電界効果トランジスタ
の製造工程を示す断面側面図である。
の製造工程を示す断面側面図である。
【図３】図２に引き続く製造工程を示す断面側面図であ
る。
る。
【図４】従来の電界効果トランジスタを示す断面側面図
である。
である。
１ 半絶縁性ＧａＡｓ基板 ２ ノンドープＧａＡｓ層 ３ ｎ型ＡｌＧａＡｓ層 ４ ｎ型ＧａＡｓ層 ５ 第１の窒化珪素膜 ５ａ 第２の窒化珪素膜 ６ タングステンシリサイド層 ７ Ａｕ層 ８ ＴｉＮ層 ９ オーミック電極 ９ａ オーミック金属
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 Ｒ 7738−4Ｍ 21/90 Ｄ 7353−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】多層金属層からなるゲート電極を備えた電
界効果トランジスタにおいて、前記ゲート電極を構成す
る低抵抗金属層と、この上層のオーミック金属層との間
に熱処理時の反応を抑制するバリアメタル層を形成した
ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17218891A JPH0521470A (ja) | 1991-07-12 | 1991-07-12 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17218891A JPH0521470A (ja) | 1991-07-12 | 1991-07-12 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521470A true JPH0521470A (ja) | 1993-01-29 |
Family
ID=15937212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17218891A Pending JPH0521470A (ja) | 1991-07-12 | 1991-07-12 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817850A (ja) * | 1994-06-24 | 1996-01-19 | Nec Corp | 電界効果型トランジスタのゲート電極及びその製造方法 |
| JPH0822997A (ja) * | 1994-07-07 | 1996-01-23 | Nec Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-07-12 JP JP17218891A patent/JPH0521470A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817850A (ja) * | 1994-06-24 | 1996-01-19 | Nec Corp | 電界効果型トランジスタのゲート電極及びその製造方法 |
| JPH0822997A (ja) * | 1994-07-07 | 1996-01-23 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614739A (en) | HIGFET and method | |
| US4977100A (en) | Method of fabricating a MESFET | |
| JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3396579B2 (ja) | Ｎ−型ｈｉｇｆｅｔおよび方法 | |
| US5362658A (en) | Method for producing semiconductor device | |
| US5231040A (en) | Method of making a field effect transistor | |
| JPH05326563A (ja) | 半導体装置 | |
| JPH0521470A (ja) | 電界効果トランジスタ | |
| JP2001110818A (ja) | 半導体装置及びその製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2555979B2 (ja) | 半導体装置の製造方法 | |
| JP2790104B2 (ja) | 電界効果トランジスタの製造方法 | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JP3304595B2 (ja) | 半導体装置の製造方法 | |
| JPH06181224A (ja) | 半導体装置の製造方法 | |
| JPH05198598A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3093495B2 (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3153560B2 (ja) | 半導体装置の製造方法 | |
| JPS631066A (ja) | 半導体装置の製造方法 | |
| JP3145881B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH0590297A (ja) | 半導体装置の製造方法 | |
| JPH0974107A (ja) | 半導体装置およびその製造方法 | |
| JPH10209435A (ja) | 半導体装置及びその製造方法 |