JPH05211526A - ベースバンド信号の直流中心レベル自動補正回路 - Google Patents
ベースバンド信号の直流中心レベル自動補正回路Info
- Publication number
- JPH05211526A JPH05211526A JP4038397A JP3839792A JPH05211526A JP H05211526 A JPH05211526 A JP H05211526A JP 4038397 A JP4038397 A JP 4038397A JP 3839792 A JP3839792 A JP 3839792A JP H05211526 A JPH05211526 A JP H05211526A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- center level
- packet
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】ＦＳＫ信号を復調したベースバンド信号、また
はベースバンド伝送における受信信号の直流中心レベル
を自動補正する手段を提供する。 【構成】ビット周期信号の中の“１，０”を検出する回
路を設け、この検出出力により、次の“１，０”を積分
して直流中心レベルを検出し、この直流中心レベルを入
力ベースバンド信号から差し引くことにより、直流中心
レベルを自動補正すると共に、積分出力をそのままホー
ルドしてそれ以降の自動補正を維持するよう構成されて
いる。
はベースバンド伝送における受信信号の直流中心レベル
を自動補正する手段を提供する。 【構成】ビット周期信号の中の“１，０”を検出する回
路を設け、この検出出力により、次の“１，０”を積分
して直流中心レベルを検出し、この直流中心レベルを入
力ベースバンド信号から差し引くことにより、直流中心
レベルを自動補正すると共に、積分出力をそのままホー
ルドしてそれ以降の自動補正を維持するよう構成されて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、周波数偏移キーイング
信号を復調したベースバンド信号の直流中心レベルの自
動補正、または、前記ベースバンド伝送系の受信ベース
バンド信号の直流中心レベルの自動補正に関するもので
ある。
信号を復調したベースバンド信号の直流中心レベルの自
動補正、または、前記ベースバンド伝送系の受信ベース
バンド信号の直流中心レベルの自動補正に関するもので
ある。
【０００２】
【従来の技術】直接周波数偏移キーイング（以下、直接
ＦＳＫと略記する）方式は、搬送波の周波数を高くする
かまたは低くするかの周波数偏移をディジタル信号の
“１”または“０”に対応させてディジタル信号を伝送
する方式である。従って、通常受信側では、搬送波周波
数が周波数弁別器の中心になるように受信波の周波数を
変換し、中心周波数印加時の弁別器出力電圧を基準電圧
として、この基準電圧より正であるか負であるかによ
り、ディジタル信号の“１”か“０”かを判定する方法
が用いられる。このため、送信側の搬送周波数の精度と
安定度，受信側の周波数変換用局部搬送波の周波数精度
と安定度，周波数弁別器の中心周波数の周波数精度と安
定度等は、全て基準電圧の変動と等価となり、受信側で
の符号検知の際の誤符号率の増加につながることにな
る。更に、４値ＦＳＫ等の多値変調になると、２値の場
合よりも相互に接近した複数の基準電圧を設けなければ
ならないから、前記各部の周波数精度と安定度は一段と
良好なものにする必要がある。
ＦＳＫと略記する）方式は、搬送波の周波数を高くする
かまたは低くするかの周波数偏移をディジタル信号の
“１”または“０”に対応させてディジタル信号を伝送
する方式である。従って、通常受信側では、搬送波周波
数が周波数弁別器の中心になるように受信波の周波数を
変換し、中心周波数印加時の弁別器出力電圧を基準電圧
として、この基準電圧より正であるか負であるかによ
り、ディジタル信号の“１”か“０”かを判定する方法
が用いられる。このため、送信側の搬送周波数の精度と
安定度，受信側の周波数変換用局部搬送波の周波数精度
と安定度，周波数弁別器の中心周波数の周波数精度と安
定度等は、全て基準電圧の変動と等価となり、受信側で
の符号検知の際の誤符号率の増加につながることにな
る。更に、４値ＦＳＫ等の多値変調になると、２値の場
合よりも相互に接近した複数の基準電圧を設けなければ
ならないから、前記各部の周波数精度と安定度は一段と
良好なものにする必要がある。
【０００３】
【発明が解決しようとする課題】このため、通常、受信
側において、周波数弁別器出力信号が基準電圧を直流中
心レベルとして取り出されるようにＡＦＣ（自動周波数
制御）が使用される。しかし、ベースバンドのディジタ
ル信号がＮＲＺ（Ｎon Ｒeturn ｔo Ｚero)符号等の場
合には、信号に直流成分が含まれており、符号内容に応
じてこの直流レベルが変動するため、ローパスフィルタ
で直流レベルの平均化を行っても中心周波数に対応する
正確な直流レベルの検出が困難であり、このためこの検
出直流レベルを基準として制御されるＡＦＣによる正確
かつ安定な補正動作は困難であった。本発明は、送受信
機の各部の周波数精度と安定度を特に高精度化し高安定
化すること無く、低価格，高性能の周波数偏移キーイン
グ信号の復調を実現し得るベースバンド信号の直流中心
レベル自動補正回路を提供しようとするものである。
側において、周波数弁別器出力信号が基準電圧を直流中
心レベルとして取り出されるようにＡＦＣ（自動周波数
制御）が使用される。しかし、ベースバンドのディジタ
ル信号がＮＲＺ（Ｎon Ｒeturn ｔo Ｚero)符号等の場
合には、信号に直流成分が含まれており、符号内容に応
じてこの直流レベルが変動するため、ローパスフィルタ
で直流レベルの平均化を行っても中心周波数に対応する
正確な直流レベルの検出が困難であり、このためこの検
出直流レベルを基準として制御されるＡＦＣによる正確
かつ安定な補正動作は困難であった。本発明は、送受信
機の各部の周波数精度と安定度を特に高精度化し高安定
化すること無く、低価格，高性能の周波数偏移キーイン
グ信号の復調を実現し得るベースバンド信号の直流中心
レベル自動補正回路を提供しようとするものである。
【０００４】
【課題を解決するための手段】ディジタル信号の伝送に
は、通常、伝送による符号誤りを検出するため、１２８
バイト〜１０２４バイト長（８ビット符号ならば１０２
４ビット〜８１９２ビット長に相当）程度に区切られた
パケット（バーストとも云われる）形式の信号が用いら
れる。このパケットの先頭には、構内無線等では、受信
側でクロック再生を行なわせるため、“１”と“０”の
交互の繰返しで数１０ビット程度の同期ビットが伝送さ
れる。本発明によるベースバンド信号の直流中心レベル
自動補正回路は、この同期ビットのうち、少なくとも
“１，０”の２ビットの時間、またはこの整数倍の時
間、受信ベースバンド信号の直流レベルを積分すること
によって直流中心レベルを検出し、パケット区間を通じ
てこの積分出力をホールドすると共に、この積分出力を
用いて中心レベルを補正してパケット毎に、常に正確な
直流中心レベルに補正するように構成されている。
は、通常、伝送による符号誤りを検出するため、１２８
バイト〜１０２４バイト長（８ビット符号ならば１０２
４ビット〜８１９２ビット長に相当）程度に区切られた
パケット（バーストとも云われる）形式の信号が用いら
れる。このパケットの先頭には、構内無線等では、受信
側でクロック再生を行なわせるため、“１”と“０”の
交互の繰返しで数１０ビット程度の同期ビットが伝送さ
れる。本発明によるベースバンド信号の直流中心レベル
自動補正回路は、この同期ビットのうち、少なくとも
“１，０”の２ビットの時間、またはこの整数倍の時
間、受信ベースバンド信号の直流レベルを積分すること
によって直流中心レベルを検出し、パケット区間を通じ
てこの積分出力をホールドすると共に、この積分出力を
用いて中心レベルを補正してパケット毎に、常に正確な
直流中心レベルに補正するように構成されている。
【０００５】
【実施例】以下、図面を用いて、本発明の実施例を詳細
に説明する。図２はパケット信号の構造例である。パケ
ットの先頭において、先ずＡで示すビット同期符号が数
バイト（数１０ビット）程度送られる。この信号は、通
常、“１”と“０”の交互の繰返しで構成されており、
以下に続く符号を正しく認識させるためのクロック再生
に使用される。この“１”と“０”の繰返し信号は、帯
域制限されて伝送されるので、受信側ではほぼ正弦波
（データ速度が４８００ｂｐｓの場合には２４００Ｈ
ｚ）となり、送受信機の各部に正規の周波数に対する周
波数誤差があれば、この正弦波にこの周波数誤差に相当
するレベル値を有する直流成分が重畳することになる。
従って、この直流成分の重畳した正弦波から直流成分の
みを検出すれば、周波数誤差の大きさを検出したことに
なり、この誤差分を、以下のパケット区間を通じてホー
ルドすると共に、この誤差分を差し引けば、重畳してい
る直流分を打ち消して正しい直流中心レベルを有するベ
ースバンド信号を再生することが出来る。
に説明する。図２はパケット信号の構造例である。パケ
ットの先頭において、先ずＡで示すビット同期符号が数
バイト（数１０ビット）程度送られる。この信号は、通
常、“１”と“０”の交互の繰返しで構成されており、
以下に続く符号を正しく認識させるためのクロック再生
に使用される。この“１”と“０”の繰返し信号は、帯
域制限されて伝送されるので、受信側ではほぼ正弦波
（データ速度が４８００ｂｐｓの場合には２４００Ｈ
ｚ）となり、送受信機の各部に正規の周波数に対する周
波数誤差があれば、この正弦波にこの周波数誤差に相当
するレベル値を有する直流成分が重畳することになる。
従って、この直流成分の重畳した正弦波から直流成分の
みを検出すれば、周波数誤差の大きさを検出したことに
なり、この誤差分を、以下のパケット区間を通じてホー
ルドすると共に、この誤差分を差し引けば、重畳してい
る直流分を打ち消して正しい直流中心レベルを有するベ
ースバンド信号を再生することが出来る。
【０００６】図１は本発明の一実施例を示す回路構成図
である。図１において、１は周波数弁別器出力から加え
られる復調されたベースバンド信号の入力端子、２は直
流中心レベルが補正されたベースバンド信号の出力端
子、３は減算器、４は直流中心レベル検出回路、５はゲ
ート回路、６は積分器、７は加算器、８は切換器、９は
制御パルス発生器、１０は“１，０”検出器、１１は基
準周波数の出力波を出す基準発振器、１２はパケット長
設定器、１３は基準電圧発生器、１４は“１，０”検出
器１０の出力ライン、１５はパケット長設定器１２の出
力ライン、１６，１７は基準発振器１１の出力ライン、
１８は制御パルス発生器９の出力ライン中の“１，０”
検出器１０の制御ライン、１９は制御パルス発生器９の
出力のうちのゲート回路５の制御ライン、２０は同じく
切換器８の制御ライン、２１は減算器３の出力ライン、
２２はゲート回路５の出力ライン、２３は積分器６の出
力ライン、２４は切換器８の出力ラインである。
である。図１において、１は周波数弁別器出力から加え
られる復調されたベースバンド信号の入力端子、２は直
流中心レベルが補正されたベースバンド信号の出力端
子、３は減算器、４は直流中心レベル検出回路、５はゲ
ート回路、６は積分器、７は加算器、８は切換器、９は
制御パルス発生器、１０は“１，０”検出器、１１は基
準周波数の出力波を出す基準発振器、１２はパケット長
設定器、１３は基準電圧発生器、１４は“１，０”検出
器１０の出力ライン、１５はパケット長設定器１２の出
力ライン、１６，１７は基準発振器１１の出力ライン、
１８は制御パルス発生器９の出力ライン中の“１，０”
検出器１０の制御ライン、１９は制御パルス発生器９の
出力のうちのゲート回路５の制御ライン、２０は同じく
切換器８の制御ライン、２１は減算器３の出力ライン、
２２はゲート回路５の出力ライン、２３は積分器６の出
力ライン、２４は切換器８の出力ラインである。
【０００７】入力端子１に加えられる復調ベースバンド
信号であるビット周期信号は、送受信機各部に周波数誤
差が無い場合の直流中心レベルを１．０Ｖとすると、周
波数誤差のある通常の場合の一例として、図３のように
なる。点線は周波数誤差の無い場合、実線は周波数誤差
が＋Δとして復調されている場合を示す。基準電圧発生
器１３は、周波数誤差の無い場合の直流中心レベルと同
じ電圧に設定してあり（今の場合１．０Ｖ）、初期状態
では、切換器８の出力ライン２４には、この電圧が現れ
ている。従って、減算器３の出力ライン２１には、直流
レベル＋Δが重畳した正弦波が出ていることになる。直
流中心レベル検出回路４は、このような信号から“１，
０”を検出することから動作を開始する。これは繰返し
信号であるから“０，１”の検出してもよいことは勿論
である。
信号であるビット周期信号は、送受信機各部に周波数誤
差が無い場合の直流中心レベルを１．０Ｖとすると、周
波数誤差のある通常の場合の一例として、図３のように
なる。点線は周波数誤差の無い場合、実線は周波数誤差
が＋Δとして復調されている場合を示す。基準電圧発生
器１３は、周波数誤差の無い場合の直流中心レベルと同
じ電圧に設定してあり（今の場合１．０Ｖ）、初期状態
では、切換器８の出力ライン２４には、この電圧が現れ
ている。従って、減算器３の出力ライン２１には、直流
レベル＋Δが重畳した正弦波が出ていることになる。直
流中心レベル検出回路４は、このような信号から“１，
０”を検出することから動作を開始する。これは繰返し
信号であるから“０，１”の検出してもよいことは勿論
である。
【０００８】“１，０”を検出する最も確実な方法は図
４に示すようなフーリエ解析による方法である。図４に
示す“１，０”検出器１０の回路系統図において、２
５，２６は乗算器、２７，２８はゲート回路、２９，３
０は積分器、３１，３２は２乗器、３３は加算器、３４
は比較器、３５は基準電圧発生器、３６はゲート回路、
３７はパルス発生器である。この“１，０”検出器１０
は、基準発振器１１の出力１６，１７、制御パルス発生
器９の出力１８及びパケット長設定器１２の出力１５に
よって制御されるので、説明の便宜上、“１，０”検出
器１０、制御パルス発生器９、パケット長設定器１２の
動作を図５を用いてまとめて説明する。
４に示すようなフーリエ解析による方法である。図４に
示す“１，０”検出器１０の回路系統図において、２
５，２６は乗算器、２７，２８はゲート回路、２９，３
０は積分器、３１，３２は２乗器、３３は加算器、３４
は比較器、３５は基準電圧発生器、３６はゲート回路、
３７はパルス発生器である。この“１，０”検出器１０
は、基準発振器１１の出力１６，１７、制御パルス発生
器９の出力１８及びパケット長設定器１２の出力１５に
よって制御されるので、説明の便宜上、“１，０”検出
器１０、制御パルス発生器９、パケット長設定器１２の
動作を図５を用いてまとめて説明する。
【０００９】図５の１４〜１８の各波形は、制御パルス
発生器９及びパケット長設定器１２の入力出力ラインの
波形を示す。以下、各ラインの番号を、その番号の波形
または電圧として併用する。即ち、１４は“１，０”検
出器１０から加えられる“１，０”検出パルス、１５は
パルス１４によってパケット長設定器１２より出力され
るパケット長パルス、１６，１７は基準発振器１１より
出力される９０°位相差を有する２つの基準信号であっ
て、その周波数はデータ伝送速度が４８００ｂｐｓの場
合は２４００Ｈｚ（以下、データ伝送速度は４８００ｂ
ｐｓを例にとって説明する）、１８は基準信号１６を２
分の１分周したパルスであって、パルス長は１／２４０
０秒である。出力２５，出力２６は図４の各乗算器２
５，２６の出力波形、出力２７，出力２８は夫々ゲート
回路２７，２８の出力波形、出力２９，出力３０は夫々
積分器２９，３０の出力波形を示す。乗算−積分動作は
位相検波動作に外ならないから、図５で分るように、２
１と１６の乗算で出力２６に、２１と１７で出力２５に
示す波形となり、出力２６は出力１８でゲートされて出
力２８に、出力２５は出力１８でゲートされて出力２７
となる。出力２８は積分されて出力３０に、出力２７は
積分されて出力２９となる。
発生器９及びパケット長設定器１２の入力出力ラインの
波形を示す。以下、各ラインの番号を、その番号の波形
または電圧として併用する。即ち、１４は“１，０”検
出器１０から加えられる“１，０”検出パルス、１５は
パルス１４によってパケット長設定器１２より出力され
るパケット長パルス、１６，１７は基準発振器１１より
出力される９０°位相差を有する２つの基準信号であっ
て、その周波数はデータ伝送速度が４８００ｂｐｓの場
合は２４００Ｈｚ（以下、データ伝送速度は４８００ｂ
ｐｓを例にとって説明する）、１８は基準信号１６を２
分の１分周したパルスであって、パルス長は１／２４０
０秒である。出力２５，出力２６は図４の各乗算器２
５，２６の出力波形、出力２７，出力２８は夫々ゲート
回路２７，２８の出力波形、出力２９，出力３０は夫々
積分器２９，３０の出力波形を示す。乗算−積分動作は
位相検波動作に外ならないから、図５で分るように、２
１と１６の乗算で出力２６に、２１と１７で出力２５に
示す波形となり、出力２６は出力１８でゲートされて出
力２８に、出力２５は出力１８でゲートされて出力２７
となる。出力２８は積分されて出力３０に、出力２７は
積分されて出力２９となる。
【００１０】以上の動作は、直交２軸の各成分を求める
動作であるから、この２成分から絶対値、即ち振幅を求
めるためには、（Ｘ2 ＋Ｙ2 ）1/2 の動作を行なわせれ
ばよいが、ビット同期信号である正弦波の振幅は、あま
り変動するものではないから、平方根を求める必要は無
く、図４に示すように、夫々、２乗して加算し、この加
算電圧を比較器３４において、基準電圧発生器３５より
与えられる２つの基準電圧の間にあるか否かをウインド
ウ比較する。加算電圧がこのウンドウ内にあれば比較器
３４の出力が発生するから、ゲート回路３６において、
パルス発生器３７の出力パルスにより標本化することに
より、図５の１４に示す“１，０”検出パルスが得られ
る。パルス発生器３７は、一度、標本化パルスを出力す
ると、そのパケット内では、それ以後は発生しないよう
に構成されている。また、パルス発生器３７は、“１，
０”検出パルス１４，パケット長パルス１５，及びパル
ス１８の反転パルスにより、図５に示すパルス１９及び
２０を発生する。パルス１９のパルス長は（１／２４０
０）秒であり、パルス２０はパルス１５同様、パケット
終了まで持続する。
動作であるから、この２成分から絶対値、即ち振幅を求
めるためには、（Ｘ2 ＋Ｙ2 ）1/2 の動作を行なわせれ
ばよいが、ビット同期信号である正弦波の振幅は、あま
り変動するものではないから、平方根を求める必要は無
く、図４に示すように、夫々、２乗して加算し、この加
算電圧を比較器３４において、基準電圧発生器３５より
与えられる２つの基準電圧の間にあるか否かをウインド
ウ比較する。加算電圧がこのウンドウ内にあれば比較器
３４の出力が発生するから、ゲート回路３６において、
パルス発生器３７の出力パルスにより標本化することに
より、図５の１４に示す“１，０”検出パルスが得られ
る。パルス発生器３７は、一度、標本化パルスを出力す
ると、そのパケット内では、それ以後は発生しないよう
に構成されている。また、パルス発生器３７は、“１，
０”検出パルス１４，パケット長パルス１５，及びパル
ス１８の反転パルスにより、図５に示すパルス１９及び
２０を発生する。パルス１９のパルス長は（１／２４０
０）秒であり、パルス２０はパルス１５同様、パケット
終了まで持続する。
【００１１】従って、図１のゲート回路５，積分器６，
加算器７，切換器８の各出力は、図５を参照して、図６
のようになる。即ち、図６の最下段に示す区間Ｇ内に
“１，０”検出が行なわれ、“１，０”が検出される
と、ゲートパルス１９によって２２に示す波形が出力さ
れ、パケット長パルス１５によって積分器６が動作する
ので、その出力には２３に示すような波形が得られ、以
後、パケットが終了するまで、この積分電圧はホールド
される。積分電圧には基準電圧発生器１３より基準電圧
が加算されて、出力７として示す波形となっているが、
切換器８は制御パルス２０により、区間Ｈが終了するま
で基準電圧を出力し、区間Ｉに入ると加算器７の出力側
に切換わり、２４に示す波形が減算器３に印加される。
ゲートパルス１８，１９は、前述の説明より明らかなよ
うに、（１／２４００）秒の整数倍の長さに選んでも何
等問題はない。区間Ｉにおける２４の電圧は、区間Ｈ内
で求めた減算器３出力（入力信号から基準電圧が減算さ
れている）の直流中心レベルになっているから、入力信
号からこの直流レベルが減算される区間Ｉでは、減算器
３出力は、図６の２１に示すように、自動的に、基準電
圧に等しい直流中心レベルを有するビット同期信号に補
正され、以後、パケットが終了するまで、この補正状態
が維持されることになる。
加算器７，切換器８の各出力は、図５を参照して、図６
のようになる。即ち、図６の最下段に示す区間Ｇ内に
“１，０”検出が行なわれ、“１，０”が検出される
と、ゲートパルス１９によって２２に示す波形が出力さ
れ、パケット長パルス１５によって積分器６が動作する
ので、その出力には２３に示すような波形が得られ、以
後、パケットが終了するまで、この積分電圧はホールド
される。積分電圧には基準電圧発生器１３より基準電圧
が加算されて、出力７として示す波形となっているが、
切換器８は制御パルス２０により、区間Ｈが終了するま
で基準電圧を出力し、区間Ｉに入ると加算器７の出力側
に切換わり、２４に示す波形が減算器３に印加される。
ゲートパルス１８，１９は、前述の説明より明らかなよ
うに、（１／２４００）秒の整数倍の長さに選んでも何
等問題はない。区間Ｉにおける２４の電圧は、区間Ｈ内
で求めた減算器３出力（入力信号から基準電圧が減算さ
れている）の直流中心レベルになっているから、入力信
号からこの直流レベルが減算される区間Ｉでは、減算器
３出力は、図６の２１に示すように、自動的に、基準電
圧に等しい直流中心レベルを有するビット同期信号に補
正され、以後、パケットが終了するまで、この補正状態
が維持されることになる。
【００１２】“１，０”検出器の別の構成例を図７に示
す。図７において、２１はベースバンド信号入力ライ
ン、３８は比較器、３９は基準電圧発生器、４０はディ
ジタル位相同期回路、４１はシフトレジスタ、４２は一
致検出器、４３は“１，０”発生器、１４は“１，０”
検出出力ラインである。図７は直流中心レベルのオフセ
ット量、即ち周波数誤差がそれ程大きくなく、比較器３
８の出力において、デューティ比は正しくなくてもディ
ジタル信号が再生されている程度の場合に利用できる
“１，０”検出器１０の簡単な構成例である。比較器３
８の出力にディジタル信号が再生されると、この信号に
よってディジタル位相同期回路４０が同期し、ビットタ
イミングが再生される。シフトレジスタ４１は２段構成
であって、このビットタイミングにより、比較器３８の
出力のディジタル信号を、次々と読み込む。シフトレジ
スタ４１の内容は、“１，０”発生器４３からの“１，
０”と一致検出器４２で比較され、一致すると検出パル
スが出力される。一度検出パルスが出力されると、シフ
トレジスタ４１はそのパケット期間内では読込みを中止
する。
す。図７において、２１はベースバンド信号入力ライ
ン、３８は比較器、３９は基準電圧発生器、４０はディ
ジタル位相同期回路、４１はシフトレジスタ、４２は一
致検出器、４３は“１，０”発生器、１４は“１，０”
検出出力ラインである。図７は直流中心レベルのオフセ
ット量、即ち周波数誤差がそれ程大きくなく、比較器３
８の出力において、デューティ比は正しくなくてもディ
ジタル信号が再生されている程度の場合に利用できる
“１，０”検出器１０の簡単な構成例である。比較器３
８の出力にディジタル信号が再生されると、この信号に
よってディジタル位相同期回路４０が同期し、ビットタ
イミングが再生される。シフトレジスタ４１は２段構成
であって、このビットタイミングにより、比較器３８の
出力のディジタル信号を、次々と読み込む。シフトレジ
スタ４１の内容は、“１，０”発生器４３からの“１，
０”と一致検出器４２で比較され、一致すると検出パル
スが出力される。一度検出パルスが出力されると、シフ
トレジスタ４１はそのパケット期間内では読込みを中止
する。
【００１３】図１は減算器出力信号の直流中心レベルを
検出し、これを減算器へ帰還するという構成であるが、
図８に示すように、入力信号の直流中心レベルを直接検
出し、この検出レベルを入力信号から減算するという構
成にしても自動補正を行うことができる。これは本発明
の制御動作が、前述の説明より明らかなように、連続制
御系ではなく、開制御となっているためである。但し、
図８の構成する場合、直流中心レベル検出回路４中の加
算器７は減算器に変更する必要がある。
検出し、これを減算器へ帰還するという構成であるが、
図８に示すように、入力信号の直流中心レベルを直接検
出し、この検出レベルを入力信号から減算するという構
成にしても自動補正を行うことができる。これは本発明
の制御動作が、前述の説明より明らかなように、連続制
御系ではなく、開制御となっているためである。但し、
図８の構成する場合、直流中心レベル検出回路４中の加
算器７は減算器に変更する必要がある。
【００１４】図１の構成は、ＦＳＫ受信機の周波数弁別
器出力に適用するものとして説明したが、このままの構
成で、ベースバンド伝送系に適用可能であることは明ら
かである。更に、以下に説明するような構成とすれば、
ＡＦＣ（自動周波数制御）系を構成することができ、受
信信号を帯域の中心で増幅できるので、復調波形の劣化
を防止することができる。
器出力に適用するものとして説明したが、このままの構
成で、ベースバンド伝送系に適用可能であることは明ら
かである。更に、以下に説明するような構成とすれば、
ＡＦＣ（自動周波数制御）系を構成することができ、受
信信号を帯域の中心で増幅できるので、復調波形の劣化
を防止することができる。
【００１５】以下、その構成について説明する。図９に
その系統図を示す。図９において、４４はＦＳＫ信号入
力端子、４５は周波数変換器、４６は中間周波増幅器、
４７は周波数弁別器、４８は復調信号出力端子、４９は
電圧制御局部発振器であり、４は図１で説明した直流中
心レベル検出回路である。図１の場合と異なるのは、直
流中心レベルの検出出力を入力ベースバンド信号電圧か
ら差し引く代わりに、図９ではこの検出直流中心レベル
で電圧制御局部発振器４９を制御することである。直流
中心レベルの検出動作は、図１で説明した場合と全く同
様であるから、この検出出力で局部発振器の周波数を制
御することにより、ＦＳＫ信号の周波数を中間周波増幅
器、周波数弁別器の中心に自動補正することができる。
その系統図を示す。図９において、４４はＦＳＫ信号入
力端子、４５は周波数変換器、４６は中間周波増幅器、
４７は周波数弁別器、４８は復調信号出力端子、４９は
電圧制御局部発振器であり、４は図１で説明した直流中
心レベル検出回路である。図１の場合と異なるのは、直
流中心レベルの検出出力を入力ベースバンド信号電圧か
ら差し引く代わりに、図９ではこの検出直流中心レベル
で電圧制御局部発振器４９を制御することである。直流
中心レベルの検出動作は、図１で説明した場合と全く同
様であるから、この検出出力で局部発振器の周波数を制
御することにより、ＦＳＫ信号の周波数を中間周波増幅
器、周波数弁別器の中心に自動補正することができる。
【００１６】
【発明の効果】以上、詳細に説明したように、ＦＳＫ信
号の伝送系では送受信機各部の周波数精度，安定度がベ
ースバンド信号伝送系では各部の電圧精度と安定度が再
生ディジタル信号の品質に重大な影響を与え、多値信号
になる程、その影響は大となる。本発明は、パケット構
成のＦＳＫ信号やベースバンド信号には、パケットの先
頭に“１，０”の繰返しのビット同期信号があることを
利用して直流中心レベルを検出するので、これにより高
精度の直流中心レベルの自動補正回路を構成することが
でき、高品質のディジタル信号伝送系を提供することが
できる。また、パケットの構成には、ビット同期信号の
前に中心周波数の無変調搬送波や直流中心レベルを伝送
する構成になっているものであるが、本発明を適用すれ
ば、この伝送は不必要となるので、伝送効率を上げるこ
とができる。
号の伝送系では送受信機各部の周波数精度，安定度がベ
ースバンド信号伝送系では各部の電圧精度と安定度が再
生ディジタル信号の品質に重大な影響を与え、多値信号
になる程、その影響は大となる。本発明は、パケット構
成のＦＳＫ信号やベースバンド信号には、パケットの先
頭に“１，０”の繰返しのビット同期信号があることを
利用して直流中心レベルを検出するので、これにより高
精度の直流中心レベルの自動補正回路を構成することが
でき、高品質のディジタル信号伝送系を提供することが
できる。また、パケットの構成には、ビット同期信号の
前に中心周波数の無変調搬送波や直流中心レベルを伝送
する構成になっているものであるが、本発明を適用すれ
ば、この伝送は不必要となるので、伝送効率を上げるこ
とができる。
【図１】本発明の一実施例を示す回路系統図である。
【図２】本発明に適用される伝送信号のパケットの内容
を説明するパケット構造例である。
を説明するパケット構造例である。
【図３】本発明を説明するためのビット同期信号及びそ
の直流中心レベルを示す波形図である。
の直流中心レベルを示す波形図である。
【図４】本発明においてビット同期信号の最低繰返しで
ある“１，０”を検出する“１，０”検出器の回路構成
例を示す回路系統図である。
ある“１，０”を検出する“１，０”検出器の回路構成
例を示す回路系統図である。
【図５】本発明に用いられる“１，０”検出器の動作を
説明するための波形図である。
説明するための波形図である。
【図６】図１の回路の自動補正動作を説明するための波
形図である。
形図である。
【図７】図４の“１，０”検出器の他の回路構成例を示
す回路系統図である。
す回路系統図である。
【図８】図１の回路の別の構成を説明するための回路系
統図である。
統図である。
【図９】本発明の他の実施例を示す回路系統図である。
１ 復調ベースバンド信号入力端子 ２ ベースバンド信号出力端子 ３ 減算器 ４ 直流中心レベル検出回路 ５ ゲート回路 ６ 積分器 ７ 加算器 ８ 切換器 ９ 制御パルス発生器 １０ “１，０”検出器 １１ 基準発振器 １２ パケット長設定器 １３ 基準電圧発生器 １４ “１，０”検出器１０の出力ライン １５ パケット長設定器１２の出力ライン １６ 基準発振器１１の出力ライン １７ 基準発振器１１の出力ライン １８ 制御パルス発生器９の出力ライン １９ 制御パルス発生器９の出力ライン ２０ 制御パルス発生器９の出力ライン ２１ 減算器３の出力ライン ２２ ゲート回路５の出力ライン ２３ 積分器６の出力ライン ２４ 切換器８の出力ライン ２５ 乗算器 ２６ 乗算器 ２７ ゲート回路 ２８ ゲート回路 ２９ 積分器 ３０ 積分器 ３１ ２乗器 ３２ ２乗器 ３３ 加算器 ３４ 比較器 ３５ 基準電圧発生器 ３６ ゲート回路 ３７ パルス発生器 ３８ 比較器 ３９ 基準電圧発生器 ４０ ディジタル位相同期回路 ４１ シフトレジスタ ４２ 一致検出器 ４３ “１，０”発生器 ４４ ＦＳＫ信号入力端子 ４５ 周波数変換器 ４６ 中間周波増幅器 ４７ 周波数弁別器 ４８ 復調信号出力端子 ４９ 電圧制御局部発振器
Claims (2)
- 【請求項１】 パケット構成の受信ベースバンド信号中
の“１，０”の繰り返しの少なくとも１回の時間の間前
記受信ベースドンド信号を積分することによって直流中
心レベルが検出され、この検出出力が前記受信ベースバ
ンド信号の直流レベルから差引かれると共に、そのパケ
ット期間に亘って前記積分出力が保持されることによっ
て、パケット期間内の直流中心レベルの自動補正が維持
されるように構成されたベースバンド信号の直流中心レ
ベル自動補正回路。 - 【請求項２】 パケット構成の受信ベースバンド信号中
の“１，０”の繰り返しの少なくとも１回の時間の間前
記受信ベースドンド信号を積分することによって直流中
心レベルが検出され、この検出出力が受信機前段の局部
発振器へ帰還されて前記受信ベースバンド信号から差し
引かれると共に、そのパケット期間に亘って前記積分出
力を保持することによって、パケット期間内の直流中心
レベルの自動補正が維持されるように構成されたベース
バンド信号の直流中心レベル自動補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038397A JPH05211526A (ja) | 1992-01-30 | 1992-01-30 | ベースバンド信号の直流中心レベル自動補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038397A JPH05211526A (ja) | 1992-01-30 | 1992-01-30 | ベースバンド信号の直流中心レベル自動補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211526A true JPH05211526A (ja) | 1993-08-20 |
Family
ID=12524158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038397A Pending JPH05211526A (ja) | 1992-01-30 | 1992-01-30 | ベースバンド信号の直流中心レベル自動補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211526A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201960A (ja) * | 2006-01-27 | 2007-08-09 | Kenwood Corp | 無線通信機及びその自動周波数制御方法 |
| JP2009266354A (ja) * | 2008-04-30 | 2009-11-12 | Sony Corp | レベル制御装置および情報記録再生装置 |
-
1992
- 1992-01-30 JP JP4038397A patent/JPH05211526A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201960A (ja) * | 2006-01-27 | 2007-08-09 | Kenwood Corp | 無線通信機及びその自動周波数制御方法 |
| JP2009266354A (ja) * | 2008-04-30 | 2009-11-12 | Sony Corp | レベル制御装置および情報記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541552A (en) | Method of and apparatus for demodulating a signal conveyed by multiple carrier | |
| US7023940B2 (en) | Demodulation and synchronization establishment apparatus | |
| CA1231388A (en) | Bit error detection circuit for psk-modulated carrier wave | |
| US5319679A (en) | Method and apparatus for recovering data from a radio signal | |
| KR100627218B1 (ko) | 무선 송수신기의 로버스트 동기화를 제공하는 방법 및 장치 | |
| JPH07321762A (ja) | クロック周波数自動制御方式及びそれに用いる送信装置と受信装置 | |
| KR100301407B1 (ko) | 맨체스터-코드화된fm신호용변조기 | |
| GB2279854A (en) | Digital Demodulator | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| JP3347848B2 (ja) | 多値信号復号回路 | |
| US4004162A (en) | Clock signal reproducing network for PCM signal reception | |
| JPH05211526A (ja) | ベースバンド信号の直流中心レベル自動補正回路 | |
| US4620159A (en) | Demodulator for multiphase PSK or multilevel QAM signals | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| JPH07297871A (ja) | Ｔｄｍａデータ受信装置 | |
| US7088790B2 (en) | Circuit for detecting a center level of a FSK demodulated signal to correct same | |
| US6066970A (en) | Circuit for producing clock pulses from an inputted base band signal | |
| JP2639326B2 (ja) | 四値ｆｓｋ受信機 | |
| JPH06261088A (ja) | 復調器オフセット除去回路 | |
| JPH06291668A (ja) | 多値信号復号回路 | |
| US6570937B1 (en) | Frequency scanning FSK receiver | |
| JPH1188449A (ja) | Ａｓｋ復調装置 | |
| JPH04135344A (ja) | 自動ベースバンド信号補正方式 | |
| JP2000341114A (ja) | 自動周波数発生装置 | |
| JP2689922B2 (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20051109 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |