JPH05207318A - Vertical blanking pulse generating circuit - Google Patents
Vertical blanking pulse generating circuitInfo
- Publication number
- JPH05207318A JPH05207318A JP1439292A JP1439292A JPH05207318A JP H05207318 A JPH05207318 A JP H05207318A JP 1439292 A JP1439292 A JP 1439292A JP 1439292 A JP1439292 A JP 1439292A JP H05207318 A JPH05207318 A JP H05207318A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- mask
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アスペクト比16：９の
ディスプレーにアスペクト比４：３のレターボックス信
号を表示する際の垂直ブランキングパルス発生回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical blanking pulse generating circuit for displaying a letterbox signal having an aspect ratio of 4: 3 on a display having an aspect ratio of 16: 9.
【０００２】[0002]
【従来の技術】近年、テレビジョン受信機の大型化が進
み、さらに臨場感あふれる映像を表示するためにアスペ
クト比16：９のディスプレーが開発され、その普及が進
められている。そのアスペクト比16：９のディスプレー
に４：３の映像を表示するときは水平方向に３／４の圧
縮を行い表示する。また、４：３のレターボックスの信
号のときは水平圧縮を行わずに垂直方向に拡大し16：９
のディスプレー全体に表示する。そのとき、偏向信号で
垂直方向の拡大を行うにはレターボックス信号の上下の
映像信号をブランキングするパルスが必要となり、その
開発が進められている。2. Description of the Related Art In recent years, television receivers have become larger and larger, and in order to display more realistic images, a display having an aspect ratio of 16: 9 has been developed and is being widely used. When displaying a 4: 3 image on the display with an aspect ratio of 16: 9, it is compressed by 3/4 in the horizontal direction and then displayed. In the case of a 4: 3 letterbox signal, it is expanded vertically without performing horizontal compression and at 16: 9.
Display on the entire display of. At that time, a pulse for blanking the video signals above and below the letterbox signal is required to perform vertical expansion with the deflection signal, and its development is underway.
【０００３】以下図４〜図９を用いて従来の垂直ブラン
キング発生回路を説明する。図４は従来の垂直ブランキ
ングパルス発生回路の構成を示すブロック図、図５はそ
の動作を説明するための波形図である。図６はアスペク
ト比16：９ディスプレー13に４：３のレターボックス信
号14をそのまま表示したときの画像を示した図、図７は
アスペクト比16：９のディスプレー13に４：３のレター
ボックス信号14を垂直方向に拡大し表示したときの画像
を示した図である。また図８はアスペクト比16：９のデ
ィスプレーを有するブラウン管15に４：３のレターボッ
クス信号をそまま表示したときの電子ビーム16の流れを
示した図、図９はアスペクト比16：９のディスプレーを
有するブラウン管15に４：３のレターボックス信号を垂
直方向に拡大し表示したときの電子ビーム16の流れを示
した図である。A conventional vertical blanking generation circuit will be described below with reference to FIGS. FIG. 4 is a block diagram showing the structure of a conventional vertical blanking pulse generating circuit, and FIG. 5 is a waveform diagram for explaining the operation thereof. FIG. 6 is a diagram showing an image when the 4: 3 letterbox signal 14 is displayed as it is on the 16: 9 aspect ratio display 13, and FIG. 7 is the 4: 3 letterbox signal on the display 13 with the aspect ratio 16: 9. FIG. 14 is a diagram showing an image when 14 is vertically enlarged and displayed. FIG. 8 is a diagram showing a flow of the electron beam 16 when displaying a 4: 3 letterbox signal as it is on a CRT 15 having a display with an aspect ratio of 16: 9. FIG. 9 is a display with an aspect ratio of 16: 9. FIG. 6 is a diagram showing a flow of an electron beam 16 when a 4: 3 letterbox signal is vertically enlarged and displayed on a cathode ray tube 15 having a cathode ray tube.
【０００４】図４において、１は一端を入力信号に他端
を電源に接続された第１の抵抗である。２は一端を前記
入力信号に他端をＧＮＤに接続された第２の抵抗であ
る。３は前記入力信号と第１の基準値と比較する第１の
比較回路である。４は前記入力信号と第２の基準値と比
較する第２の比較回路である。In FIG. 4, 1 is a first resistor having one end connected to an input signal and the other end connected to a power supply. Reference numeral 2 is a second resistor having one end connected to the input signal and the other end connected to GND. Reference numeral 3 is a first comparison circuit for comparing the input signal with a first reference value. Reference numeral 4 is a second comparison circuit for comparing the input signal with a second reference value.
【０００５】このように構成された従来の垂直ブランキ
ングパルス発生回路について、以下その動作について図
を用いて説明する。まず、入力される信号ａは図５のよ
うに水平ブランキングパルスＭと垂直パルスＮが３値の
信号として多重されている。ＬＯＷレベル、ＨＩＧＨレ
ベルのほかに中間値レベルを表現するために水平ブラン
キングパルスＭの期間は出力側ではハイインピーダンス
状態となり、入力側の第１の抵抗と第２の抵抗で分割さ
れる電圧となる。つぎに、第１の比較回路３において入
力信号ａと第１の基準値が比較され、入力信号ａが第１
の基準値より大きいときはＨＩＧＨレベルが出力され、
図５に示すような出力ｂが得られる。同時に、第２の比
較回路４において入力信号ａと第２の基準値が比較さ
れ、入力信号ａが第２の基準値より大きいときはＨＩＧ
Ｈレベルが出力され、図５に示すような出力ｃが得られ
る。このことにより、第１の比較回路３の出力ｂには水
平、垂直のブランキング信号が得られ、この信号で水
平、垂直の帰線期間の映像信号をブランキングする。ま
た、第２の比較回路４の出力ｃには垂直パルスが得ら
れ、その立ち下がりを垂直の基準とし他のブロックでも
用いている。またオートホワイトバランス機能のための
測定用パルスはブランキング信号ｂの後に出力しなけれ
ばならないため垂直パルスｃの立ち上がりを基準にして
いる。The operation of the conventional vertical blanking pulse generating circuit thus configured will be described below with reference to the drawings. First, in the input signal a, a horizontal blanking pulse M and a vertical pulse N are multiplexed as a ternary signal as shown in FIG. In addition to the LOW level and the HIGH level, during the period of the horizontal blanking pulse M in order to express the intermediate value level, the output side is in the high impedance state, and the voltage divided by the first resistance and the second resistance on the input side becomes Become. Next, the input signal a is compared with the first reference value in the first comparison circuit 3, and the input signal a becomes the first reference value.
When it is larger than the reference value of, HIGH level is output,
The output b as shown in FIG. 5 is obtained. At the same time, the second comparison circuit 4 compares the input signal a with the second reference value, and when the input signal a is larger than the second reference value, the HIG
The H level is output, and the output c as shown in FIG. 5 is obtained. As a result, horizontal and vertical blanking signals are obtained at the output b of the first comparison circuit 3, and this signal blanks the video signals in the horizontal and vertical blanking periods. Further, a vertical pulse is obtained at the output c of the second comparison circuit 4, and its falling is also used as a vertical reference in other blocks. Further, the measuring pulse for the auto white balance function must be output after the blanking signal b, and therefore the rising of the vertical pulse c is used as a reference.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記の
ような構成ではアスペクト比16：９のディスプレー13に
４：３のレターボックス信号14を偏向信号で垂直方向に
拡大するとき（図７）、レターボックス信号の上下で電
子ビーム16がブラウン管15のネック部分にあたり（図
９）、ブラウン管を破損するという課題を有していた。However, in the above configuration, when a 4: 3 letterbox signal 14 is vertically expanded by a deflection signal to a display 13 with an aspect ratio of 16: 9 (FIG. 7), The electron beam 16 hits the neck portion of the cathode ray tube 15 above and below the box signal (FIG. 9), and had a problem of damaging the cathode ray tube.
【０００７】本発明は上記問題に鑑み、偏向信号で垂直
方向に拡大しても、ブラウン管を破損しない垂直ブラン
キングパルス発生回路を提供することを目的とするもの
である。In view of the above problems, it is an object of the present invention to provide a vertical blanking pulse generation circuit which does not damage a cathode ray tube even when it is vertically expanded by a deflection signal.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するため
に本発明の垂直ブランキングパルス発生回路は、一端を
入力信号に他端を電源に接続された第１の抵抗と、一端
を前記入力信号に他端をＧＮＤに接続された第２の抵抗
と、前記入力信号と第１の基準値と比較する第１の比較
回路と、前記入力信号と第２の基準値と比較する第２の
比較回路と、前記第２の比較回路の出力を基準に第１の
マスク信号を発生する第１のマスク発生回路と、前記第
２の比較回路の出力を基準に第２のマスク信号を発生す
る第２のマスク発生回路と、前記第１の比較回路の出力
信号と前記第１のマスク発生回路の出力信号と前記第２
のマスク発生回路の出力信号との論理積を行う第１の３
入力ＡＮＤ回路と、前記第２の比較回路の出力信号と前
記第２のマスク発生回路の出力信号との論理積を行う第
２の２入力ＡＮＤ回路とを備えたものである。In order to solve the above-mentioned problems, a vertical blanking pulse generating circuit of the present invention comprises a first resistor having one end connected to an input signal and the other end connected to a power supply, and one end to the input. A second resistor whose other end is connected to the signal GND; a first comparison circuit which compares the input signal with a first reference value; and a second comparison circuit which compares the input signal with a second reference value. A comparison circuit, a first mask generation circuit for generating a first mask signal based on the output of the second comparison circuit, and a second mask signal based on the output of the second comparison circuit. A second mask generation circuit, an output signal of the first comparison circuit, an output signal of the first mask generation circuit, and the second
Of the output signal of the mask generation circuit of the first 3
An input AND circuit and a second two-input AND circuit that performs a logical product of the output signal of the second comparison circuit and the output signal of the second mask generation circuit are provided.
【０００９】また、本発明の垂直ブランキングパルス発
生回路は、一端を入力信号に他端を電源に接続された第
１の抵抗と、一端を前記入力信号に他端をＧＮＤに接続
された第２の抵抗と、前記入力信号と第１の基準値と比
較する第１の比較回路と、前記入力信号と第２の基準値
と比較する第２の比較回路と、前記第２の比較回路の出
力を基準に第１のマスク信号を発生する第１のマスク発
生回路と、前記第２の比較回路の出力を基準に第２のマ
スク信号を発生する第２のマスク発生回路と、前記第１
の比較回路の出力信号と第１のマスク発生回路の出力信
号との論理積を行う第１の２入力ＡＮＤ回路と、前記第
２の比較回路の出力信号と前記第２のマスク発生回路の
出力信号との論理積を行う第２の２入力ＡＮＤ回路と、
前記第２の２入力ＡＮＤ回路の出力信号を反転するＮＯ
Ｔ回路と、前記第１の２入力ＡＮＤ回路の出力信号と前
記ＮＯＴ回路の出力信号の論理和を行うＯＲ回路と、前
記第２の２入力ＡＮＤ回路の出力信号が入力に接続され
前記ＯＲ回路の出力信号がストローブ入力に接続された
トライステートバッファとを備えたものである。The vertical blanking pulse generating circuit of the present invention has a first resistor having one end connected to an input signal and the other end connected to a power source, and a first resistor having one end connected to the input signal and the other end connected to GND. 2 resistors, a first comparison circuit that compares the input signal with a first reference value, a second comparison circuit that compares the input signal with a second reference value, and a second comparison circuit. A first mask generation circuit that generates a first mask signal based on an output; a second mask generation circuit that generates a second mask signal based on the output of the second comparison circuit; and the first mask generation circuit.
Second input AND circuit for performing a logical product of the output signal of the comparator circuit and the output signal of the first mask generator circuit, the output signal of the second comparator circuit and the output of the second mask generator circuit. A second two-input AND circuit that performs a logical product with the signal,
NO for inverting the output signal of the second 2-input AND circuit
A T circuit, an OR circuit that performs a logical sum of the output signal of the first 2-input AND circuit and the output signal of the NOT circuit, and the output signal of the second 2-input AND circuit is connected to the input, and the OR circuit is connected. Of the output signal of (3) and a tri-state buffer connected to the strobe input.
【００１０】[0010]
【作用】本発明は上記した構成によって、垂直パルスか
ら垂直のマスク信号を発生し、入力された水平、垂直の
ブランキング信号と合わせることでレターボックス信号
の上下の信号をブランキングし、ブラウン管を破損する
ことなくアスペクト比16：９のディスプレーに４：３の
レターボックス信号を垂直方向に拡大し表示できる。According to the present invention, with the above-described structure, a vertical mask signal is generated from a vertical pulse and combined with the input horizontal and vertical blanking signals to blank the upper and lower signals of the letterbox signal, and the cathode ray tube. A 4: 3 letterbox signal can be vertically expanded and displayed on a 16: 9 aspect ratio display without damage.
【００１１】また、入力された垂直パルスから垂直のマ
スク信号を発生し水平、垂直のブランキング信号と合わ
せて、また垂直パルスと多重し出力することで、従来の
出力ブランキングパルス発生回路と接続してもレターボ
ックス信号の上下の信号をブランキングし、ブラウン管
を破損することなくアスペクト比16：９のディスプレー
に４：３のレターボックス信号を垂直方向に拡大し表示
できる。Further, a vertical mask signal is generated from the input vertical pulse, combined with the horizontal and vertical blanking signals, and multiplexed with the vertical pulse for output, thereby connecting to a conventional output blanking pulse generation circuit. Even though the upper and lower signals of the letterbox signal are blanked, the 4: 3 letterbox signal can be vertically enlarged and displayed on the display with an aspect ratio of 16: 9 without damaging the CRT.
【００１２】[0012]
【実施例】以下実施例の一実施例の垂直ブランキングパ
ルス発生回路について、図面を参照しながら説明する。
図１は本発明の第１の一実施例における垂直ブランキン
グパルス発生回路のブロック図を示し、図３はその動作
を説明するための波形図を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A vertical blanking pulse generator circuit according to an embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 shows a block diagram of a vertical blanking pulse generating circuit in a first embodiment of the present invention, and FIG. 3 shows a waveform diagram for explaining the operation thereof.
【００１３】図１において、１は一端を入力信号に他端
を電源に接続された第１の抵抗である。２は一端を前記
入力信号に他端をＧＮＤに接続された第２の抵抗であ
る。３は前記入力信号と第１の基準値と比較する第１の
比較回路である。４は前記入力信号と第２の基準値と比
較する第２の比較回路である。５は第２の比較回路４の
出力を基準に第１のマスク信号を発生する第１のマスク
発生回路である。６は第２の比較回路４の出力を基準に
第２のマスク信号を発生する第２のマスク発生回路であ
る。７は第２の比較回路４の出力信号と第２のマスク発
生回路６の出力信号との論理積を行う第２の２入力ＡＮ
Ｄ回路である。８は第１の比較回路３の出力信号と第１
のマスク発生回路５の出力信号と第２のマスク発生回路
６の出力信号との論理積を行う第１の３入力ＡＮＤ回路
である。In FIG. 1, reference numeral 1 is a first resistor having one end connected to an input signal and the other end connected to a power supply. Reference numeral 2 is a second resistor having one end connected to the input signal and the other end connected to GND. Reference numeral 3 is a first comparison circuit for comparing the input signal with a first reference value. Reference numeral 4 is a second comparison circuit for comparing the input signal with a second reference value. Reference numeral 5 is a first mask generation circuit that generates a first mask signal based on the output of the second comparison circuit 4. A second mask generation circuit 6 generates a second mask signal with reference to the output of the second comparison circuit 4. Reference numeral 7 is a second 2-input AN for performing a logical product of the output signal of the second comparison circuit 4 and the output signal of the second mask generation circuit 6.
It is a D circuit. 8 is the output signal of the first comparison circuit 3 and the first
Is a first 3-input AND circuit for performing a logical product of the output signal of the mask generation circuit 5 and the output signal of the second mask generation circuit 6.
【００１４】このように構成された垂直ブランキングパ
ルス発生回路について、以下図１および図３を用いてそ
の動作を説明する。まず入力される信号ａは図３のよう
に水平ブランキングパルスＭと垂直パルスＮが３値の信
号として多重されている。ＬＯＷレベル、ＨＩＧＨレベ
ルのほかに中間値レベルを表現するために水平ブランキ
ングパルスＭの期間は出力側ではハイインピーダンス状
態となり、入力側の第１の抵抗と第２の抵抗で分割され
る電圧となる。つぎに、第１の比較回路３において入力
信号ａと第１の基準値が比較され、入力信号ａが第１の
基準値より大きいときはＨＩＧＨレベルが出力され、図
３に示すような出力ｂが得られる。同時に、第２の比較
回路４において入力信号ａと第２の基準値が比較され、
入力信号ａが第２の基準値より大きいときはＨＩＧＨレ
ベルが出力され、図３に示すような出力ｃが得られる。
このことにより、第１の比較回路３の出力ｂには水平、
垂直のブランキング信号がえられる。また、第２の比較
回路４の出力ｃには垂直パルスが得られる。The operation of the vertical blanking pulse generating circuit thus constructed will be described below with reference to FIGS. 1 and 3. First, the input signal a has a horizontal blanking pulse M and a vertical pulse N multiplexed as a ternary signal as shown in FIG. In addition to the LOW level and the HIGH level, during the period of the horizontal blanking pulse M in order to express the intermediate value level, the output side is in the high impedance state, and the voltage divided by the first resistance and the second resistance on the input side becomes Become. Next, the input signal a and the first reference value are compared in the first comparison circuit 3, and when the input signal a is larger than the first reference value, the HIGH level is output, and the output b as shown in FIG. Is obtained. At the same time, the second comparison circuit 4 compares the input signal a with the second reference value,
When the input signal a is larger than the second reference value, the HIGH level is output and the output c as shown in FIG. 3 is obtained.
As a result, the output b of the first comparison circuit 3 is
A vertical blanking signal is obtained. Also, a vertical pulse is obtained at the output c of the second comparison circuit 4.
【００１５】つぎに第１のマスク発生回路５において垂
直パルスの立ち下がりを基準に第１のマスク信号ｄが発
生される。この第１のマスク信号ｄは入力された垂直ブ
ランキング信号より前の部分の映像、すなわちレターボ
ックス信号の下側の信号をブランキングするための信号
である。また同時に第２のマスク発生回路６において垂
直パルスの立ち下がりを基準に第２のマスク信号ｅが発
生される。この第２のマスク信号ｅは入力された垂直ブ
ランキング信号より後の部分の映像、すなわちレターボ
ックス信号の上側の信号をブランキングするための信号
である。そして３入力ＡＮＤ回路８で第１の比較回路３
の出力信号ｂと第１のマスク発生回路５の出力信号ｄと
第２のマスク発生回路６の出力信号ｅの論理積を行いブ
ランキング信号ｆとして出力し、レターボックス信号の
上下の映像をブランキングできる。また、ＡＮＤ回路７
で第２の比較回路４の出力信号ｃと第２のマスク発生回
路６の出力信号ｅの論理積を行い垂直パルスｇとして出
力する。このことで、垂直パルスの立ち上がりを基準に
出力するオートホワイトバランス用の測定パルスをブラ
ンキングすることもない。Next, the first mask generation circuit 5 generates the first mask signal d with reference to the falling edge of the vertical pulse. The first mask signal d is a signal for blanking the image of the portion before the input vertical blanking signal, that is, the signal below the letterbox signal. At the same time, the second mask generation circuit 6 generates the second mask signal e with reference to the falling edge of the vertical pulse. The second mask signal e is a signal for blanking the image of the portion after the input vertical blanking signal, that is, the signal above the letterbox signal. Then, in the 3-input AND circuit 8, the first comparison circuit 3
Output signal b of the first mask generation circuit 5 and the output signal d of the first mask generation circuit 5 and the output signal e of the second mask generation circuit 6 are ANDed and output as a blanking signal f. You can rank. Also, the AND circuit 7
Then, the output signal c of the second comparison circuit 4 and the output signal e of the second mask generation circuit 6 are logically ANDed and output as a vertical pulse g. As a result, the measurement pulse for automatic white balance output based on the rising edge of the vertical pulse is not blanked.
【００１６】図２は本発明の第２の実施例における垂直
ブランキングパルス発生回路のブロック図を示し、図３
はその動作を説明するための波形図を示す。図２におい
て、１は一端を入力信号に他端を電源に接続された第１
の抵抗である。２は一端を前記入力信号に他端をＧＮＤ
に接続された第２の抵抗である。３は前記入力信号と第
１の基準値と比較する第１の比較回路である。４は前記
入力信号と第２の基準値と比較する第２の比較回路であ
る。５は第２の比較回路４の出力を基準に第１のマスク
信号を発生する第１のマスク発生回路である。６は第２
の比較回路４の出力を基準に第２のマスク信号を発生す
る第２のマスク発生回路である。７は第２の比較回路４
の出力信号と第２のマスク発生回路６の出力信号との論
理積を行う第２の２入力ＡＮＤ回路である。９は第１の
比較回路３の出力信号と第１のマスク発生回路５の出力
信号との論理積を行う第１の２入力ＡＮＤ回路である。
10は第２の２入力ＡＮＤ回路７の出力信号を反転するＮ
ＯＴ回路である。11は第１の２入力ＡＮＤ回路９の出力
信号とＮＯＴ回路10の出力信号の論理和をＯＲ回路であ
る。12は第２の２入力ＡＮＤ回路７の出力信号が入力に
接続され前記ＯＲ回路11の出力信号がストローブ入力に
接続されたトライステートバッファである。FIG. 2 is a block diagram of a vertical blanking pulse generator circuit according to the second embodiment of the present invention, and FIG.
Shows a waveform diagram for explaining the operation. In FIG. 2, reference numeral 1 denotes a first terminal having one end connected to an input signal and the other end connected to a power source.
Resistance. 2 is the input signal at one end and GND at the other end
Is a second resistor connected to. Reference numeral 3 is a first comparison circuit for comparing the input signal with a first reference value. Reference numeral 4 is a second comparison circuit for comparing the input signal with a second reference value. Reference numeral 5 is a first mask generation circuit that generates a first mask signal based on the output of the second comparison circuit 4. 6 is the second
2 is a second mask generation circuit for generating a second mask signal with reference to the output of the comparison circuit 4 of FIG. 7 is the second comparison circuit 4
Is a second two-input AND circuit for performing a logical product of the output signal of the above-mentioned and the output signal of the second mask generating circuit 6. Reference numeral 9 is a first 2-input AND circuit which performs a logical product of the output signal of the first comparison circuit 3 and the output signal of the first mask generation circuit 5.
10 is an N for inverting the output signal of the second 2-input AND circuit 7.
It is an OT circuit. Reference numeral 11 is an OR circuit that ORs the output signal of the first 2-input AND circuit 9 and the output signal of the NOT circuit 10. Reference numeral 12 is a tristate buffer in which the output signal of the second 2-input AND circuit 7 is connected to the input and the output signal of the OR circuit 11 is connected to the strobe input.
【００１７】このように構成された垂直ブランキングパ
ルス発生回路について、以下図２および図３を用いてそ
の動作を説明する。まず入力される信号ａは図３のよう
に水平ブランキングパルスＭと垂直パルスＮが３値の信
号として多重されている。ＬＯＷレベル、ＨＩＧＨレベ
ルのほかに中間値レベルを表現するために水平ブランキ
ングパルスＭの期間は出力側ではハイインピーダンス状
態となり、入力側の第１の抵抗と第２の抵抗で分割され
る電圧となる。つぎに、第１の比較回路３において入力
信号ａと第１の基準値が比較され、入力信号ａが第１の
基準値より大きいときはＨＩＧＨレベルが出力され、図
３に示すような出力ｂが得られる。同時に、第２の比較
回路４において入力信号ａと第２の基準値が比較され、
入力信号ａが第２の基準値より大きいときはＨＩＧＨレ
ベルが出力され、図３に示すような出力ｃが得られる。
このことにより、第１の比較回路３の出力ｂには水平、
垂直のブランキング信号がえられる。また、第２の比較
回路４の出力ｃには垂直パルスが得られる。The operation of the vertical blanking pulse generating circuit thus constructed will be described below with reference to FIGS. 2 and 3. First, the input signal a has a horizontal blanking pulse M and a vertical pulse N multiplexed as a ternary signal as shown in FIG. In addition to the LOW level and the HIGH level, during the period of the horizontal blanking pulse M in order to express the intermediate value level, the output side is in the high impedance state, and the voltage divided by the first resistance and the second resistance on the input side becomes Become. Next, the input signal a and the first reference value are compared in the first comparison circuit 3, and when the input signal a is larger than the first reference value, the HIGH level is output, and the output b as shown in FIG. Is obtained. At the same time, the second comparison circuit 4 compares the input signal a with the second reference value,
When the input signal a is larger than the second reference value, the HIGH level is output and the output c as shown in FIG. 3 is obtained.
As a result, the output b of the first comparison circuit 3 is
A vertical blanking signal is obtained. Also, a vertical pulse is obtained at the output c of the second comparison circuit 4.
【００１８】つぎに第１のマスク発生回路５において垂
直パルスの立ち下がりを基準に第１のマスク信号ｄが発
生される。この第１のマスク信号ｄは入力された垂直ブ
ランキング信号より前の部分の映像、すなわちレターボ
ックス信号の下側の信号をブランキングするための信号
である。また同時に第２のマスク発生回路６において垂
直パルスの立ち下がりを基準に第２のマスク信号ｅが発
生される。この第２のマスク信号ｅは入力された垂直ブ
ランキング信号より後の部分の映像、すなわちレターボ
ックス信号の上側の信号をブランキングするための信号
である。Next, in the first mask generation circuit 5, the first mask signal d is generated with reference to the falling edge of the vertical pulse. The first mask signal d is a signal for blanking the image of the portion before the input vertical blanking signal, that is, the signal below the letterbox signal. At the same time, the second mask generation circuit 6 generates the second mask signal e with reference to the falling edge of the vertical pulse. The second mask signal e is a signal for blanking the image of the portion after the input vertical blanking signal, that is, the signal above the letterbox signal.
【００１９】つぎに第１のＡＮＤ回路９で第１の比較回
路３の出力信号ｂと第１のマスク発生回路５の出力信号
ｄの論理積を行い、信号ｈを出力する。また、第２のＡ
ＮＤ回路７で第２の比較回路４の出力信号ｃと第２のマ
スク発生回路６の出力ｅの論理積を行い、垂直パルスｇ
として出力する。ＮＯＴ回路10では垂直パルスｇを反転
し、信号ｉを出力する。そしてＯＲ回路11で第１のＡＮ
Ｄ回路９の出力信号ｈとＮＯＴ回路10の出力信号ｉの論
理和を行い、信号ｊを出力する。最後にトライステート
バッファ12よりストローブ信号ｊがＨＩＧＨレベルのと
き第２のＡＮＤ回路の出力信号ｇを外部に出力する。ま
た、ストローブ信号ｊがＬＯＷレベルのときは出力がハ
イインピーダンスとなり、外部の抵抗などにより中間値
レベルが決められる。このように入力された信号に垂直
マスク信号を多重することができる。また、垂直の基準
となる垂直パルスの立ち下がりはそのまま保存されてお
り、垂直パルスの立ち上がりを基準に出力するオートホ
ワイトバランス用の測定パルスをブランキングすること
もない。Next, the first AND circuit 9 performs a logical product of the output signal b of the first comparison circuit 3 and the output signal d of the first mask generation circuit 5, and outputs a signal h. Also, the second A
The ND circuit 7 performs a logical product of the output signal c of the second comparison circuit 4 and the output e of the second mask generation circuit 6 to obtain a vertical pulse g.
Output as. The NOT circuit 10 inverts the vertical pulse g and outputs a signal i. Then, the OR circuit 11 causes the first AN
The output signal h of the D circuit 9 and the output signal i of the NOT circuit 10 are logically ORed and a signal j is output. Finally, when the strobe signal j is at the HIGH level, the tri-state buffer 12 outputs the output signal g of the second AND circuit to the outside. Further, when the strobe signal j is LOW level, the output becomes high impedance, and the intermediate value level is determined by an external resistor or the like. The vertical mask signal can be multiplexed with the signal thus input. Further, the falling edge of the vertical pulse that serves as the vertical reference is stored as it is, and the measurement pulse for auto white balance output based on the rising edge of the vertical pulse is not blanked.
【００２０】[0020]
【発明の効果】以上のように本発明によれば、一端を入
力信号に他端を電源に接続された第１の抵抗と、一端を
前記入力信号に他端をＧＮＤに接続された第２の抵抗
と、前記入力信号と第１の基準値と比較する第１の比較
回路と、前記入力信号と第２の基準値と比較する第２の
比較回路と、前記第２の比較回路の出力を基準に第１の
マスク信号を発生する第１のマスク発生回路と、前記第
２の比較回路の出力を基準に第２のマスク信号を発生す
る第２のマスク発生回路と、前記第１の比較回路の出力
信号と前記第１のマスク発生回路の出力信号と前記第２
のマスク発生回路の出力信号との論理積を行う第１の３
入力ＡＮＤ回路と、前記第２の比較回路の出力信号と前
記第２のマスク発生回路の出力信号との論理積を行う第
２の２入力ＡＮＤ回路とを設けることにより、入力され
た垂直パルスから垂直のマスク信号を発生し、入力され
た水平、垂直のブランキング信号と合わせることでレタ
ーボックス信号の上下の信号をブランキングし、ブラウ
ン管を破損することなくアスペクスト比16：９のディス
プレーに４：３のレターボックス信号を垂直方向に拡大
し表示することができる。As described above, according to the present invention, a first resistor having one end connected to an input signal and the other end connected to a power supply, and a second resistor having one end connected to the input signal and the other end connected to GND. Resistance, a first comparison circuit that compares the input signal with a first reference value, a second comparison circuit that compares the input signal with a second reference value, and an output of the second comparison circuit. A first mask generation circuit that generates a first mask signal based on the above, a second mask generation circuit that generates a second mask signal based on the output of the second comparison circuit, and the first mask generation circuit. The output signal of the comparison circuit, the output signal of the first mask generation circuit, and the second signal
Of the output signal of the mask generation circuit of the first 3
By providing an input AND circuit and a second two-input AND circuit which performs a logical product of the output signal of the second comparison circuit and the output signal of the second mask generation circuit, the input vertical pulse A vertical mask signal is generated and combined with the input horizontal and vertical blanking signals to blank the signals above and below the letterbox signal, and to display the screen with an aspect ratio of 16: 9 without damaging the CRT. The letterbox signal of No. 3 can be enlarged and displayed in the vertical direction.
【００２１】また、一端を入力信号に他端を電源に接続
された第１の抵抗と、一端を前記入力信号に他端をＧＮ
Ｄに接続された第２の抵抗と、前記入力信号と第１の基
準値と比較する第１の比較回路と、前記入力信号と第２
の基準値と比較する第２の比較回路と、前記第２の比較
回路の出力を基準に第１のマスク信号を発生する第１の
マスク発生回路と、前記第２の比較回路の出力を基準に
第２のマスク信号を発生する第２のマスク発生回路と、
前記第１の比較回路の出力信号と前記第１のマスク発生
回路の出力信号との論理積を行う第１の２入力ＡＮＤ回
路と、前記第２の比較回路の出力信号と前記第２のマス
ク発生回路の出力信号との論理積を行う第２の２入力Ａ
ＮＤ回路と、前記第２の２入力ＡＮＤ回路の出力信号を
反転するＮＯＴ回路と、前記第１の２入力ＡＮＤ回路の
出力信号と前記ＮＯＴ回路の出力信号の論理和を行うＯ
Ｒ回路と、前記第２の２入力ＡＮＤ回路の出力信号が入
力に接続され前記ＯＲ回路の出力信号がストローブ入力
に接続されたトライステートバッファとを設けることに
より、入力された垂直パルスから垂直のマスク信号を発
生し水平、垂直のブランキング信号と合わせて、また垂
直パルスと多重し出力することで、従来の出力ブランキ
ングパルス発生回路と接続してもレターボックス信号の
上下の信号をブランキングし、ブラウン管を破損するこ
となくアスペクト比16：９のディスプレーに４：３のレ
ターボックス信号を垂直方向に拡大し表示することがで
きる。A first resistor having one end connected to an input signal and the other end connected to a power source, and one end connected to the input signal and the other end GN.
A second resistor connected to D, a first comparator circuit for comparing the input signal with a first reference value, the input signal with the second resistor
Of the second comparison circuit, a first mask generation circuit for generating a first mask signal with the output of the second comparison circuit as a reference, and an output of the second comparison circuit as a reference. A second mask generation circuit for generating a second mask signal,
A first two-input AND circuit that performs a logical product of the output signal of the first comparison circuit and the output signal of the first mask generation circuit, the output signal of the second comparison circuit, and the second mask A second two-input A that performs a logical product with the output signal of the generation circuit
An ND circuit, a NOT circuit that inverts the output signal of the second 2-input AND circuit, and an OR of the output signal of the first 2-input AND circuit and the output signal of the NOT circuit
By providing an R circuit and a tri-state buffer in which the output signal of the second 2-input AND circuit is connected to the input and the output signal of the OR circuit is connected to the strobe input, a vertical pulse from the input vertical pulse is provided. By generating a mask signal, combining it with horizontal and vertical blanking signals, and multiplexing and outputting with a vertical pulse, the signals above and below the letterbox signal are blanked even when connected to the conventional output blanking pulse generation circuit. However, a 4: 3 letterbox signal can be vertically enlarged and displayed on a display with an aspect ratio of 16: 9 without damaging the CRT.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の第１の実施例における垂直ブランキン
グパルス発生回路のブロック図である。FIG. 1 is a block diagram of a vertical blanking pulse generation circuit according to a first embodiment of the present invention.
【図２】本発明の第２の実施例における垂直ブランキン
グパルス発生回路のブロック図である。FIG. 2 is a block diagram of a vertical blanking pulse generator circuit according to a second embodiment of the present invention.
【図３】本発明の垂直ブランキングパルス発生回路の動
作を説明するための波形図である。FIG. 3 is a waveform diagram for explaining the operation of the vertical blanking pulse generation circuit of the present invention.
【図４】従来の垂直ブランキングパルス発生回路のブロ
ック図である。FIG. 4 is a block diagram of a conventional vertical blanking pulse generation circuit.
【図５】従来の垂直ブランキングパルス発生回路の動作
を説明するための波形図である。FIG. 5 is a waveform diagram for explaining the operation of a conventional vertical blanking pulse generation circuit.
【図６】アスペクト比16：９のディスプレーに４：３の
レターボックス信号をそのまま表示したときの画像図で
ある。FIG. 6 is an image diagram when a 4: 3 letterbox signal is displayed as it is on a display with an aspect ratio of 16: 9.
【図７】アスペクト比16：９のディスプレーに４：３の
レターボックス信号を垂直方向に拡大し表示したときの
画像図である。FIG. 7 is an image diagram when a 4: 3 letterbox signal is vertically enlarged and displayed on a display with an aspect ratio of 16: 9.
【図８】アスペクト比16：９のディスプレーに４：３の
レターボックス信号をそのまま表示したときの電子ビー
ムを示すブラウン管の断面図である。FIG. 8 is a cross-sectional view of a cathode ray tube showing an electron beam when a 4: 3 letterbox signal is directly displayed on a display having an aspect ratio of 16: 9.
【図９】アスペクト比16：９のディスプレーに４：３の
レターボックス信号を垂直方向に拡大し表示したときの
電子ビームを示すブラウン管の断面図である。FIG. 9 is a cross-sectional view of a cathode ray tube showing an electron beam when a 4: 3 letterbox signal is vertically enlarged and displayed on a display having an aspect ratio of 16: 9.
１ 第１の抵抗 ２ 第２の抵抗 ３ 第１の比較回路 ４ 第２の比較回路 ５ 第１のマスク発生回路 ６ 第２のマスク発生回路 ７ 第１の２入力ＡＮＤ回路 ８ ３入力ＡＮＤ回路 ９ 第２の２入力ＡＮＤ回路 10 ＮＯＴ回路 11 ＯＲ回路 12 トライステートバッファ 1 1st resistance 2 2nd resistance 3 1st comparison circuit 4 2nd comparison circuit 5 1st mask generation circuit 6 2nd mask generation circuit 7 1st 2 input AND circuits 8 3 input AND circuits 9 Second 2-input AND circuit 10 NOT circuit 11 OR circuit 12 Tri-state buffer
Claims (2)
た第１の抵抗と、一端を前記入力信号に他端をＧＮＤに
接続された第２の抵抗と、前記入力信号と第１の基準値
と比較する第１の比較回路と、前記入力信号と第２の基
準値と比較する第２の比較回路と、前記第２の比較回路
の出力を基準に第１のマスク信号を発生する第１のマス
ク発生回路と、前記第２の比較回路の出力を基準に第２
のマスク信号を発生する第２のマスク発生回路と、前記
第１の比較回路の出力信号と前記第１のマスク発生回路
の出力信号と前記第２のマスク発生回路の出力信号との
論理積を行う第１の３入力ＡＮＤ回路と、前記第２の比
較回路の出力信号と前記第２のマスク発生回路の出力信
号との論理積を行う第２の２入力ＡＮＤ回路とを備えた
垂直ブランキングパルス発生回路。1. A first resistor having one end connected to an input signal and the other end connected to a power supply, a second resistor having one end connected to the input signal and the other end connected to GND, the input signal and the first resistor. Generating a first mask signal based on the output of the second comparing circuit, a second comparing circuit comparing the input signal with a second reference value, And a second mask generation circuit which is based on the outputs of the first comparison circuit and the second comparison circuit.
A second mask generating circuit for generating the mask signal, the output signal of the first comparing circuit, the output signal of the first mask generating circuit, and the output signal of the second mask generating circuit. Vertical blanking provided with a first 3-input AND circuit for performing, and a second 2-input AND circuit for performing a logical product of the output signal of the second comparison circuit and the output signal of the second mask generation circuit. Pulse generator circuit.
た第１の抵抗と、一端を前記入力信号に他端をＧＮＤに
接続された第２の抵抗と、前記入力信号と第１の基準値
と比較する第１の比較回路と、前記入力信号と第２の基
準値と比較する第２の比較回路と、前記第２の比較回路
の出力を基準に第１のマスク信号を発生する第１のマス
ク発生回路と、前記第２の比較回路の出力を基準に第２
のマスク信号を発生する第２のマスク発生回路と、前記
第１の比較回路の出力信号と前記第１のマスク発生回路
の出力信号との論理積を行う第１の２入力ＡＮＤ回路
と、前記第２の比較回路の出力信号と前記第２のマスク
発生回路の出力信号との論理積を行う第２の２入力ＡＮ
Ｄ回路と、前記第２の２入力ＡＮＤ回路の出力信号を反
転するＮＯＴ回路と、前記第１の２入力ＡＮＤ回路の出
力信号と前記ＮＯＴ回路の出力信号の論理和を行うＯＲ
回路と、前記第２の２入力ＡＮＤ回路の出力信号が入力
に接続され前記ＯＲ回路の出力信号がストローブ入力に
接続されたトライステートバッファとを備えた垂直ブラ
ンキングパルス発生回路。2. A first resistor having one end connected to an input signal and the other end connected to a power supply, a second resistor having one end connected to the input signal and the other end connected to GND, the input signal and the first resistor. Generating a first mask signal based on the output of the second comparing circuit, a second comparing circuit comparing the input signal with a second reference value, And a second mask generation circuit which is based on the outputs of the first comparison circuit and the second comparison circuit.
A second mask generating circuit for generating a mask signal of, a first two-input AND circuit for performing a logical product of an output signal of the first comparing circuit and an output signal of the first mask generating circuit, A second two-input AN for performing a logical product of the output signal of the second comparison circuit and the output signal of the second mask generation circuit.
A D circuit, a NOT circuit for inverting the output signal of the second 2-input AND circuit, and an OR circuit for ORing the output signal of the first 2-input AND circuit and the output signal of the NOT circuit
A vertical blanking pulse generation circuit comprising a circuit and a tristate buffer in which an output signal of the second 2-input AND circuit is connected to an input and an output signal of the OR circuit is connected to a strobe input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1439292A JPH05207318A (en) | 1992-01-30 | 1992-01-30 | Vertical blanking pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1439292A JPH05207318A (en) | 1992-01-30 | 1992-01-30 | Vertical blanking pulse generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05207318A true JPH05207318A (en) | 1993-08-13 |
Family
ID=11859791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1439292A Pending JPH05207318A (en) | 1992-01-30 | 1992-01-30 | Vertical blanking pulse generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05207318A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05328165A (en) * | 1992-05-20 | 1993-12-10 | Victor Co Of Japan Ltd | Vertical blanking signal generating circuit |
-
1992
- 1992-01-30 JP JP1439292A patent/JPH05207318A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05328165A (en) * | 1992-05-20 | 1993-12-10 | Victor Co Of Japan Ltd | Vertical blanking signal generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0170816B1 (en) | Digital display system employing a raster scanned display tube | |
| KR940001727A (en) | TV signal processing circuit | |
| JPH05207318A (en) | Vertical blanking pulse generating circuit | |
| KR950009698B1 (en) | Line tripler of hdtv/ntsc dual receiver | |
| JPH07222120A (en) | Video signal processing equipment for wide television | |
| US3735038A (en) | Means for superimposing a marker signal onto a composite video signal | |
| US2851519A (en) | Mechanical to video transducer for superimposing additional information on a television scene | |
| WO1990010997A1 (en) | Stereo signal monitoring | |
| JPH08185145A (en) | Liquid crystal display device | |
| JPS6031355A (en) | Facsimile equipment | |
| JPS60125884A (en) | Crt display unit for information processing system | |
| US5282034A (en) | Bright video line select display | |
| KR890008834Y1 (en) | Conversion control circuits of display characters | |
| JPH0617376Y2 (en) | Sign display circuit | |
| JPS5891494A (en) | Indication control of display | |
| JPH026470B2 (en) | ||
| JPH05199473A (en) | Television signal receivers of different aspect ratios | |
| JPH08317248A (en) | Video display device | |
| JPH02248178A (en) | High definition television display device | |
| JPS61127280A (en) | Picture display device | |
| JPS5932280A (en) | Cathode ray tube display device | |
| JPH06197234A (en) | Blanking pulse producing circuit | |
| JPH0387789A (en) | Display circuit for peripheral part of crt display screen | |
| JPH01174077A (en) | Video signal processor | |
| JPS6046587B2 (en) | image display device |