JPH05206449A - Semiconductor module and power converter employing the same - Google Patents

Semiconductor module and power converter employing the same

Info

Publication number
JPH05206449A
JPH05206449A JP4013684A JP1368492A JPH05206449A JP H05206449 A JPH05206449 A JP H05206449A JP 4013684 A JP4013684 A JP 4013684A JP 1368492 A JP1368492 A JP 1368492A JP H05206449 A JPH05206449 A JP H05206449A
Authority
JP
Japan
Prior art keywords
electrode plate
electrode
switching element
main
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4013684A
Other languages
Japanese (ja)
Other versions
JP2751707B2 (en
Inventor
Ryuichi Saito
隆一 斉藤
Yoshihiko Koike
義彦 小池
Shigeki Sekine
茂樹 関根
Mutsuhiro Mori
森　　睦宏
Arata Kimura
新 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP4013684A priority Critical patent/JP2751707B2/en
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to DE69233450T priority patent/DE69233450T2/en
Priority to DE69226141T priority patent/DE69226141T2/en
Priority to EP04021377A priority patent/EP1492220A3/en
Priority to EP92115929A priority patent/EP0533158B1/en
Priority to EP07007832A priority patent/EP1808954A3/en
Priority to EP97122703A priority patent/EP0838855B1/en
Priority to KR1019920017130A priority patent/KR100323996B1/en
Priority to US07/947,544 priority patent/US5459655A/en
Publication of JPH05206449A publication Critical patent/JPH05206449A/en
Priority to US08/480,399 priority patent/US5801936A/en
Priority to US08/473,937 priority patent/US5731970A/en
Priority to US08/979,778 priority patent/US5929519A/en
Application granted granted Critical
Publication of JP2751707B2 publication Critical patent/JP2751707B2/en
Priority to KR1020000022459A priority patent/KR100311538B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE:To provide a semiconductor module suitably employed when a plurality of switching elements and at least diodes are connected in parallel and to provide a power converter employing the semiconductor module. CONSTITUTION:A plurality of switching element chips 6 and at least a diode chip 7 are connected in parallel, on one side thereof, through bonding wires 81, 83 on an electrode board 2 having lead out terminals 21 located at positions where the inductance of wiring between the diode chip 7 and the lead out terminal 21 is lower than that between the switching element chip 6 and the lead out terminal 21. Since the inductance of common electrode wiring in the vicinity of the diode chip is connected in series with a plurality of IGBT chips, difference of inductance is suppressed between the IGBT chips and uniformity of current is improved between the chips.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は複数個のスイッチング素
子チップを並列接続状態で使用する電力用の半導体モジ
ュール装置及びそれを使用した電力変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module device using a plurality of switching element chips in parallel connection and a power conversion device using the same.

【０００２】[0002]

【従来の技術】電力用の半導体モジュール装置は、種々
の電流容量の用途に適用できるように標準サイズのスイ
ッチング素子チップを準備しておき、該スイッチング素
子チップを用途の電流容量に見合う個数だけ並列接続し
て使用する方式が採用されている。スイッチング素子チ
ップの並列接続数が増加すると、各スイッチング素子チ
ップから外部回路と接続するための引出端子までの配線
のインダクタンスの差が大きくなり、この結果インダク
タンスの小さいスイッチング素子チップへ電流集中が生
じ、スイッチング素子チップが過電流破壊に至るおそれ
がある。このような問題を解決するために、従来から種
々の提案がされている。その一つは、特開昭61−139051
号公報に記載されているように、共通のコレクタ電極上
に並列接続される複数個のバイポーラトランジスタチッ
プが載置され、バイポーラトランジスタチップとボンデ
イングワイヤで接続されるエミッタ電極の引出端子をバ
イポーラトランジスタチップ相互間の中央部もしくはそ
れぞれから略等距離となるように配置することである。
他の一つは、特開昭61−218151号公報に記載されている
ように、ゲートターンオフサイリスタチップとダイオー
ドチップとを並列接続したものを複数個並列接続する場
合に、外部端子取付領域に対して各ゲートターンオフサ
イリスタチップを対称配置することである。2. Description of the Related Art In a semiconductor module device for electric power, standard size switching element chips are prepared so that they can be applied to various current capacity applications, and the switching element chips are connected in parallel in the number corresponding to the intended current capacity. The method of connecting and using is adopted. When the number of switching element chips connected in parallel increases, the difference in the inductance of the wiring from each switching element chip to the lead-out terminal for connecting to an external circuit increases, and as a result, current concentration occurs in the switching element chip with a small inductance, The switching element chip may be damaged by overcurrent. Various proposals have heretofore been made to solve such problems. One of them is JP-A-61-139051.
As described in Japanese Patent Publication No. JP-A-2003-264, a plurality of bipolar transistor chips connected in parallel are mounted on a common collector electrode, and the extraction terminal of an emitter electrode connected to the bipolar transistor chip by a bonding wire is connected to the bipolar transistor chip. It is to arrange them so as to be at the same distance from each other or at the central portions.
The other is, as described in JP-A-61-218151, when a plurality of gate turn-off thyristor chips and diode chips are connected in parallel, the external terminal mounting area is The gate turn-off thyristor chips are symmetrically arranged.

【０００３】[0003]

【発明が解決しようとする課題】前述の従来技術は、バ
イポーラトランジスタチップ及びゲートターンオフサイ
リスタチップ等のスイッチング素子チップを念頭に電流
分担の不均一を解決する手段を提案している。スイッチ
ング素子チップに並列接続されるダイオードチップを具
備する半導体モジュールにおいては、インダクタンス成
分を均一にしてスイッチング素子チップの電流分担を均
一するだけでは不十分であることが発明者等の検討で明
らかとなった。スイッチング素子とダイオードを比較す
ると、スイッチング素子はオン電圧がダイオードより高
く、チップ面積に占める通電面積がダイオードより小さ
いことから、スイッチング素子のチップ面積当りの電流
密度はダイオードのそれより低くしなければならない。
換言すれば、チップサイズを同一としたときダイオード
の電流容量はスイッチング素子のそれの２〜３倍とな
る。このため、チップサイズを同一としたとき１個のダ
イオードチップと２〜３個のスイッチング素子チップと
を並列接続する構成になる。スイッチング素子とダイオ
ードとを並列接続する場合、スイッチング素子がターン
オフする時に配線インダクタンスと電流の変化率の積に
比例した高電圧が発生し、この電圧によってスイッチン
グ素子及びダイオードが破壊するおそれがある。もし、
１個のダイオードと２〜３個のスイッチング素子とを並
列接続する場合には、ダイオードの電流変化率がスイッ
チング素子の２〜３倍となり、発生する高電圧もスイッ
チング素子のそれの２〜３倍となる。その結果、スイッ
チング素子及びダイオードが破壊するおそれが著しく増
大する。このように、従来技術に従って配線インダクタ
ンス成分を均一にしてスイッチング素子チップの電流分
担を均一するだけでは実用に耐える半導体モジュールを
得ることはできないのである。The above-mentioned prior art proposes a means for solving the non-uniformity of current sharing, with a switching element chip such as a bipolar transistor chip and a gate turn-off thyristor chip in mind. In a semiconductor module including a diode chip connected in parallel to a switching element chip, it has been clarified by studies by the inventors that it is not enough to make the inductance component uniform and the current sharing of the switching element chip uniform. It was Comparing the switching element and the diode, since the ON voltage of the switching element is higher than that of the diode and the current-carrying area occupying the chip area is smaller than that of the diode, the current density per chip area of the switching element must be lower than that of the diode. ..
In other words, when the chip size is the same, the current capacity of the diode is 2 to 3 times that of the switching element. Therefore, when the chip size is the same, one diode chip and two to three switching element chips are connected in parallel. When the switching element and the diode are connected in parallel, when the switching element is turned off, a high voltage proportional to the product of the wiring inductance and the change rate of the current is generated, and this voltage may destroy the switching element and the diode. if,
When one diode and 2 to 3 switching elements are connected in parallel, the current change rate of the diode is 2 to 3 times that of the switching element, and the high voltage generated is 2 to 3 times that of the switching element. Becomes As a result, the risk of breaking the switching element and the diode is significantly increased. As described above, it is not possible to obtain a semiconductor module that can be used practically only by making the wiring inductance components uniform and making the current distribution of the switching element chips uniform according to the conventional technique.

【０００４】本発明の目的は、上述の問題点を解決した
改良された半導体モジュール及びそれを使用した電力変
換装置を提供することにある。An object of the present invention is to provide an improved semiconductor module that solves the above-mentioned problems and a power conversion device using the same.

【０００５】本発明の目的を具体的に言えば、複数個の
スイッチング素子と少なくとも１個のダイオードを並列
接続する場合に好適な半導体モジュールの構成及びそれ
を使用した電力変換装置を提供することにある。More specifically, an object of the present invention is to provide a semiconductor module structure suitable for connecting a plurality of switching elements and at least one diode in parallel and a power converter using the same. is there.

【０００６】本発明の他の目的は、ダイオードの電流振
動を低減するのに好適な半導体モジュール及びそれを使
用した電力変換装置を提供することにある。Another object of the present invention is to provide a semiconductor module suitable for reducing the current oscillation of the diode and a power conversion device using the same.

【０００７】本発明の更に他の目的は、以下の実施例の
説明から明らかとなろう。Other objects of the present invention will be apparent from the following description of the embodiments.

【０００８】[0008]

【課題を解決するための手段】上述の目的を達成する本
発明半導体モジュールの特徴は、複数個のスイッチング
素子チップと少なくとも１個のダイオードチップとの一
方側が各チップに接続導体で接続される電極板を用いて
並列接続され、該電極板に設ける引出端子をダイオード
チップから引出端子までの配線インダクタンスがスイッ
チング素子チップから引出端子までのそれより小さくな
る位置に設けた点にある。The semiconductor module of the present invention which achieves the above-mentioned object is characterized in that an electrode having one side of a plurality of switching element chips and at least one diode chip connected to each chip by a connection conductor. It is connected in parallel using a plate, and the lead terminal provided on the electrode plate is provided at a position where the wiring inductance from the diode chip to the lead terminal is smaller than that from the switching element chip to the lead terminal.

【０００９】本発明半導体モジュールの特徴を具体的に
言えば、(1)第１の電極板と、(2)一対の主表面を有し、
一方の主表面に一方の主電極が他方の主表面に他方の主
電極及び制御電極がそれぞれ設けられ、第１の電極板上
に一方の主表面を第１の電極板側にしてそれぞれ半導体
に近い熱膨張率を有する緩衝板を介して載置された複数
個のスイッチング素子チップと、(3）一対の主表面を有
し、一方の主表面に一方の主電極が他方の主表面に他方
の主電極がそれぞれ設けられ、第１の電極板上に半導体
に近い熱膨張率を有する緩衝板を介して載置された少な
くとも１個のダイオードチップと、(4）第１の電極板上
に絶縁板を介して載置され、全てのスイッチング素子チ
ップ及びダイオードチップに沿って延びる第２の電極板
と、(5)第１の電極板上に絶縁板を介して載置され、第
２の電極板から離れ、全てのスイッチング素子チップに
沿って延びる第３の電極板と、(6）スイッチング素子チ
ップ及びダイオードチップの他方の主電極と第２の電極
板とを接続する第１の接続導体と、(7）スイッチング素
子チップの制御電極と第３の電極板とを接続する第２の
接続導体と、(8)第１の電極板に設けられた第１の引出
端子と、(9)第２の電極板のダイオードチップに近接し
た個所に設けられた第２の引出端子と、(10)第３の電極
板に設けられた第３の引出端子とを具備する点にある。
ここで複数個のスイッチング素子チップ及び少なくとも
１個のダイオードチップは、一方向に一列又は二列に並
べて配置するのが配線インダクタンスを小さくする上で
好ましい。スイッチング素子としては、絶縁ゲートバイ
ポーラトランジスタ，バイポーラトランジスタ，ＭＯＳ
トランジスタ，ゲートターンオフサイリスタ，静電誘導
トランジスタ又は静電誘導サイリスタが使用できる。ま
た、緩衝板はチップ面積が小さいとき或いは第１の電極
板が半導体に近い熱膨張率を有するときには、チップと
第１の電極板との間に生じる熱膨張率の差に基づく応力
が小さくなり使用しなくともよい。更に、本発明半導体
モジュールは各引出端子の電極板側，スイッチング素子
チップ，ダイオードチップ，第２の電極板，第３の電極
板及び各接続導体を樹脂で被覆するのが好ましい。Specifically, the characteristics of the semiconductor module of the present invention include (1) a first electrode plate and (2) a pair of main surfaces,
One main electrode is provided on one main surface, and the other main electrode and control electrode are provided on the other main surface, respectively, and one main surface is on the first electrode plate, and the other main electrode is a semiconductor device. A plurality of switching element chips mounted via a buffer plate having a similar coefficient of thermal expansion, and (3) having a pair of main surfaces, one main electrode on one main surface and the other on the other main surface. Main electrodes are provided respectively, and at least one diode chip is mounted on the first electrode plate via a buffer plate having a coefficient of thermal expansion close to that of a semiconductor, and (4) on the first electrode plate. A second electrode plate which is mounted via an insulating plate and extends along all switching element chips and diode chips; and (5) a second electrode plate which is mounted on the first electrode plate via an insulating plate and which has a second electrode plate. A third electrode extending away from the electrode plate and extending along all switching element chips. An electrode plate, (6) a first connecting conductor connecting the other main electrode of the switching element chip and the diode chip to the second electrode plate, and (7) a control electrode of the switching element chip and a third electrode plate A second connecting conductor for connecting with, (8) a first lead terminal provided on the first electrode plate, and (9) a second lead plate provided at a location close to the diode chip of the second electrode plate. The second lead terminal and (10) the third lead terminal provided on the third electrode plate are provided.
Here, it is preferable that the plurality of switching element chips and the at least one diode chip be arranged in one or two rows in one direction in order to reduce the wiring inductance. As a switching element, an insulated gate bipolar transistor, a bipolar transistor, a MOS
A transistor, a gate turn-off thyristor, a static induction transistor or a static induction thyristor can be used. When the chip area is small, or when the first electrode plate has a coefficient of thermal expansion close to that of a semiconductor, the buffer plate reduces stress caused by the difference in coefficient of thermal expansion between the chip and the first electrode plate. You don't have to use it. Further, in the semiconductor module of the present invention, it is preferable that the electrode plate side of each lead-out terminal, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with resin.

【００１０】次に本発明電力変換装置の特徴は、一対の
直流端子と、交流出力の相数と同数の交流端子と、一対
の直流端子間に接続され、それぞれスイッチング素子と
逆極性のダイオードの並列回路を２個直列接続した構成
からなり、並列回路の相互接続点が異なる交流端子に接
続された交流出力の相数と同数のインバータ単位とを具
備し、各スイッチング素子と逆極性のダイオードの並列
回路が、(1）第１の電極板と、(2）一対の主表面を有
し、一方の主表面に一方の主電極が他方の主表面に他方
の主電極及び制御電極がそれぞれ設けられ、第１の電極
板上に一方の主表面を第１の電極板側にしてそれぞれ半
導体に近い熱膨張率を有する緩衝板を介して載置された
複数個のスイッチング素子チップと、(3）一対の主表面
を有し、一方の主表面に一方の主電極が他方の主表面に
他方の主電極がそれぞれ設けられ、第１の電極板上に半
導体に近い熱膨張率を有する緩衝板を介して載置された
少なくとも１個のダイオードチップと、(4）第１の電極
板上に絶縁板を介して載置され、全てのスイッチング素
子チップ及びダイオードチップに沿って延びる第２の電
極板と、(5）第１の電極板上に絶縁板を介して載置さ
れ、第２の電極板から離れ、全てのスイッチング素子チ
ップに沿って延びる第３の電極板と、(6）スイッチング
素子チップ及びダイオードチップの他方の主電極と第２
の電極板とを接続する第１の接続導体と、(7）スイッチ
ング素子チップの制御電極と第３の電極板とを接続する
第２の接続導体と、(8）第１の電極板に設けられた第１
の引出端子と、(9）第２の電極板のダイオードチップに
近接した個所に設けられた第２の引出端子と、(10)第３
の電極板に設けられた第３の引出端子とを具備する半導
体モジュールで構成されている点にある。一対の直流端
子間にそれぞれスイッチング素子と逆極性のダイオード
の並列回路を４個直列接続し、２番目の並列回路と３番
目の並列回路との接続点を交流端子に接続し、各直流端
子の電位の中間の電位点と１番目の並列回路と２番目の
並列回路との接続点及び３番目の並列回路と４番目の並
列回路との接続点との間にそれぞれ並列回路のダイオー
ドと同極性にダイオードを接続してもよい。Next, the power converter of the present invention is characterized in that a pair of DC terminals, an AC terminal having the same number of phases as the AC output, and a pair of DC terminals are connected between the switching element and a diode having a reverse polarity. It is composed of two parallel circuits connected in series, and is equipped with the same number of inverter units as the number of phases of AC output connected to AC terminals having different interconnection points of the parallel circuits. The parallel circuit has (1) a first electrode plate and (2) a pair of main surfaces, and one main electrode is provided on one main surface and the other main electrode and control electrode are provided on the other main surface. And a plurality of switching element chips mounted on the first electrode plate with one main surface facing the first electrode plate via buffer plates each having a coefficient of thermal expansion close to that of a semiconductor. ) Having a pair of major surfaces, one major surface One main electrode is provided with the other main electrode on the other main surface, and at least one diode chip is mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor. , (4) a second electrode plate which is placed on the first electrode plate via an insulating plate and extends along all switching element chips and diode chips, and (5) insulation on the first electrode plate A third electrode plate which is placed via the plate and is separated from the second electrode plate and extends along all the switching element chips; and (6) the other main electrode of the switching element chip and the diode chip and the second electrode plate.
A first connecting conductor for connecting to the electrode plate of (3), (7) a second connecting conductor for connecting the control electrode of the switching element chip to the third electrode plate, and (8) provided on the first electrode plate. The first
The lead-out terminal of (9), the second lead-out terminal (9) provided at a location close to the diode chip of the second electrode plate, and (10) the third
It is composed of a semiconductor module having a third lead-out terminal provided on the electrode plate. Four parallel circuits of switching elements and diodes of opposite polarity are connected in series between a pair of DC terminals, and the connection point between the second parallel circuit and the third parallel circuit is connected to the AC terminal. The same polarity as the diode of the parallel circuit is provided between the intermediate potential point, the connection point between the first parallel circuit and the second parallel circuit, and the connection point between the third parallel circuit and the fourth parallel circuit. You may connect a diode to.

【００１１】[0011]

【作用】複数個のスイッチング素子チップと少なくとも
１個のダイオードチップとの一方側が各チップに接続導
体で接続される電極板を用いて並列接続され、該電極板
に設ける引出端子をダイオードチップから引出端子まで
の配線インダクタンスがスイッチング素子チップから引
出端子までのそれより小さくなる位置に設ける構成とす
ることにより、スイッチング素子がターンオフする時に
発生する配線インダクタンスとダイオードの電流減少率
との積で決まる電圧を最も小さくすることができる。こ
のため、スイッチング素子及びダイオードが過電圧で破
壊することがなくなり、信頼性の高い半導体モジュール
を実現できる。また、ダイオードチップと引出端子との
間の配線インダクタンスが複数個のスイッチング素子チ
ップの配線インダクタンスに直列に接続されるため、各
スイッチング素子チップのインダクタンスの差が軽減さ
れ、チップ間の電流不均一性を低減できる。更に、ダイ
オード部の配線インダクタンスが小さくなることは、ス
イッチング時の電流変動ｄＩ／ｄｔが大きくても電流の
オーバーシュートを小さくして電流振動による制御電極
への雑音電流を低減することからスイッチング素子の誤
動作が防止できる。また、消費電力の低減が図れる。A plurality of switching element chips and at least one diode chip are connected in parallel on one side by using an electrode plate connected to each chip by a connecting conductor, and a lead terminal provided on the electrode plate is pulled out from the diode chip. By arranging so that the wiring inductance to the terminal becomes smaller than that from the switching element chip to the lead-out terminal, the voltage determined by the product of the wiring inductance generated when the switching element turns off and the current reduction rate of the diode is Can be the smallest. Therefore, the switching element and the diode are not destroyed by overvoltage, and a highly reliable semiconductor module can be realized. Also, since the wiring inductance between the diode chip and the lead-out terminal is connected in series to the wiring inductance of multiple switching element chips, the difference in the inductance of each switching element chip is reduced, and the current non-uniformity between chips is reduced. Can be reduced. Further, the reduction of the wiring inductance of the diode section reduces the current overshoot and reduces the noise current to the control electrode due to the current oscillation even if the current fluctuation dI / dt during switching is large. Malfunction can be prevented. In addition, power consumption can be reduced.

【００１２】一方、本発明半導体モジュールを使用した
電力変換装置においても、上述の理由から信頼性の高い
装置を実現できる。On the other hand, also in the power conversion device using the semiconductor module of the present invention, a highly reliable device can be realized for the above reason.

【００１３】[0013]

【実施例】本発明の実施例を以下図面を用いて説明す
る。Embodiments of the present invention will be described below with reference to the drawings.

【００１４】図１，図２及び図３は本発明発明を適用し
た半導体モジュールの一実施例を示す平面図及び断面図
である。図において、１は例えば銅からなる矩形状の第
１の電極板、２は第１の電極板１の周辺上に例えばアル
ミナのような絶縁板３１を介して載置されたコ字形の第
２の電極板、４は第１の電極板１の中央上に例えばアル
ミナのような絶縁板３２を介して載置され、長手方向が
第２の電極板２の略平行をなす２辺と略平行なストライ
プ形状の第３の電極板、５は第１の電極板１上に第２の
電極板２及び第３の電極板４から離れ且つ第３の電極板
４を包囲するように載置された例えばモリブデンのよう
な半導体と熱膨張係数の近い金属材料からなる緩衝板、
６は緩衝板５上の第２の電極板２の略平行をなす２辺と
第３の電極板４との間にそれぞれ３個ずつ並設された矩
形状のＩＧＢＴチップ、７は緩衝板５上の第２の電極板
２の略平行をなす２辺と他の１辺とで形成される２個の
角部にそれぞれ隣接するように配置された２個の矩形状
のダイオードチップである。ＩＧＢＴチップ６は一対の
主表面を持ち、一方の主表面にコレクタ電極６１が他方
の主表面にエミッタ電極６２及びゲート電極６３がそれ
ぞれ設けられ、コレクタ電極６１が緩衝板５側となるよ
うに載置されている。ダイオードチップ７は一対の主表
面を持ち、一方の主表面にアノード電極７１が他方の主
表面にカソード電極７２がそれぞれ設けられ、カソード
電極７２が緩衝板５側となるように載置されている。８
１，８２及び８３はＩＧＢＴチップ６のエミッタ電極６
２と第２の電極板２との間、ＩＧＢＴチップ６のゲート
電極６３と第３の電極板４との間及びダイオードチップ
７のアノード電極７１と第２の電極板２との間をそれぞ
れ接続する例えばアルミニウムからなるボンディングワ
イヤ、９は半田等の接着層、１１は第１の電極板１の第
２の電極板２の開放端側から引出された第１の引出端
子、２１は第２の電極板２の２辺に挟まれた他の１辺の
ダイオードチップ７に電気的に近い個所から引出された
第２の引出端子、４１は第３の電極板４から引出された
第３の引出端子である。これら引出端子は電極板と一体
に形成してもよいし、別に準備して各電極板に直接又は
間接に接着してもよい。1, 2, and 3 are a plan view and a sectional view showing an embodiment of a semiconductor module to which the present invention is applied. In the figure, 1 is a rectangular first electrode plate made of, for example, copper, and 2 is a U-shaped second electrode placed on the periphery of the first electrode plate 1 via an insulating plate 31 such as alumina. The electrode plates 4 are placed on the center of the first electrode plate 1 via an insulating plate 32 such as alumina, and the longitudinal direction is substantially parallel to the two sides of the second electrode plate 2 which are substantially parallel to each other. The striped third electrode plate 5 is placed on the first electrode plate 1 so as to be separated from the second electrode plate 2 and the third electrode plate 4 and surround the third electrode plate 4. A buffer plate made of a metal material having a thermal expansion coefficient close to that of a semiconductor such as molybdenum,
Reference numeral 6 is a rectangular IGBT chip in which three pieces are arranged in parallel between two sides of the second electrode plate 2 which are substantially parallel to each other on the buffer plate 5 and the third electrode plate 4, and 7 is a buffer plate 5. These are two rectangular diode chips arranged so as to respectively adjoin two corners formed by two sides that are substantially parallel to each other and the other side of the upper second electrode plate 2. The IGBT chip 6 has a pair of main surfaces, a collector electrode 61 is provided on one main surface, and an emitter electrode 62 and a gate electrode 63 are provided on the other main surface, and the collector electrode 61 is mounted on the buffer plate 5 side. It is placed. The diode chip 7 has a pair of main surfaces, an anode electrode 71 is provided on one main surface, and a cathode electrode 72 is provided on the other main surface, and the cathode electrode 72 is placed on the buffer plate 5 side. .. 8
1, 82 and 83 are emitter electrodes 6 of the IGBT chip 6.
2 between the second electrode plate 2, the gate electrode 63 of the IGBT chip 6 and the third electrode plate 4, and the anode electrode 71 of the diode chip 7 and the second electrode plate 2, respectively. For example, a bonding wire made of aluminum, 9 is an adhesive layer such as solder, 11 is a first lead terminal drawn from the open end side of the second electrode plate 2 of the first electrode plate 1, and 21 is a second A second lead terminal drawn from a portion electrically sandwiched between the two sides of the electrode plate 2 and the diode chip 7 on the other side, and 41 is a third lead drawn from the third electrode plate 4. It is a terminal. These lead-out terminals may be formed integrally with the electrode plate, or may be separately prepared and directly or indirectly adhered to each electrode plate.

【００１５】かかる構成の半導体モジュールを等価回路
で示すと図４（ａ）のようになる。即ち、図４（ａ）は
第１の引出端子１１と第２の引出端子２１との間に３個
のＩＧＢＴチップ６と１個のダイオードチップ７との並
列接続回路を２個並列接続した構成になっている。ここ
で、Ｌ１，Ｌ２，Ｌ３，Ｌ４は図４（ｂ）に示す第２の
電極板２の配線インダクタンスで、Ｌ１は第２の引出端
子２１からダイオード７のボンディングワイヤ８３と第
２の電極板２との接続点までの配線インダクタンス、Ｌ
２はダイオードチップ７のボンディングワイヤ８３と第
２の電極板２との接続点とダイオード７に隣接するＩＧ
ＢＴチップ６のボンディングワイヤ８１と第２の電極板
２との接続点の間の配線インダクタンス、Ｌ３及びＬ４
も同様にＩＧＢＴチップ６のボンディングワイヤ８１と
第２の電極板２との接続点相互間の配線インダクタンス
である。第２の引出端子２１がダイオードチップ７のボ
ンディングワイヤ８３と第２の電極板２との接続点に接
近して設けられているため、配線インダクタンスＬ１が
小さくなる。このため、ダイオードがオフするとき配線
インダクタンスＬ１によって生じる電流振動が極めて小
さくなり、IGBTが誤点弧しにくくなり、また、オフ時の
スイッチング損失も減少する。これに加えて、ＩＧＢＴ
に対しては直列の配線インダクタンス（Ｌ１＋Ｌ２）が
すべてのチップについて同様に接続されていることか
ら、第２の引出端子２１から各IGBTチップ６までの配線
インダクタンスＬ１＋Ｌ２，Ｌ１＋Ｌ２＋Ｌ３，Ｌ１＋
Ｌ２＋Ｌ３＋Ｌ４との差が軽減され、各ＩＧＢＴチップ
６相互間の電流不均一性が低減される。更に、第１の電
極板１のサイズが大きいため各チップ間で第１の電極板
１の配線インダクタンスの差がほとんどなくなり、この
ためＩＧＢＴチップ間で電流密度の不均一性が低減され
るため破壊耐量が高くなる。これを具体的数値例により
説明する。配線インダクタンスＬ１＋Ｌ２が５０ｎＨ，
Ｌ３が１５ｎＨ、Ｌ３＋Ｌ４が３０ｎＨとする。全ＩＧ
ＢＴチップに対して直列に存在する配線インダクタンス
Ｌ１＋Ｌ２が０の場合にはＩＧＢＴチップ間で電流密度
の不均一性は４５％となるが、本発明によればＩＧＢＴ
チップ間で電流密度の不均一性は２０％程度以下とな
り、Ｌ１＋Ｌ２が０の場合に比較して大幅に低減する。
また、ダイオードチップが第２の引出端子２１から離れ
て配置され配線インダクタンスＬ１が例えば１００ｎＨ
程度になると、リカバリー時の振動電圧値は約８％とな
り、電圧値としては１００Ｖ以上に達することがあるた
め、ゲート電極に数１０Ｖ程度の雑音を生じ誤動作を引
き起こす。これに対し、本発明の構成で配線インダクタ
ンスＬ１が１０ｎＨ程度になった場合、リカバリー時の
振動電圧値は約１％以下と大きく低減する。An equivalent circuit of the semiconductor module having such a structure is shown in FIG. That is, FIG. 4A shows a configuration in which two parallel connection circuits of three IGBT chips 6 and one diode chip 7 are connected in parallel between the first lead terminal 11 and the second lead terminal 21. It has become. Here, L1, L2, L3, and L4 are wiring inductances of the second electrode plate 2 shown in FIG. 4B, and L1 is the bonding wire 83 of the diode 7 and the second electrode plate from the second lead terminal 21. Wiring inductance up to the connection point with 2, L
2 is an IG adjacent to the connection point between the bonding wire 83 of the diode chip 7 and the second electrode plate 2 and the diode 7.
Wiring inductance between the bonding wire 81 of the BT chip 6 and the second electrode plate 2, L3 and L4
Is similarly the wiring inductance between the connection points between the bonding wire 81 of the IGBT chip 6 and the second electrode plate 2. Since the second lead terminal 21 is provided close to the connection point between the bonding wire 83 of the diode chip 7 and the second electrode plate 2, the wiring inductance L1 becomes small. Therefore, when the diode is turned off, the current oscillation caused by the wiring inductance L1 becomes extremely small, the IGBT does not easily erroneously fire, and the switching loss at the time of turning off is reduced. In addition to this, IGBT
Since the serial wiring inductance (L1 + L2) is similarly connected for all the chips, the wiring inductances L1 + L2, L1 + L2 + L3, L1 + from the second lead terminal 21 to each IGBT chip 6 are connected.
The difference between L2 + L3 + L4 is reduced, and the current non-uniformity between the IGBT chips 6 is reduced. Further, since the size of the first electrode plate 1 is large, there is almost no difference in the wiring inductance of the first electrode plate 1 between the chips, which reduces the non-uniformity of the current density between the IGBT chips, resulting in destruction. Withstands higher. This will be described with a specific numerical example. Wiring inductance L1 + L2 is 50nH,
L3 is 15 nH and L3 + L4 is 30 nH. All IG
When the wiring inductance L1 + L2 existing in series with the BT chip is 0, the non-uniformity of the current density between the IGBT chips is 45%.
The non-uniformity of the current density between the chips is about 20% or less, which is significantly reduced compared to the case where L1 + L2 is 0.
Further, the diode chip is arranged away from the second lead terminal 21 and the wiring inductance L1 is, for example, 100 nH.
When the voltage becomes approximately, the oscillating voltage value at the time of recovery becomes about 8%, and the voltage value may reach 100 V or more, so that noise of about several tens of V is generated in the gate electrode and malfunction occurs. On the other hand, when the wiring inductance L1 is about 10 nH in the configuration of the present invention, the oscillating voltage value during recovery is significantly reduced to about 1% or less.

【００１６】各ＩＧＢＴチップ間の配線インダクタンス
の差をさらに低減するためには、Ｌ３及びＬ４を低減す
るのが効果的である。例えば、図４（ｂ）のレイアウト
において、第２の引出端子２１から最も離れたＩＧＢＴ
チップのボンディングワイヤと第２の電極板２との接続
点を可能な限り第２の引出端子２１に接近させることに
よりＬ４を低減することができる。更に、第２の引出端
子２１に最も近いＩＧＢＴチップのボンディングワイヤ
と第２の電極板２との接続点を、第２の引出端子２１か
ら最も離れたＩＧＢＴチップのボンディングワイヤと第
２の電極板２との接続点に可能な限り接近させる構造と
することにより、Ｌ３は大幅に低減し、Ｌ２は増加す
る。これによって、各ＩＧＢＴチップ間の配線インダク
タンスの差をさらに低減され、ＩＧＢＴチップ間で電流
密度の不均一性が更に低減される。また、ダイオードの
配線インダクタンスの差をさらに低減するためには、Ｌ
１を低減する必要がある。このためには、例えば、図４
（ｂ）のレイアウトにおいて、ダイオードチップのボン
ディングワイヤと第２の電極板２との接続点を可能な限
り第２の引出端子２１に接近させる構造とするこが効果
的である。In order to further reduce the difference in wiring inductance between the IGBT chips, it is effective to reduce L3 and L4. For example, in the layout of FIG. 4B, the IGBT farthest from the second lead terminal 21
L4 can be reduced by bringing the connection point between the bonding wire of the chip and the second electrode plate 2 as close as possible to the second lead terminal 21. Further, the connection point between the bonding wire of the IGBT chip closest to the second lead terminal 21 and the second electrode plate 2 is the bonding wire of the IGBT chip farthest from the second lead terminal 21 and the second electrode plate. By making the connection point with 2 as close as possible, L3 is greatly reduced and L2 is increased. As a result, the difference in wiring inductance between the IGBT chips is further reduced, and the non-uniformity of the current density between the IGBT chips is further reduced. Further, in order to further reduce the difference in the wiring inductance of the diodes, L
1 needs to be reduced. For this purpose, for example, FIG.
In the layout of (b), it is effective to make the connection point between the bonding wire of the diode chip and the second electrode plate 2 as close to the second lead terminal 21 as possible.

【００１７】また、サイズの小さい６個のＩＧＢＴチッ
プ６及び２個のダイオードチップ７が第１の電極板１上
に分散して配置されているため、発熱部がモジュール内
に分散し温度の均一性が確保される。このため、第１の
電極板１の局所的温度上昇がなくなり、熱応力に起因す
る接着層やボンディングワイヤの寿命低下が避けられ
る。Further, since the six small-sized IGBT chips 6 and the two diode chips 7 are dispersedly arranged on the first electrode plate 1, the heat generating portions are dispersed in the module and the temperature is uniform. Sex is secured. Therefore, the local temperature rise of the first electrode plate 1 is eliminated, and the shortening of the life of the adhesive layer or the bonding wire due to the thermal stress can be avoided.

【００１８】また、ＩＧＢＴチップ６及びダイオードチ
ップ７を第２の金属板２と第３の電極板４の間に配置す
ることにより、第２の引出端子２１あるいは第３の引出
端子４１からボンディングワイヤの接合部までの電極板
の長さが短くなるため、IGBTのゲート電極６３に連なる
配線インダクタンス及びエミッタ電極６２に連なる配線
インダクタンスを小さくできる。これによってＩＧＢＴ
の跳上り電圧を低減でき、耐圧及びオン電圧の低減を図
ることができる。Also, by disposing the IGBT chip 6 and the diode chip 7 between the second metal plate 2 and the third electrode plate 4, the bonding wire is connected from the second lead terminal 21 or the third lead terminal 41. Since the length of the electrode plate up to the junction of is reduced, the wiring inductance connected to the gate electrode 63 of the IGBT and the wiring inductance connected to the emitter electrode 62 can be reduced. This makes the IGBT
It is possible to reduce the jump-up voltage and the breakdown voltage and the on-voltage.

【００１９】更に、第１の引出端子１１と第２の引出端
子２１が第１の金属板１長手方向の対辺に配置されてい
るため、両端子間のモジュール外部表面での沿面距離を
長くするのが容易となり、モジュールの高耐圧化が容易
に実現できる。Furthermore, since the first lead-out terminal 11 and the second lead-out terminal 21 are arranged on opposite sides of the first metal plate 1 in the longitudinal direction, the creeping distance on the module outer surface between both terminals is lengthened. It becomes easier to realize the high withstand voltage of the module.

【００２０】更にまた、チップ及び電極，端子などをエ
ミッタ電極に連なる第２の引出端子２１とコレクタ電極
に連なる第１の引出端子１１を結ぶ軸についてほぼ対称
に配置すると、各端子から各ＩＧＢＴチップまでの配線
長がほぼ一定となるため、エミッタ電極に連なる配線イ
ンダクタンス，コレクタ電極に連なる配線インダクタン
ス、及びゲート電極に連なる配線インダクタンスのいず
れも各チップについて略同一となり、チップ間で電流不
均一性をなくすことができる。このため、高耐圧化を容
易に実現し、熱分布を均一化することが可能になる。Furthermore, when chips, electrodes, terminals, etc. are arranged substantially symmetrically about the axis connecting the second lead terminal 21 connected to the emitter electrode and the first lead terminal 11 connected to the collector electrode, each IGBT chip is connected to each terminal. Since the wiring length up to is almost constant, the wiring inductance connected to the emitter electrode, the wiring inductance connected to the collector electrode, and the wiring inductance connected to the gate electrode are almost the same for each chip, and current non-uniformity between chips is reduced. It can be lost. Therefore, it is possible to easily realize a high breakdown voltage and make the heat distribution uniform.

【００２１】上記の他に、(1）ゲート電極と第３の電極
板４とを接続するボンディングワイヤが２本以上あるこ
とから、１本断線しても残りのワイヤによって接続され
ていてゲート電位がフローティング状態にならないた
め、絶縁耐圧が確保され寿命が向上すること、(2）チッ
プサイズが小さいためチップの製造歩留まりが高くでき
ること、(3）多数のボンディングワイヤを接続する必要
のあるエミッタ電極の面積が広く、第２の電極板２と第
３の電極板４とがチップ列を挟んで両側に配置されてい
るためワイヤボンディング作業が行いやすいこと、(4）
各チップ６，７は絶縁板を介すことなく緩衝板を介して
第１の電極板１上に接着されているため、接着層の熱疲
労を少なくできること、等の利点がある。In addition to the above, (1) Since there are two or more bonding wires for connecting the gate electrode and the third electrode plate 4, even if one wire is broken, the remaining wires are connected and the gate potential is Does not become a floating state, so that the dielectric strength is secured and the life is improved, (2) the chip manufacturing yield can be increased due to the small chip size, and (3) the emitter electrode that requires the connection of many bonding wires. Since the area is large and the second electrode plate 2 and the third electrode plate 4 are arranged on both sides of the chip row, the wire bonding work is easy to perform. (4)
Since each of the chips 6 and 7 is bonded to the first electrode plate 1 via the buffer plate without the insulating plate, there is an advantage that thermal fatigue of the bonding layer can be reduced.

【００２２】図１，図２及び図３で示した実施例におい
ては６個のＩＧＢＴチップ及び２個のダイオードの場合
について示したが、本発明はさらに多数個のチップ並列
接続でも同様に適用できかつ同様の効果が期待できるこ
とはいうまでもない。Although the embodiment shown in FIGS. 1, 2 and 3 has been described with reference to six IGBT chips and two diodes, the present invention can be similarly applied to a case where a larger number of chips are connected in parallel. Needless to say, the same effect can be expected.

【００２３】図５は図１，図２及び図３に示した半導体
モジュールの使用状態を示している。図において、１０
０はその上に絶縁板１０１を介して第１の電極板を載置
する支持基板、１０２は接着層、１０３は支持基板１０
０と共に半導体モジュールを収容する容器を形成する絶
縁キャップ部分、１０４は容器内に充填した絶縁樹脂で
ある。容器からは各引出端子の端部が露出している。本
発明の半導体モジュールは通常このような状態で使用さ
れる。FIG. 5 shows a usage state of the semiconductor module shown in FIGS. 1, 2 and 3. In the figure, 10
Reference numeral 0 denotes a supporting substrate on which the first electrode plate is mounted via the insulating plate 101, 102 denotes an adhesive layer, and 103 denotes the supporting substrate 10.
An insulating cap portion forming a container for accommodating a semiconductor module together with 0, 104 is an insulating resin filled in the container. The end of each lead terminal is exposed from the container. The semiconductor module of the present invention is usually used in such a state.

【００２４】図６は本発明半導体モジュールの他の実施
例を示したものである。この実施例の構成上の特徴は、
２個のストライプ状をなす第２の電極板２を第１の電極
板の長手方向と平行をなす対辺に沿って配置し、それぞ
れの第２の電極板２に沿って４個のＩＧＢＴチップ６と
中央に位置する１個のダイオードチップ７とからなるチ
ップ列を２列並設し、チップ列間にストライプ状をなす
第３の電極板４が設けられ、２個の第２の電極板２のダ
イオードチップ７に近接した個所にそれぞれ第２の引出
端子が設けられた点にある。このような構成の半導体モ
ジュールの等価回路は図７に示す構成となり、図４に比
較して配線インダクタンスＬ４に相当するのがなくなっ
ているため、第２の引出端子２１から各ＩＧＢＴチップ
６までの配線インダクタンスＬ１１＋Ｌ１２，Ｌ１１＋
Ｌ１２＋Ｌ１３との差が更に軽減され、各ＩＧＢＴチッ
プ６相互間の電流不均一性が一層低減される。Ｌ１１は
第２の引出端子２１の配線インダクタンス、Ｌ１２はダ
イオードチップ７チップのアノード電極と第２の電極板
２とを接続するボンディングワイヤと第２の電極板２と
の接続点とダイオードチップ７に隣接するＩＧＢＴチッ
プのエミッタ電極と第２の電極板２とを接続するボンデ
ィングワイヤと第２の電極板２との接続点との間の配線
インダクタンス、Ｌ１３はダイオードチップ７に隣接す
るＩＧＢＴチップのエミッタ電極と第２の電極板２とを
接続するボンディングワイヤと第２の電極板２との接続
点とダイオードチップ７から最も遠いＩＧＢＴチップの
エミッタ電極と第２の電極板２とを接続するボンディン
グワイヤと第２の電極板２との接続点との間の配線イン
ダクタンスである。FIG. 6 shows another embodiment of the semiconductor module of the present invention. The structural feature of this embodiment is that
Two striped second electrode plates 2 are arranged along opposite sides that are parallel to the longitudinal direction of the first electrode plate, and four IGBT chips 6 are provided along each second electrode plate 2. And two diode chips 7 located in the center are arranged in parallel, and a third electrode plate 4 having a stripe shape is provided between the chip lines, and two second electrode plates 2 are provided. The second lead-out terminal is provided at a position close to the diode chip 7. The equivalent circuit of the semiconductor module having such a structure has the structure shown in FIG. 7, and since it does not correspond to the wiring inductance L4 as compared with FIG. 4, the circuit from the second lead terminal 21 to each IGBT chip 6 is eliminated. Wiring inductance L11 + L12, L11 +
The difference between L12 and L13 is further reduced, and the current nonuniformity between the IGBT chips 6 is further reduced. L11 is a wiring inductance of the second lead terminal 21, and L12 is a connection point between the bonding wire connecting the anode electrode of the diode chip 7 chip and the second electrode plate 2 with the second electrode plate 2 and the diode chip 7. The wiring inductance between the bonding wire connecting the emitter electrode of the adjacent IGBT chip and the second electrode plate 2 and the connection point of the second electrode plate 2, L13 is the emitter of the IGBT chip adjacent to the diode chip 7. Bonding wire connecting the electrode to the second electrode plate 2 and the connection point between the second electrode plate 2 and the bonding wire connecting the emitter electrode of the IGBT chip farthest from the diode chip 7 to the second electrode plate 2. Is the wiring inductance between the connection point between the second electrode plate 2 and the second electrode plate 2.

【００２５】図８は本発明半導体モジュールの更に他の
実施例を示したものである。この実施例の構成上の特徴
は、３個のＩＧＢＴチップ６と１個のダイオードチップ
７を２行２列即ち田の字型に配置し、第２の電極板２が
ダイオードチップ７からIGBTチップ６側に延びチップ群
の少なくとも３方を包囲するように配置され、第３の電
極板４がチップ間にあって各チップに隣接するように配
置された点にある。このような構成においても、第２の
引出端子２１からダイオードチップのワイヤボンディン
グが第２の電極板２に接続している個所までの配線イン
ダクタンスが極小になっており、かつこの配線インダク
タンスが全てのＩＧＢＴチップに対して直列に付加され
ているため、ＩＧＢＴチップ間の電流不均一性が低減さ
れ、雑音を生じにくく、スイッチング損失も低減され
る。また、本実施例においては第１の電極板がほぼ正方
形になっているため他の実施例の長方形の場合に比べて
接着層厚の均一化を実現しやすいという効果がある。FIG. 8 shows still another embodiment of the semiconductor module of the present invention. The structural feature of this embodiment is that three IGBT chips 6 and one diode chip 7 are arranged in two rows and two columns, that is, in a square shape, and the second electrode plate 2 is from the diode chip 7 to the IGBT chip. The third electrode plate 4 is arranged so as to extend to the 6 side and surround at least three sides of the chip group, and the third electrode plate 4 is arranged between the chips and adjacent to each chip. Even in such a configuration, the wiring inductance from the second lead-out terminal 21 to the portion where the wire bonding of the diode chip is connected to the second electrode plate 2 is minimized, and this wiring inductance is all Since the IGBT chips are added in series, the current non-uniformity between the IGBT chips is reduced, noise is less likely to occur, and switching loss is also reduced. Further, in this embodiment, since the first electrode plate has a substantially square shape, there is an effect that the thickness of the adhesive layer can be easily made uniform as compared with the case of the rectangular shape of the other embodiments.

【００２６】図９は本発明半導体モジュールの他の実施
例を示したものである。この構成の特徴は、第２の電極
板２及び第３の電極板４を中央に配置し、３個のＩＧＢ
Ｔチップ６と１個のダイオードチップ７からなるチップ
列を両側に配置した点にある。そのほかの構成は図１，
図２及び図３の実施例と大きく異ならないため、IGBTチ
ップ間の電流不均一性が低減され、雑音を生じにくく、
スイッチング損失も低減される。FIG. 9 shows another embodiment of the semiconductor module of the present invention. The feature of this configuration is that the second electrode plate 2 and the third electrode plate 4 are arranged in the center and three IGBs are arranged.
The point is that a chip row composed of the T chip 6 and one diode chip 7 is arranged on both sides. Other configurations are shown in Fig. 1,
Since it is not much different from the embodiments of FIGS. 2 and 3, the current non-uniformity between the IGBT chips is reduced and noise is less likely to occur.
Switching losses are also reduced.

【００２７】以上の説明において、スイッチング素子と
してＩＧＢＴを使用しているが、他のスイッチング素子
例えばバイポーラトランジスタ，ＭＯＳトランジスタ，
ゲートターンオフサイリスタ，静電誘導トランジスタ，
静電誘導サイリスタでも同様の効果が期待できる。In the above description, the IGBT is used as the switching element, but other switching elements such as bipolar transistor, MOS transistor,
Gate turn-off thyristor, electrostatic induction transistor,
A similar effect can be expected with an electrostatic induction thyristor.

【００２８】図１０は本発明半導体モジュールを用いて
３レベルインバータ装置を構成した場合を示す。図にお
いて、Ｅは直流電源、Ｔ１及びＴ２は直流電源Ｅの高電
位側及び低電位側に接続された第１及び第２の直流端
子、Ｃ１及びＣ２は直列接続して第１及び第２の直流端
子間に接続され、接続点から第１及び第２の直流端子の
電位の中間の電位を持つ第３の直流端子Ｔ３を設けるた
めのコンデンサ、Ｔ４，Ｔ５及びＴ６は一端がモータに
接続された交流端子である。第１及び第２の直流端子間
には、スイッチング素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１
４の直列回路、スイッチング素子Ｓ２１，Ｓ２２，Ｓ２
３，Ｓ２４の直列回路及びスイッチング素子Ｓ３１，Ｓ
３２，Ｓ３３，Ｓ３４の直列回路が並列接続され、各ス
イッチング素子にはスイッチング素子と導通方向が逆方
向となるようにダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ
１４，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４，Ｄ３１，Ｄ３
２，Ｄ３３，Ｄ３４が接続されている。スイッチング素
子の各直列回路の中点はそれぞれ交流端子Ｔ４，Ｔ５及
びＴ６の他端に接続されている。更に、スイッチング素
子Ｓ１１及びＳ１２の接続点とスイッチング素子Ｓ１３
及びＳ１４の接続点の間、スイッチング素子Ｓ２１及び
Ｓ２２の接続点とスイッチング素子Ｓ２３及びＳ２４の
接続点の間及びスイッチング素子Ｓ３１及びＳ３２の接
続点とスイッチング素子Ｓ３３及びＳ３４の接続点の間
にスイッチング素子と導通方向が逆方向となるように直
列接続した２個のクランプダイオードＤC１１及びＤC１
２，ＤC２１及びＤC２２、ＤC３１及びＤC３２が接続さ
れ、各クランプダイオードの接続点はそれぞれ第３の直
流端子Ｔ３に接続されている。この実施例においては、
点線で示すように、スイッチング素子Ｓ１１とそれに逆
並列に接続されたダイオードＤ１１，スイッチング素子
Ｓ１２とそれに逆並列に接続されたダイオードＤ１２，
スイッチング素子Ｓ１３とそれに逆並列に接続されたダ
イオードＤ１３，スイッチング素子Ｓ１４とそれに逆並
列に接続されたダイオードＤ１４，スイッチング素子Ｓ
２１とそれに逆並列に接続されたダイオードＤ２１，ス
イッチング素子Ｓ２２とそれに逆並列に接続されたダイ
オードＤ２２，スイッチング素子Ｓ２３とそれに逆並列
に接続されたダイオードＤ２３，スイッチング素子Ｓ２
４とそれに逆並列に接続されたダイオードＤ２４，スイ
ッチング素子Ｓ３１とそれに逆並列に接続されたダイオ
ードＤ３１，スイッチング素子Ｓ３２とそれに逆並列に
接続されたダイオードＤ３２，スイッチング素子Ｓ３３
とそれに逆並列に接続されたダイオードＤ３３，スイッ
チング素子Ｓ３４とそれに逆並列に接続されたダイオー
ドＤ３４がそれぞれ上述の半導体モジュールＭ１１，Ｍ
１２，Ｍ１３、Ｍ１４，Ｍ２１，Ｍ２２，Ｍ２３，Ｍ２
４，Ｍ３１，Ｍ３２，Ｍ３３，Ｍ３４で構成されてい
る。FIG. 10 shows a case where a three-level inverter device is constructed by using the semiconductor module of the present invention. In the figure, E is a direct current power source, T1 and T2 are first and second direct current terminals connected to the high potential side and low potential side of the direct current power source E, and C1 and C2 are connected in series to provide first and second direct current terminals. Capacitors T4, T5 and T6 connected between the DC terminals and provided with a third DC terminal T3 having an intermediate potential between the connection point and the first and second DC terminals, one end of which is connected to the motor It is an AC terminal. Switching elements S11, S12, S13, S1 are provided between the first and second DC terminals.
4 series circuit, switching elements S21, S22, S2
3, S24 series circuit and switching elements S31, S
A series circuit of 32, S33, S34 is connected in parallel, and diodes D11, D12, D13, D are provided in each switching element so that the conduction direction is opposite to that of the switching element.
14, D21, D22, D23, D24, D31, D3
2, D33, D34 are connected. The middle points of the series circuits of the switching elements are connected to the other ends of the AC terminals T4, T5 and T6, respectively. Furthermore, the connection point of the switching elements S11 and S12 and the switching element S13
And S14, between the switching elements S21 and S22 and between the switching elements S23 and S24, and between the switching elements S31 and S32 and the switching elements S33 and S34. And two clamp diodes D C 11 and D C 1 connected in series so that the conduction directions are opposite to
2, D C 21 and D C 22, D C 31 and D C 32 are connected, and the connection point of each clamp diode is connected to the third DC terminal T3. In this example,
As indicated by the dotted line, the switching element S11 and the diode D11 connected in antiparallel thereto, the switching element S12 and the diode D12 connected in antiparallel thereto,
Switching element S13 and diode D13 connected in anti-parallel thereto, switching element S14 and diode D14 connected in anti-parallel thereto, switching element S
21 and diode D21 connected in anti-parallel thereto, switching element S22 and diode D22 connected in anti-parallel thereto, switching element S23 and diode D23 connected in anti-parallel thereto, switching element S2
4 and diode D24 connected in anti-parallel thereto, switching element S31 and diode D31 connected in anti-parallel thereto, switching element S32 and diode D32 connected in anti-parallel thereto, switching element S33
And the diode D33 connected in anti-parallel thereto, the switching element S34 and the diode D34 connected in anti-parallel thereto are respectively the above-mentioned semiconductor modules M11 and M.
12, M13, M14, M21, M22, M23, M2
4, M31, M32, M33, M34.

【００２９】[0029]

【発明の効果】以上に述べたように、本発明によれば、
第２の電極板に設ける第２の引出端子のダイオードチッ
プの近傍に設けることにより、ダイオードチップ近傍の
第２の電極板の配線インダクタンスが複数個のＩＧＢＴ
チップに直列に接続されるため、各ＩＧＢＴチップの配
線インダクタンスの差が軽減され、チップ間の電流不均
一性が低減できる。また、かかる構成によってダイオー
ドチップ近傍の配線インダクタンスＬを極小にできるた
め、スイッチング時の電流変動ｄＩ／ｄｔが大きくても
電流のオーバーシュートは小さく電流振動によるゲート
電極への雑音電流は低減され、また、消費電力の増加が
避けられる。さらにＩＧＢＴモジュールはチップ面積が
大きいため大電流化が達成されると同時に、発熱部が分
散され配線インダクタンスが小さくかつ均一のため電流
密度及び発熱密度が均一化され、破壊耐量が高く、半田
やワイヤの疲労寿命が長く、しかもモジュールサイズが
小型になるという効果がある。As described above, according to the present invention,
By providing the second lead terminal provided on the second electrode plate in the vicinity of the diode chip, the wiring inductance of the second electrode plate near the diode chip has a plurality of IGBTs.
Since the chips are connected in series, the difference in wiring inductance between the IGBT chips is reduced, and the current non-uniformity between the chips can be reduced. Further, since the wiring inductance L near the diode chip can be minimized by such a configuration, even if the current fluctuation dI / dt during switching is large, the current overshoot is small and the noise current to the gate electrode due to current oscillation is reduced. , Increase in power consumption can be avoided. Furthermore, since the IGBT module has a large chip area, a large current can be achieved. At the same time, since the heat generating portion is dispersed and the wiring inductance is small and uniform, the current density and the heat generating density are uniform, the breakdown resistance is high, and the solder and wire The fatigue life is long and the module size is small.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明半導体モジュールの実施例を示す概略平
面図である。FIG. 1 is a schematic plan view showing an embodiment of a semiconductor module of the present invention.

【図２】図１のＡ−Ａ線に沿う概略断面図である。FIG. 2 is a schematic cross-sectional view taken along the line AA of FIG.

【図３】図１のＢ−Ｂ線に沿う概略断面図である。FIG. 3 is a schematic cross-sectional view taken along the line BB of FIG.

【図４】図１の等価回路及びその説明図である。FIG. 4 is an equivalent circuit of FIG. 1 and an explanatory diagram thereof.

【図５】本発明半導体モジュールの使用状態を示す図２
に相当する概略断面図である。FIG. 5 is a view showing a usage state of the semiconductor module of the present invention.
It is a schematic sectional drawing equivalent to.

【図６】本発明半導体モジュールの他の実施例を示す概
略平面図である。FIG. 6 is a schematic plan view showing another embodiment of the semiconductor module of the present invention.

【図７】図６の等価回路図である。FIG. 7 is an equivalent circuit diagram of FIG.

【図８】本発明半導体モジュールの更に他の実施例を示
す概略平面図である。FIG. 8 is a schematic plan view showing still another embodiment of the semiconductor module of the present invention.

【図９】本発明半導体モジュールの異なる実施例を示す
概略平面図である。FIG. 9 is a schematic plan view showing another embodiment of the semiconductor module of the present invention.

【図１０】本発明半導体モジュールを用いた３レベルイ
ンバータ装置を示す回路図である。FIG. 10 is a circuit diagram showing a three-level inverter device using the semiconductor module of the present invention.

【符号の説明】[Explanation of symbols]

１…第１の金属板、２…第２の金属板、４…第３の金属
板、５…緩衝板、６…ＩＧＢＴチップ、７…ダイオード
チップ、１１…第１の引出端子、２１…第２の引出端
子、４１…第３の引出端子。DESCRIPTION OF SYMBOLS 1 ... 1st metal plate, 2 ... 2nd metal plate, 4 ... 3rd metal plate, 5 ... Buffer plate, 6 ... IGBT chip, 7 ... Diode chip, 11 ... 1st extraction terminal, 21 ... 2 lead-out terminals, 41 ... 3rd lead-out terminal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 睦宏 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 木村 新 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mutsuhiro Mori 4026 Kuji Town, Hitachi City, Hitachi, Ibaraki Prefecture Hitate Co., Ltd., Hitachi Research Institute (72) Inventor Shin Kimura 4026 Kuji Town, Hitachi City, Ibaraki Prefecture Hitsuru Corporation Inside Hitachi Research Laboratory

Claims (30)

【特許請求の範囲】[Claims] 【請求項１】(1） 第１の電極板と、 (2） 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して載置された複数個のスイッチング素子チッ
プと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して載置された少なくとも１個のダイオードチップ
と、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板上に載置された第１の電極板から略
直角方向に延びる第１の引出端子と、 (9) 第２の電極板上のダイオードチップに近接した個
所に載置された第２の電極板から略直角方向に延びる第
２の引出端子と、 (10) 第３の電極板上に載置された第１の電極板から略
直角方向に延びる第３の引出端子とを具備することを特
徴とする半導体モジュール。1. A first electrode plate, and (2) a pair of main surfaces, wherein one main surface has one main electrode and the other main surface has the other main electrode and control electrode. A plurality of switching element chips provided on the first electrode plate, one main surface of which faces the first electrode plate, and mounted via buffer plates each having a coefficient of thermal expansion close to that of a semiconductor; 3) having a pair of main surfaces, one main electrode is provided on one main surface and the other main electrode is provided on the other main surface,
At least one diode chip mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor; and (4) mounted on the first electrode plate via an insulating plate. A second electrode plate extending along all switching element chips and diode chips, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor for connecting the control electrode of the switching element chip and the third electrode plate, and (8) a first electrode plate placed on the first electrode plate A first lead-out terminal extending in a right-angled direction, and (9) a second lead-out terminal extending in a substantially right-angled direction from a second electrode plate placed at a location close to the diode chip on the second electrode plate, (10) A semiconductor module comprising: a third lead terminal extending in a substantially right angle direction from the first electrode plate placed on the third electrode plate. 【請求項２】各引出端子の電極板側，スイッチング素子
チップ，ダイオードチップ，第２の電極板，第３の電極
板及び各接続導体が樹脂で被覆されていることを特徴と
する請求項１記載の半導体モジュール。2. The electrode plate side of each lead-out terminal, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with a resin. The semiconductor module described. 【請求項３】スイッチング素子が絶縁ゲートバイポーラ
トランジスタであることを特徴とする請求項１または２
記載の半導体モジュール。3. The switching element is an insulated gate bipolar transistor, according to claim 1 or 2.
The semiconductor module described. 【請求項４】(1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して載置された複数個のスイッチング素子チッ
プと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して載置された少なくとも１個のダイオードチップ
と、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子とを具
備することを特徴とする半導体モジュール。4. A first electrode plate, and (2) a pair of main surfaces, one main electrode on one main surface and the other main electrode and control electrode on the other main surface, respectively. A plurality of switching element chips provided on the first electrode plate, one main surface of which faces the first electrode plate, and mounted via buffer plates each having a coefficient of thermal expansion close to that of a semiconductor; 3) having a pair of main surfaces, one main electrode is provided on one main surface and the other main electrode is provided on the other main surface,
At least one diode chip mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor; and (4) mounted on the first electrode plate via an insulating plate. A second electrode plate extending along all switching element chips and diode chips, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A second lead terminal provided on a portion of the second electrode plate near the diode chip, and (10) a third lead terminal provided on the third electrode plate. Semiconductor module. 【請求項５】各引出端子の電極板側，スイッチング素子
チップ，ダイオードチップ，第２の電極板，第３の電極
板及び各接続導体が樹脂で被覆されていることを特徴と
する請求項４記載の半導体モジュール。5. The electrode plate side of each lead terminal, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with resin. The semiconductor module described. 【請求項６】スイッチング素子が絶縁ゲートバイポーラ
トランジスタであることを特徴とする請求項４又は５記
載の半導体モジュール。6. The semiconductor module according to claim 4, wherein the switching element is an insulated gate bipolar transistor. 【請求項７】(1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ載置された複数個のスイッチング
素子チップと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に載置された少なくとも１個のダイオー
ドチップと、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子とを具
備することを特徴とする半導体モジュール。7. A first electrode plate, and (2) a pair of main surfaces, one main electrode on one main surface and the other main electrode and control electrode on the other main surface. A plurality of switching element chips provided on the first electrode plate with one main surface facing the first electrode plate side; and (3) having a pair of main surfaces, one main surface One main electrode is provided on the surface and the other main electrode is provided on the other main surface,
At least one diode chip mounted on the first electrode plate, and (4) mounted on the first electrode plate via an insulating plate and extending along all switching element chips and diode chips A second electrode plate, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A second lead terminal provided on a portion of the second electrode plate near the diode chip, and (10) a third lead terminal provided on the third electrode plate. Semiconductor module. 【請求項８】各引出端子の電極板側，スイッチング素子
チップ，ダイオードチップ，第２の電極板，第３の電極
板及び各接続導体が樹脂で被覆されていることを特徴と
する請求項７記載の半導体モジュール。8. The electrode plate side of each lead terminal, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with resin. The semiconductor module described. 【請求項９】スイッチング素子が絶縁ゲートバイポーラ
トランジスタであることを特徴とする請求項７または８
記載の半導体モジュール。9. The switching element is an insulated gate bipolar transistor, according to claim 7 or 8.
The semiconductor module described. 【請求項１０】(1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して一方向に並べて載置された複数個のスイッ
チング素子チップと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介してスイッチング素子チップと同じ方向に並べて載
置された少なくとも１個のダイオードチップと、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子とを具
備することを特徴とする半導体モジュール。10. (1) A first electrode plate, and (2) a pair of main surfaces, one main electrode on one main surface and the other main electrode and control electrode on the other main surface, respectively. A plurality of switching elements provided on the first electrode plate, one main surface of which is on the first electrode plate side, and arranged side by side in one direction via buffer plates each having a coefficient of thermal expansion close to that of a semiconductor. A chip and (3) having a pair of main surfaces, one main electrode is provided on one main surface, and the other main electrode is provided on the other main surface,
At least one diode chip mounted on the first electrode plate side by side in the same direction as the switching element chip via a buffer plate having a thermal expansion coefficient close to that of a semiconductor, and (4) on the first electrode plate. A second electrode plate which is mounted via an insulating plate and extends along all switching element chips and diode chips; and (5) a second electrode plate which is mounted on the first electrode plate via an insulating plate
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A second lead terminal provided on a portion of the second electrode plate near the diode chip, and (10) a third lead terminal provided on the third electrode plate. Semiconductor module. 【請求項１１】ダイオードチップが１個でスイッチング
素子チップ相互間に配置されていることを特徴とする請
求項１０記載の半導体モジュール。11. The semiconductor module according to claim 10, wherein one diode chip is arranged between the switching element chips. 【請求項１２】ダイオードチップが１個でスイッチング
素子チップ列の端部に配置されていることを特徴とする
請求項１０記載の半導体モジュール。12. The semiconductor module according to claim 10, wherein one diode chip is arranged at an end of the switching element chip row. 【請求項１３】各引出端子の電極板側，スイッチング素
子チップ，ダイオードチップ，第２の電極板，第３の電
極板及び各接続導体が樹脂で被覆されていることを特徴
とする請求項１０，１１または１２記載の半導体モジュ
ール。13. The electrode plate side of each lead terminal, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with resin. , 11 or 12, the semiconductor module. 【請求項１４】スイッチング素子が絶縁ゲートバイポー
ラトランジスタであることを特徴とする請求項１０，１
１，１２または１３記載の半導体モジュール。14. The switching element is an insulated gate bipolar transistor as claimed in claim 10.
The semiconductor module of 1, 12 or 13. 【請求項１５】(1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して一方向に２列に並べて載置された複数個の
スイッチング素子チップと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して各スイッチング素子チップ列の端部に少なくと
も１個ずつ各スイッチング素子チップ列と同じ方向に並
べて載置された複数個のダイオードチップと、 (4) 第１の電極板上に絶縁板を介して載置され、ダイ
オードチップを含む各スイッチング素子チップ列に沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、ダイオードチップを除くスイッチン
グ素子チップ列に沿って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子とを具
備することを特徴とする半導体モジュール。15. (1) A first electrode plate, and (2) a pair of main surfaces, one main electrode on one main surface and the other main electrode and control electrode on the other main surface, respectively. A plurality of electrodes are provided on the first electrode plate, one main surface of which is on the first electrode plate side, and are arranged in two rows in one direction through buffer plates having thermal expansion coefficients close to those of a semiconductor. A switching element chip, and (3) having a pair of main surfaces, one main electrode is provided on one main surface and the other main electrode is provided on the other main surface,
A plurality of at least one switching element chip rows are arranged on the first electrode plate at the end of each switching element chip row in the same direction as the switching element chip rows through a buffer plate having a thermal expansion coefficient close to that of a semiconductor. A diode chip; (4) a second electrode plate which is placed on the first electrode plate via an insulating plate and extends along each switching element chip row including the diode chip; and (5) a first electrode Mounted on the plate via an insulating plate, the second
A third electrode plate which is separated from the electrode plate of (1) and extends along the switching element chip row excluding the diode chip, and (6) which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. 1 connection conductor, (7) a second connection conductor that connects the control electrode of the switching element chip and the third electrode plate, and (8) a first lead terminal provided on the first electrode plate. (9) A second lead terminal provided on the second electrode plate at a position close to the diode chip, and (10) a third lead terminal provided on the third electrode plate. Characteristic semiconductor module. 【請求項１６】(1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して一方向に２列に並べて載置された複数個の
スイッチング素子チップと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して各スイッチング素子チップ列の端部に少なくと
も１個ずつ各スイッチング素子チップ列と同じ方向に並
べて載置された複数個のダイオードチップと、 (4) 第１の電極板上に絶縁板を介して載置され、ダイ
オードチップを含む各スイッチング素子チップ列に沿っ
て延び、閉鎖端がダイオードチップ側となるコ字形を有
す第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、スイッチング素子チップ列間に位置
し、ダイオードチップを除くスイッチング素子チップ列
に沿って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子とを具
備することを特徴とする半導体モジュール。16. (1) A first electrode plate; and (2) a pair of main surfaces, one main electrode on one main surface and the other main electrode and control electrode on the other main surface, respectively. A plurality of electrodes are provided on the first electrode plate, one main surface of which is on the first electrode plate side, and are arranged in two rows in one direction through buffer plates having thermal expansion coefficients close to those of a semiconductor. A switching element chip, and (3) having a pair of main surfaces, one main electrode is provided on one main surface and the other main electrode is provided on the other main surface,
A plurality of at least one switching element chip rows are arranged on the first electrode plate at the end of each switching element chip row in the same direction as the switching element chip rows through a buffer plate having a thermal expansion coefficient close to that of a semiconductor. (4) A diode chip, which is mounted on the first electrode plate via an insulating plate, extends along each switching element chip row including the diode chip, and has a U-shape whose closed end is on the diode chip side. A second electrode plate, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate that is located between the switching element chip rows and that extends along the switching element chip row excluding the diode chips, and (6) the other main electrode of the switching element chip and the diode chip, and A first connecting conductor for connecting the second electrode plate, (7) a second connecting conductor for connecting the control electrode of the switching element chip and the third electrode plate, and (8) for the first electrode plate. A first lead terminal provided, (9) a second lead terminal provided in a portion of the second electrode plate in the vicinity of the diode chip, and (10) a third lead plate provided on the third electrode plate. And a lead-out terminal of the semiconductor module. 【請求項１７】各引出端子の電極板側，スイッチング素
子チップ，ダイオードチップ，第２の電極板，第３の電
極板及び各接続導体が樹脂で被覆されていることを特徴
とする請求項１６記載の半導体モジュール。17. The electrode plate side of each lead terminal, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with resin. The semiconductor module described. 【請求項１８】スイッチング素子が絶縁ゲートバイポー
ラトランジスタであることを特徴とする請求項１６また
は１７記載の半導体モジュール。18. The semiconductor module according to claim 16, wherein the switching element is an insulated gate bipolar transistor. 【請求項１９】金属基板と、 金属基板上に載置された複数個の絶縁板と、 各絶縁板上にそれぞれ載置された、 (1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して載置された複数個のスイッチング素子チッ
プと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して載置された少なくとも１個のダイオードチップ
と、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子と、 を具備することを特徴とする半導体モジュール。19. A metal substrate, a plurality of insulating plates mounted on the metal substrate, (1) a first electrode plate mounted on each insulating plate, and (2) a pair of insulating plates. A main surface, one main electrode is provided on one main surface, the other main electrode and a control electrode are provided on the other main surface, and the one main surface is provided on the first electrode plate. A plurality of switching element chips mounted via buffer plates each having a thermal expansion coefficient close to that of a semiconductor, and (3) a pair of main surfaces, and one main surface has one main electrode. The other main electrode is provided on the other main surface,
At least one diode chip mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor; and (4) mounted on the first electrode plate via an insulating plate. A second electrode plate extending along all switching element chips and diode chips, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A second lead terminal provided in a portion of the second electrode plate near the diode chip, and (10) a third lead terminal provided in the third electrode plate. Semiconductor module. 【請求項２０】金属基板上の各引出端子の電極板側，ス
イッチング素子チップ，ダイオードチップ，第２の電極
板，第３の電極板及び各接続導体が樹脂で被覆されてい
ることを特徴とする請求項１９記載の半導体モジュー
ル。20. An electrode plate side of each lead terminal on a metal substrate, a switching element chip, a diode chip, a second electrode plate, a third electrode plate and each connection conductor are covered with a resin. 20. The semiconductor module according to claim 19. 【請求項２１】スイッチング素子が絶縁ゲートバイポー
ラトランジスタであることを特徴とする請求項１９また
は２０記載の半導体モジュール。21. The semiconductor module according to claim 19, wherein the switching element is an insulated gate bipolar transistor. 【請求項２２】(1) 金属基板と、 (2) 金属基板上に載置された１個の絶縁板と、 (3) 絶縁板上に載置された第１の電極板と、 (4) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して載置された複数個のスイッチング素子チッ
プと、 (5) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して載置された少なくとも１個のダイオードチップ
と、 (6) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (7) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (8) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (9) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (10) 第１の電極板に設けられた第１の引出端子と、 (11) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (12) 第３の電極板に設けられた第３の引出端子と、 を具備することを特徴とする半導体モジュール。22. (1) a metal substrate; (2) one insulating plate mounted on the metal substrate; (3) a first electrode plate mounted on the insulating plate; ) It has a pair of main surfaces, one main electrode is provided on one main surface, the other main electrode and the control electrode are provided on the other main surface, and one main surface is provided on the first electrode plate. A plurality of switching element chips mounted on the electrode plate side via buffer plates each having a coefficient of thermal expansion close to that of a semiconductor; and (5) having a pair of main surfaces, one of which is one of the main surfaces. The main electrode is provided on the other main surface of the other main electrode,
At least one diode chip mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor; and (6) mounted on the first electrode plate via an insulating plate. A second electrode plate extending along all switching element chips and diode chips, and (7) mounted on the first electrode plate via an insulating plate,
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (8) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor; (9) a second connecting conductor for connecting the control electrode of the switching element chip and the third electrode plate; (10) a first lead terminal provided on the first electrode plate; ) A second lead terminal provided in a portion of the second electrode plate near the diode chip, and (12) a third lead terminal provided in the third electrode plate. Semiconductor module. 【請求項２３】金属基板上の各引出端子の電極板側，ス
イッチング素子チップ，ダイオードチップ，第２の電極
板，第３の電極板及び各接続導体が樹脂で被覆されてい
ることを特徴とする請求項２２記載の半導体モジュー
ル。23. The electrode plate side of each lead terminal on the metal substrate, the switching element chip, the diode chip, the second electrode plate, the third electrode plate and each connection conductor are covered with resin. 23. The semiconductor module according to claim 22. 【請求項２４】スイッチング素子が絶縁ゲートバイポー
ラトランジスタであることを特徴とする請求項２２また
は２３記載の半導体モジュール。24. The semiconductor module according to claim 22, wherein the switching element is an insulated gate bipolar transistor. 【請求項２５】金属基板と、 金属基板上に載置された複数個の絶縁板と、 各絶縁板上にそれぞれ載置された、 (1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ載置された複数個のスイッチング
素子チップと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に載置された少なくとも１個のダイオー
ドチップと、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子と、 を具備することを特徴とする半導体モジュール。25. A metal substrate, a plurality of insulating plates mounted on the metal substrate, (1) a first electrode plate mounted on each insulating plate, and (2) a pair of insulating plates. A main surface, one main electrode is provided on one main surface, the other main electrode and a control electrode are provided on the other main surface, and the one main surface is provided on the first electrode plate. A plurality of switching element chips mounted on each side, and (3) a pair of main surfaces, one main electrode is provided on one main surface and the other main electrode is provided on the other main surface. ,
At least one diode chip mounted on the first electrode plate, and (4) mounted on the first electrode plate via an insulating plate and extending along all switching element chips and diode chips A second electrode plate, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A second lead terminal provided in a portion of the second electrode plate near the diode chip, and (10) a third lead terminal provided in the third electrode plate. Semiconductor module. 【請求項２６】(1) 金属基板と、 (2) 金属基板上に載置された１個の絶縁板と、 (3) 絶縁板上に載置された第１の電極板と、 (4) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ載置された複数個のスイッチング
素子チップと、 (5) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に載置された少なくとも１個のダイオー
ドチップと、 (6) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (7) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (8) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (9) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (10) 第１の電極板に設けられた第１の引出端子と、 (11) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (12) 第３の電極板に設けられた第３の引出端子と、 を具備することを特徴とする半導体モジュール。26. (1) a metal substrate; (2) one insulating plate mounted on the metal substrate; (3) a first electrode plate mounted on the insulating plate; ) It has a pair of main surfaces, one main electrode is provided on one main surface, the other main electrode and the control electrode are provided on the other main surface, and one main surface is provided on the first electrode plate. A plurality of switching element chips respectively mounted on the electrode plate side of, and (5) having a pair of main surfaces, one main electrode on one main surface and the other main electrode on the other main surface. Each provided,
At least one diode chip mounted on the first electrode plate, and (6) mounted on the first electrode plate via an insulating plate and extending along all switching element chips and diode chips A second electrode plate, and (7) a second electrode plate placed on the first electrode plate via an insulating plate,
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (8) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor; (9) a second connecting conductor for connecting the control electrode of the switching element chip and the third electrode plate; (10) a first lead terminal provided on the first electrode plate; ) A second lead terminal provided in a portion of the second electrode plate near the diode chip, and (12) a third lead terminal provided in the third electrode plate. Semiconductor module. 【請求項２７】一対の直流端子と、 交流出力の相数と同数の交流端子と、 一対の直流端子間に接続され、それぞれスイッチング素
子と逆極性のダイオードの並列回路を２個直列接続した
構成からなり、並列回路の相互接続点が異なる交流端子
に接続された交流出力の相数と同数のインバータ単位と
を具備し、 各スイッチング素子と逆極性のダイオードの並列回路が
それぞれ、 (1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して載置された複数個のスイッチング素子チッ
プと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して載置された少なくとも１個のダイオードチップ
と、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子と、 を具備する半導体モジュールで構成されていることを特
徴とする電力変換装置。27. A structure in which a pair of direct current terminals, an alternating current terminal having the same number as the number of alternating current output phases, and a pair of direct current terminals are connected in series, and two parallel circuits each having a switching element and a diode of opposite polarity are connected in series. The parallel circuit comprises the same number of inverter units as the number of phases of the AC output connected to different AC terminals whose interconnection points of the parallel circuit are different. 1 electrode plate and (2) a pair of main surfaces, one main electrode is provided on one main surface, and the other main electrode and control electrode are provided on the other main surface. A plurality of switching element chips, each of which has one main surface on the first electrode plate side and is mounted via a buffer plate having a coefficient of thermal expansion close to that of a semiconductor, and (3) a pair of main surfaces. , One main electrode on one main surface is the other On the main surface and the other main electrode respectively provided,
At least one diode chip mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor; and (4) mounted on the first electrode plate via an insulating plate. A second electrode plate extending along all switching element chips and diode chips, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A semiconductor module comprising: a second lead terminal provided on a portion of the second electrode plate in the vicinity of the diode chip; and (10) a third lead terminal provided on the third electrode plate. A power conversion device characterized by being provided. 【請求項２８】スイッチング素子が絶縁ゲートバイポー
ラトランジスタであることを特徴とする請求項２７記載
の電力変換装置。28. The power conversion device according to claim 27, wherein the switching element is an insulated gate bipolar transistor. 【請求項２９】一対の直流端子と、 一対の直流端子の各電位の中間の電位を有する点と、 相数と同数の交流端子と、 各直流端子と各交流端子との間に接続され、それぞれス
イッチング素子と逆極性のダイオードの並列回路を２個
直列接続した構成からなる複数個のアームと、 各アームの並列回路間と一対の直流端子の各電位の中間
の電位を有する点との間に並列回路のダイオードと極性
を同じくしてそれぞれ接続したダイオードとを具備し、 各スイッチング素子と逆極性のダイオードの並列回路が
それぞれ、 (1) 第１の電極板と、 (2) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極及び制御電極がそれぞ
れ設けられ、第１の電極板上に一方の主表面を第１の電
極板側にしてそれぞれ半導体に近い熱膨張率を有する緩
衝板を介して載置された複数個のスイッチング素子チッ
プと、 (3) 一対の主表面を有し、一方の主表面に一方の主電
極が他方の主表面に他方の主電極がそれぞれ設けられ、
第１の電極板上に半導体に近い熱膨張率を有する緩衝板
を介して載置された少なくとも１個のダイオードチップ
と、 (4) 第１の電極板上に絶縁板を介して載置され、全て
のスイッチング素子チップ及びダイオードチップに沿っ
て延びる第２の電極板と、 (5) 第１の電極板上に絶縁板を介して載置され、第２
の電極板から離れ、全てのスイッチング素子チップに沿
って延びる第３の電極板と、 (6) スイッチング素子チップ及びダイオードチップの
他方の主電極と第２の電極板とを接続する第１の接続導
体と、 (7) スイッチング素子チップの制御電極と第３の電極
板とを接続する第２の接続導体と、 (8) 第１の電極板に設けられた第１の引出端子と、 (9) 第２の電極板のダイオードチップに近接した個所
に設けられた第２の引出端子と、 (10) 第３の電極板に設けられた第３の引出端子と、 を具備する半導体モジュールで構成されていることを特
徴とする電力変換装置。29. A pair of DC terminals, a point having an intermediate potential between the respective potentials of the pair of DC terminals, an AC terminal having the same number as the number of phases, and connected between each DC terminal and each AC terminal, Between a plurality of arms each consisting of two parallel circuits each having a switching element and a diode of opposite polarity connected in series, and between the parallel circuits of each arm and the point having an intermediate potential between the potentials of the pair of DC terminals. Is equipped with a diode connected in parallel with the diode of the parallel circuit, and each switching element and the parallel circuit of the diode of the opposite polarity respectively include (1) the first electrode plate, and (2) a pair of main electrodes. A main surface, one main electrode is provided on one main surface, the other main electrode and a control electrode are provided on the other main surface, and one main surface is provided on the first electrode plate on the first electrode plate side. And thermal expansion coefficient close to that of semiconductor A plurality of switching element chips mounted via a buffer plate having, (3) having a pair of main surfaces, one main electrode on one main surface and the other main electrode on the other main surface, respectively. Is provided,
At least one diode chip mounted on the first electrode plate via a buffer plate having a thermal expansion coefficient close to that of a semiconductor; and (4) mounted on the first electrode plate via an insulating plate. A second electrode plate extending along all switching element chips and diode chips, and (5) placed on the first electrode plate via an insulating plate, and
A third electrode plate which is separated from the electrode plate of and extends along all the switching element chips, and (6) a first connection which connects the other main electrode of the switching element chip and the diode chip to the second electrode plate. A conductor, (7) a second connecting conductor connecting the control electrode of the switching element chip and the third electrode plate, (8) a first lead terminal provided on the first electrode plate, (9) ) A semiconductor module comprising: a second lead terminal provided on a portion of the second electrode plate in the vicinity of the diode chip; and (10) a third lead terminal provided on the third electrode plate. A power conversion device characterized by being provided. 【請求項３０】スイッチング素子が絶縁ゲートバイポー
ラトランジスタであることを特徴とする請求項２９記載
の電力変換装置。30. The power converter according to claim 29, wherein the switching element is an insulated gate bipolar transistor.
JP4013684A 1989-12-22 1992-01-29 Semiconductor module and power conversion device using the same Expired - Fee Related JP2751707B2 (en)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP4013684A JP2751707B2 (en) 1992-01-29 1992-01-29 Semiconductor module and power conversion device using the same
EP97122703A EP0838855B1 (en) 1991-09-20 1992-09-17 Semiconductor module
DE69226141T DE69226141T2 (en) 1991-09-20 1992-09-17 Three-phase three-stage inverter
EP04021377A EP1492220A3 (en) 1991-09-20 1992-09-17 IGBT-module
EP92115929A EP0533158B1 (en) 1991-09-20 1992-09-17 Three-phase three-level inverter device
EP07007832A EP1808954A3 (en) 1991-09-20 1992-09-17 IGBT-module
DE69233450T DE69233450T2 (en) 1991-09-20 1992-09-17 Semiconductor module
KR1019920017130A KR100323996B1 (en) 1991-09-20 1992-09-19 Inverter
US07/947,544 US5459655A (en) 1991-09-20 1992-09-21 Neutral-point clamped inverter device using semiconductor modules
US08/480,399 US5801936A (en) 1990-12-20 1995-06-07 Semiconductor module for a power conversion device
US08/473,937 US5731970A (en) 1989-12-22 1995-06-07 Power conversion device and semiconductor module suitable for use in the device
US08/979,778 US5929519A (en) 1989-12-22 1997-11-26 Semiconductor module including switching device chips and diode chips
KR1020000022459A KR100311538B1 (en) 1991-09-20 2000-04-27 A Power Conversion Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4013684A JP2751707B2 (en) 1992-01-29 1992-01-29 Semiconductor module and power conversion device using the same

Publications (2)

Publication Number Publication Date
JPH05206449A true JPH05206449A (en) 1993-08-13
JP2751707B2 JP2751707B2 (en) 1998-05-18

Family

ID=11840017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4013684A Expired - Fee Related JP2751707B2 (en) 1989-12-22 1992-01-29 Semiconductor module and power conversion device using the same

Country Status (1)

Country Link
JP (1) JP2751707B2 (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264765A (en) * 1995-03-27 1996-10-11 Hitachi Ltd Power chip carrier and power semiconductor device using the same
JPH1056029A (en) * 1996-08-12 1998-02-24 Toshiba Corp Semiconductor device and its measuring method
JPH1056130A (en) * 1996-08-12 1998-02-24 Toshiba Corp Semiconductor device
JPH10285907A (en) * 1997-04-10 1998-10-23 Toshiba Corp Power converting device
JPH11510000A (en) * 1995-06-21 1999-08-31 エービービー リサーチ リミテッド Transducer circuit, circuit coupling arrangement having at least one switching device, and circuit module
JP2002026708A (en) * 1995-06-28 2002-01-25 Fuji Electric Co Ltd High voltage resistance ic
US6521992B2 (en) 2000-04-21 2003-02-18 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Semiconductor apparatus
US6822338B2 (en) 2002-02-27 2004-11-23 Sanyo Electric Co., Ltd. Wiring structure of semiconductor device
JP2006502560A (en) * 2002-01-29 2006-01-19 アドバンスド パワー テクノロジー，インコーポレイテッド Split gate power module and method for suppressing its internal oscillation
JP2006512036A (en) * 2002-12-23 2006-04-06 ダナハー モーシヨン ストックホルム アクチボラグ Inverter type electric motor drive device
JP2008010617A (en) * 2006-06-29 2008-01-17 Matsushita Electric Ind Co Ltd Power semiconductor module
JP2009188346A (en) * 2008-02-08 2009-08-20 Denso Corp Semiconductor module
JP2015076562A (en) * 2013-10-11 2015-04-20 三菱電機株式会社 Power module
US9407166B2 (en) 2013-03-22 2016-08-02 Hitachi, Ltd. Inverter device
WO2017199723A1 (en) * 2016-05-20 2017-11-23 株式会社デンソー Semiconductor device
JP2018022846A (en) * 2016-08-05 2018-02-08 株式会社デンソー Semiconductor device
JP2019197763A (en) * 2018-05-08 2019-11-14 三菱電機株式会社 Semiconductor power module
JP2020202250A (en) * 2019-06-07 2020-12-17 三菱電機株式会社 Semiconductor device
US11251163B2 (en) 2019-12-18 2022-02-15 Fuji Electric Co., Ltd. Semiconductor device having circuit board interposed between two conductor layers
US11410907B2 (en) 2020-05-13 2022-08-09 Fuji Electric Co., Ltd. Semiconductor module
WO2022259646A1 (en) * 2021-06-10 2022-12-15 富士電機株式会社 Semiconductor device
US11658231B2 (en) 2019-12-17 2023-05-23 Fuji Electric Co., Ltd. Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160373A (en) * 1987-12-16 1989-06-23 Meidensha Corp Element array of inverter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160373A (en) * 1987-12-16 1989-06-23 Meidensha Corp Element array of inverter

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264765A (en) * 1995-03-27 1996-10-11 Hitachi Ltd Power chip carrier and power semiconductor device using the same
JP2006149195A (en) * 1995-06-21 2006-06-08 Cree Inc Converter circuit, and circuit having at least one switching device, and circuit module
JPH11510000A (en) * 1995-06-21 1999-08-31 エービービー リサーチ リミテッド Transducer circuit, circuit coupling arrangement having at least one switching device, and circuit module
JP2002026708A (en) * 1995-06-28 2002-01-25 Fuji Electric Co Ltd High voltage resistance ic
JPH1056029A (en) * 1996-08-12 1998-02-24 Toshiba Corp Semiconductor device and its measuring method
JPH1056130A (en) * 1996-08-12 1998-02-24 Toshiba Corp Semiconductor device
JPH10285907A (en) * 1997-04-10 1998-10-23 Toshiba Corp Power converting device
US6521992B2 (en) 2000-04-21 2003-02-18 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Semiconductor apparatus
JP2006502560A (en) * 2002-01-29 2006-01-19 アドバンスド パワー テクノロジー，インコーポレイテッド Split gate power module and method for suppressing its internal oscillation
JP4732692B2 (en) * 2002-01-29 2011-07-27 マイクロセミ コーポレーション Power module and manufacturing method thereof
US6822338B2 (en) 2002-02-27 2004-11-23 Sanyo Electric Co., Ltd. Wiring structure of semiconductor device
JP2006512036A (en) * 2002-12-23 2006-04-06 ダナハー モーシヨン ストックホルム アクチボラグ Inverter type electric motor drive device
JP2008010617A (en) * 2006-06-29 2008-01-17 Matsushita Electric Ind Co Ltd Power semiconductor module
JP2009188346A (en) * 2008-02-08 2009-08-20 Denso Corp Semiconductor module
JP4506848B2 (en) * 2008-02-08 2010-07-21 株式会社デンソー Semiconductor module
US9407166B2 (en) 2013-03-22 2016-08-02 Hitachi, Ltd. Inverter device
JP2015076562A (en) * 2013-10-11 2015-04-20 三菱電機株式会社 Power module
WO2017199723A1 (en) * 2016-05-20 2017-11-23 株式会社デンソー Semiconductor device
JP2017208498A (en) * 2016-05-20 2017-11-24 株式会社デンソー Semiconductor device
US10879782B2 (en) 2016-08-05 2020-12-29 Denso Corporation Semiconductor device having switching element suppressing potential variation
JP2018022846A (en) * 2016-08-05 2018-02-08 株式会社デンソー Semiconductor device
JP2019197763A (en) * 2018-05-08 2019-11-14 三菱電機株式会社 Semiconductor power module
JP2020202250A (en) * 2019-06-07 2020-12-17 三菱電機株式会社 Semiconductor device
US11658231B2 (en) 2019-12-17 2023-05-23 Fuji Electric Co., Ltd. Semiconductor device
US11251163B2 (en) 2019-12-18 2022-02-15 Fuji Electric Co., Ltd. Semiconductor device having circuit board interposed between two conductor layers
US11410907B2 (en) 2020-05-13 2022-08-09 Fuji Electric Co., Ltd. Semiconductor module
WO2022259646A1 (en) * 2021-06-10 2022-12-15 富士電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2751707B2 (en) 1998-05-18

Similar Documents

Publication Publication Date Title
JP2751707B2 (en) Semiconductor module and power conversion device using the same
US11532538B2 (en) Component structure, power module and power module assembly structure
EP0838855B1 (en) Semiconductor module
US5347158A (en) Semiconductor device having a particular terminal arrangement
EP1160866B1 (en) Semiconductor device with power wiring structure
JP4277169B2 (en) Power semiconductor module
US5929519A (en) Semiconductor module including switching device chips and diode chips
US5705848A (en) Power semiconductor module having a plurality of submodules
JP2004080993A (en) Low-inductance circuit arrangement for power semiconductor module
EP2099120B1 (en) Power converter
JP6864713B2 (en) Power module structure
KR101946074B1 (en) Three-level converter half-bridge
US5811878A (en) High-power semiconductor module
JPH114584A (en) Inverter device
US5617293A (en) Bridge module
JPH0878620A (en) Semiconductor device for electric power
JPH10323015A (en) Semiconductor power converter
US11973065B2 (en) Semiconductor arrangements
JP4246040B2 (en) Semiconductor device package
EP0527033B1 (en) Semiconductor module
JPH07221264A (en) Power semiconductor module and inverter device using it
CN110739294B (en) Power module structure
JPH0878619A (en) Semiconductor device for electric power
JP4154671B2 (en) Power semiconductor module

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees