JPH05206061A - 導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法 - Google Patents
導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法Info
- Publication number
- JPH05206061A JPH05206061A JP4175081A JP17508192A JPH05206061A JP H05206061 A JPH05206061 A JP H05206061A JP 4175081 A JP4175081 A JP 4175081A JP 17508192 A JP17508192 A JP 17508192A JP H05206061 A JPH05206061 A JP H05206061A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact plug
- conductive
- layer
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000009499 grossing Methods 0.000 title abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000007740 vapor deposition Methods 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 230000000873 masking effect Effects 0.000 claims abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- 239000002131 composite material Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims 5
- 230000003993 interaction Effects 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- PBYZMCDFOULPGH-UHFFFAOYSA-N tungstate Chemical compound [O-][W]([O-])(=O)=O PBYZMCDFOULPGH-UHFFFAOYSA-N 0.000 claims 1
- 238000000576 coating method Methods 0.000 abstract description 15
- 239000011248 coating agent Substances 0.000 abstract description 14
- 238000009835 boiling Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 78
- 235000012431 wafers Nutrition 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 239000006117 anti-reflective coating Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 導電性接触プラグと内部接続線を別々に製造
する方法およびこうして得られる接触プラグの提供。 【構成】 接触プラグ27はレーザによる平滑化とブラ
ンケットエッチングを利用して形成される。接触プラグ
27と内部接続線36は導電材料を実質的に同じ方法で
蒸着して形成する。接触プラグ27と内部接続線36の
間の接合性はレーザ平滑化法により高める。表面が平滑
化された誘電体層16を備えたウエハ13を用い、この
誘電体層16にマスキングによりコンタクトホールの位
置を定める。こうしてエッチングを施すと、誘電体層を
貫通して後に接触プラグと接触することになる接触領域
14に到達するコンタクトホールが得られる。ついで誘
電体層の上に第1の導電層を蒸着する。そして第1の導
電層の上に、反射防止コーティング(あるいは第1の導
電層より高い沸点を有する材料層)を蒸着する。
する方法およびこうして得られる接触プラグの提供。 【構成】 接触プラグ27はレーザによる平滑化とブラ
ンケットエッチングを利用して形成される。接触プラグ
27と内部接続線36は導電材料を実質的に同じ方法で
蒸着して形成する。接触プラグ27と内部接続線36の
間の接合性はレーザ平滑化法により高める。表面が平滑
化された誘電体層16を備えたウエハ13を用い、この
誘電体層16にマスキングによりコンタクトホールの位
置を定める。こうしてエッチングを施すと、誘電体層を
貫通して後に接触プラグと接触することになる接触領域
14に到達するコンタクトホールが得られる。ついで誘
電体層の上に第1の導電層を蒸着する。そして第1の導
電層の上に、反射防止コーティング(あるいは第1の導
電層より高い沸点を有する材料層)を蒸着する。
Description
【0001】
【産業上の利用分野】本発明は、半導体製造技術、特に
サブミクロン(μ以下のオーダー)単位の半導体装置の
製造プロセスにおける、導電層と金属製内部接続線との
間の金属による内部接続の製造方法に関する。
サブミクロン(μ以下のオーダー)単位の半導体装置の
製造プロセスにおける、導電層と金属製内部接続線との
間の金属による内部接続の製造方法に関する。
【0002】
【従来の技術】半導体の製造においては、電界効果トラ
ンジスタなどの電子装置が次々に導線(「内部接続線;i
nterconnect line」と呼ばれる)に接続される。この場
合、これら電子装置と内部接続線との間には、垂直な内
部接続プラグを装填するのが普通である。このプラグ
は、それらの電子装置と接触するように形成されるた
め、接触プラグと呼ばれる。また、電子装置のうちこの
プラグと接触する部分は、接触領域と呼ばれる。
ンジスタなどの電子装置が次々に導線(「内部接続線;i
nterconnect line」と呼ばれる)に接続される。この場
合、これら電子装置と内部接続線との間には、垂直な内
部接続プラグを装填するのが普通である。このプラグ
は、それらの電子装置と接触するように形成されるた
め、接触プラグと呼ばれる。また、電子装置のうちこの
プラグと接触する部分は、接触領域と呼ばれる。
【0003】接触プラグは、コンタクトホールと呼ばれ
る穴ないし空隙に形成され、電子装置と内部接続線との
電気的な結合を与える。本明細書においては、コンタク
トホールとは、半導体装置、より詳しくはその中の誘電
体層に形成されるチャネルのことであり、このチャネル
は電子装置の導電層を露出させるために形成する。よっ
て接触プラグは、この導電層に接触しながらコンタクト
ホールを充填することになる。
る穴ないし空隙に形成され、電子装置と内部接続線との
電気的な結合を与える。本明細書においては、コンタク
トホールとは、半導体装置、より詳しくはその中の誘電
体層に形成されるチャネルのことであり、このチャネル
は電子装置の導電層を露出させるために形成する。よっ
て接触プラグは、この導電層に接触しながらコンタクト
ホールを充填することになる。
【0004】現在までの技術では、接触プラグは金属の
タングステンでつくられ、他方内部接続線はアルミニウ
ムからつくられる。しかし、この場合には、複雑な製造
プロセスが必要である。すなわち、まずタングステンを
蒸着し、引き続いてエッチングするプロセスが必要であ
り、またアルミニウムを蒸着・エッチングするプロセス
も必要である。そして、この製造プロセスは、さらに機
械的・物理的な手段を要するため、ますます複雑になっ
てしまう。
タングステンでつくられ、他方内部接続線はアルミニウ
ムからつくられる。しかし、この場合には、複雑な製造
プロセスが必要である。すなわち、まずタングステンを
蒸着し、引き続いてエッチングするプロセスが必要であ
り、またアルミニウムを蒸着・エッチングするプロセス
も必要である。そして、この製造プロセスは、さらに機
械的・物理的な手段を要するため、ますます複雑になっ
てしまう。
【0005】そこで、一つ代替的に考え出されたのは、
接触プラグと内部接続線を、ともにアルミニウムただ一
つの蒸着によって形成してしまおうというものである。
しかし、この方法は両者の接合の歩留りが悪い。そこで
この欠点を正すため、従来から用いられているレーザに
よる平滑化を利用する場合がある。このレーザによる平
滑化とは、アルミニウムをパルス状のレーザエネルギー
に曝すものである。こうすると、このレーザエネルギー
はアルミニウムに熱エネルギーを与え、アルミニウムを
液化することによってその表面を平滑にする。しかし、
このレーザによる平滑化は、レーザのパルスが重畳した
ところでは、アルミニウムの固体表面が粗くなり、また
レーザが原因で生ずる液流の発生時に再結晶のためにク
ラックが生ずることがある。よって、このレーザ平滑化
法を利用する場合は、アルミニウムは、パターン形成が
難しく、また導電体としての信頼性に疑問が生じること
から、内部接続線の材料としては、適当でないことにな
る。
接触プラグと内部接続線を、ともにアルミニウムただ一
つの蒸着によって形成してしまおうというものである。
しかし、この方法は両者の接合の歩留りが悪い。そこで
この欠点を正すため、従来から用いられているレーザに
よる平滑化を利用する場合がある。このレーザによる平
滑化とは、アルミニウムをパルス状のレーザエネルギー
に曝すものである。こうすると、このレーザエネルギー
はアルミニウムに熱エネルギーを与え、アルミニウムを
液化することによってその表面を平滑にする。しかし、
このレーザによる平滑化は、レーザのパルスが重畳した
ところでは、アルミニウムの固体表面が粗くなり、また
レーザが原因で生ずる液流の発生時に再結晶のためにク
ラックが生ずることがある。よって、このレーザ平滑化
法を利用する場合は、アルミニウムは、パターン形成が
難しく、また導電体としての信頼性に疑問が生じること
から、内部接続線の材料としては、適当でないことにな
る。
【0006】
【発明が解決しょうとする課題】そこで、このような問
題を軽減し、プロセスウィンドー(Process Window)を
改善するため、アルミニウムの表面に反射防止コーティ
ング(Anti-ReflectiveCoating;ARC)を蒸着するこ
とがある。プロセスウィンドーとは、コンタクトホール
を完全に充填するのに必要な光学的効果と、光学的な研
磨(レーザによる平滑化)を開始させるのに必要な光学
的効果の差のことである。この反射防止コーティングは
より滑らかな平面を形成することができるが、この反射
防止コーティングとアルミニウムとの間で複合層を形成
するため、アルミニウムの抵抗率を増大させる。すなわ
ち、反射防止コーティングは普通アルミニウムより抵抗
率が高いため、これからできる複合層もアルミニウムよ
り抵抗率が高くなるのである。しかし、内部接続線にと
っては、高い抵抗率は障害になる。
題を軽減し、プロセスウィンドー(Process Window)を
改善するため、アルミニウムの表面に反射防止コーティ
ング(Anti-ReflectiveCoating;ARC)を蒸着するこ
とがある。プロセスウィンドーとは、コンタクトホール
を完全に充填するのに必要な光学的効果と、光学的な研
磨(レーザによる平滑化)を開始させるのに必要な光学
的効果の差のことである。この反射防止コーティングは
より滑らかな平面を形成することができるが、この反射
防止コーティングとアルミニウムとの間で複合層を形成
するため、アルミニウムの抵抗率を増大させる。すなわ
ち、反射防止コーティングは普通アルミニウムより抵抗
率が高いため、これからできる複合層もアルミニウムよ
り抵抗率が高くなるのである。しかし、内部接続線にと
っては、高い抵抗率は障害になる。
【0007】
【課題を解決するための手段および作用】本発明によれ
ば、レーザが原因で生じる液流に対してよい対策を施し
た方法により、アルミニウム製の接触プラグを有する半
導体装置が形成される。本発明においては、アルミニウ
ム製の内部接続線は、接触プラグを形成した後に形成さ
れる。
ば、レーザが原因で生じる液流に対してよい対策を施し
た方法により、アルミニウム製の接触プラグを有する半
導体装置が形成される。本発明においては、アルミニウ
ム製の内部接続線は、接触プラグを形成した後に形成さ
れる。
【0008】また本発明によれば、コンタクトホールに
マスクを施した後、コンタクトホールをエッチングす
る。そして、このエッチングの後は、第1の導電層を蒸
着する。ついでその後のレーザ平滑化を円滑に行えるよ
うにするため、反射防止コーティングを蒸着する。この
反射防止コーティングは導電層の抵抗率を増大させる
が、これは接触プラグの製造において反射防止コーティ
ングを使用することを妨げるものではない。導電層と反
射防止コーティングは、レーザによる平滑化にかけら
れ、ついでウェットエッチング、ドライエッチング、化
学−機械エッチング(CMP)、もしくはこれらを組合
せたエッチングにより、接触プラグと誘電体層を露出さ
せる。この際接触プラグは、誘電体層と実質的に共面を
共有する。CMPは典型的には誘電体層の除去に用いら
れるが、これを金属の除去に用いるのは本発明が初めて
である。以下の実施例においては、CMPにより、実質
的に誘電体層の表面と共面を有することになる接触プラ
グが得られる。こうして形成された接触プラグは、その
後形成される内部接続線と良好な電気的接合を有するよ
うになる。
マスクを施した後、コンタクトホールをエッチングす
る。そして、このエッチングの後は、第1の導電層を蒸
着する。ついでその後のレーザ平滑化を円滑に行えるよ
うにするため、反射防止コーティングを蒸着する。この
反射防止コーティングは導電層の抵抗率を増大させる
が、これは接触プラグの製造において反射防止コーティ
ングを使用することを妨げるものではない。導電層と反
射防止コーティングは、レーザによる平滑化にかけら
れ、ついでウェットエッチング、ドライエッチング、化
学−機械エッチング(CMP)、もしくはこれらを組合
せたエッチングにより、接触プラグと誘電体層を露出さ
せる。この際接触プラグは、誘電体層と実質的に共面を
共有する。CMPは典型的には誘電体層の除去に用いら
れるが、これを金属の除去に用いるのは本発明が初めて
である。以下の実施例においては、CMPにより、実質
的に誘電体層の表面と共面を有することになる接触プラ
グが得られる。こうして形成された接触プラグは、その
後形成される内部接続線と良好な電気的接合を有するよ
うになる。
【0009】CMPの後は、このCMPで生じた汚染物
質を除去するため、この段階まででき上がった半導体装
置を洗浄する。
質を除去するため、この段階まででき上がった半導体装
置を洗浄する。
【0010】洗浄の後は、第2の導電層を蒸着する。こ
の導電層は、次いでマスクを施してエッチングし、内部
接続線を形成する。なお、この内部接続線は、最初に内
部接続線用のくぼみをつくり、ついでこのくぼみの中に
アルミニウムを蒸着することによっても製造することが
できる。この方法は、他の製造プロセスにおける錵(に
え)の製造技術に似ているため、「錵法」と呼ばれる。
の導電層は、次いでマスクを施してエッチングし、内部
接続線を形成する。なお、この内部接続線は、最初に内
部接続線用のくぼみをつくり、ついでこのくぼみの中に
アルミニウムを蒸着することによっても製造することが
できる。この方法は、他の製造プロセスにおける錵(に
え)の製造技術に似ているため、「錵法」と呼ばれる。
【0011】本発明は、接触プラグと内部接続線を、実
質的に同じ材料と装置を用いて製造する方法を提供す
る。本発明の方法によれば、製造コストを安価なものに
することができる。また本発明の方法によれば、接触プ
ラグと内部接続線の製造に用いる材料とプロセスが同じ
であるため、これらを従来より速く製造することができ
る。また製造コストは、タングステン製接触プラグの製
造につきものの煩わしい機械類を使用しなくてすむこと
からも低減することができる。そこで、本発明において
は、接触プラグと内部接続線を共通の処理領域として共
通の製造装置を用い、これによって製造プロセスを簡略
化する。
質的に同じ材料と装置を用いて製造する方法を提供す
る。本発明の方法によれば、製造コストを安価なものに
することができる。また本発明の方法によれば、接触プ
ラグと内部接続線の製造に用いる材料とプロセスが同じ
であるため、これらを従来より速く製造することができ
る。また製造コストは、タングステン製接触プラグの製
造につきものの煩わしい機械類を使用しなくてすむこと
からも低減することができる。そこで、本発明において
は、接触プラグと内部接続線を共通の処理領域として共
通の製造装置を用い、これによって製造プロセスを簡略
化する。
【0012】本発明によれば、接触プラグと内部接続線
との間で良好な電気的接合が確保される。
との間で良好な電気的接合が確保される。
【0013】レーザによる平滑化を行うと、これまで
は、その最中に生ずる液流にレーザパルスが重畳したと
ころでは金属表面が粗くなり、また液流によって反射防
止コーティングと金属が混じり合い、内部接続線の抵抗
が増大するという問題が起こっていたが、本発明におい
ては、内部接続線の材料となる金属に対してはレーザに
よる平滑化を行わないため、これらの問題は生じない。
は、その最中に生ずる液流にレーザパルスが重畳したと
ころでは金属表面が粗くなり、また液流によって反射防
止コーティングと金属が混じり合い、内部接続線の抵抗
が増大するという問題が起こっていたが、本発明におい
ては、内部接続線の材料となる金属に対してはレーザに
よる平滑化を行わないため、これらの問題は生じない。
【0014】本発明においては、他の合金からなる金属
膜を使うこともできる。この金属膜は、コンタクトホー
ルの充填にも内部接続線の形成にも用いることができ、
レーザによる平滑化を最適なものにする。
膜を使うこともできる。この金属膜は、コンタクトホー
ルの充填にも内部接続線の形成にも用いることができ、
レーザによる平滑化を最適なものにする。
【0015】さらに本発明の方法においては、反射防止
コーティングが、これまでの技術におけるように金属と
混合して抵抗率を増加させるおそれがなく、レーザによ
る平滑化の効果を増大させるため、レーザによる液流で
充填されるコンタクトホールに係るプロセスウィンドー
を拡大することができる。
コーティングが、これまでの技術におけるように金属と
混合して抵抗率を増加させるおそれがなく、レーザによ
る平滑化の効果を増大させるため、レーザによる液流で
充填されるコンタクトホールに係るプロセスウィンドー
を拡大することができる。
【0016】
【実施例】本発明は、以下に説明するような接触プラグ
を製造する方法、ならびにこの方法で製造されるプラグ
に関する。
を製造する方法、ならびにこの方法で製造されるプラグ
に関する。
【0017】1図1は、本発明の方法に当って用意した
半導体ウエハ11を示す。このウエハ11においては、
シリコン基板13の上に電界効果トランジスタ(FE
T;FieldEffect Transistor)12が形成されている
が、ドレイン電極14およびソース電極15はそれぞれ
ドープされている。しかし、このFET12は、電気的
接合を有する装置の一例に過ぎない。ところで、このウ
エハ11の全表面は、二酸化ケイ素の誘電体層16で覆
われ、この誘電体層16の上部は平滑化されている。そ
して、この二酸化ケイ素誘電体層16は、ホウ素または
リンでドープしてもよい。本発明を十分に説明するた
め、以下では、接触プラグは誘電体層16を貫通して形
成され、また接触プラグは、誘電体層16と実質的に同
じ高さの表面(同表面または共面)を有しながら、FE
T12のドレイン電極14と接続することとする。
半導体ウエハ11を示す。このウエハ11においては、
シリコン基板13の上に電界効果トランジスタ(FE
T;FieldEffect Transistor)12が形成されている
が、ドレイン電極14およびソース電極15はそれぞれ
ドープされている。しかし、このFET12は、電気的
接合を有する装置の一例に過ぎない。ところで、このウ
エハ11の全表面は、二酸化ケイ素の誘電体層16で覆
われ、この誘電体層16の上部は平滑化されている。そ
して、この二酸化ケイ素誘電体層16は、ホウ素または
リンでドープしてもよい。本発明を十分に説明するた
め、以下では、接触プラグは誘電体層16を貫通して形
成され、また接触プラグは、誘電体層16と実質的に同
じ高さの表面(同表面または共面)を有しながら、FE
T12のドレイン電極14と接続することとする。
【0018】さて、図2を参照すると、ウエハ11の誘
電体16の表層には第1のフォトレジストマスク17が
形成されている。このフォトレジストマスク17は、誘
電体層16の表面において、所望のコンタクトホール1
8(図3に示す)の形状を規定する。この図において
は、ただ1個のコンタクトホールのみを示した。そし
て、酸化膜(二酸化ケイ素誘電体層16)について、最
初のドライエッチングを施すと、コンタクトホール18
が形成され、このコンタクトホール18は、後に導電性
の材料により充填される。
電体16の表層には第1のフォトレジストマスク17が
形成されている。このフォトレジストマスク17は、誘
電体層16の表面において、所望のコンタクトホール1
8(図3に示す)の形状を規定する。この図において
は、ただ1個のコンタクトホールのみを示した。そし
て、酸化膜(二酸化ケイ素誘電体層16)について、最
初のドライエッチングを施すと、コンタクトホール18
が形成され、このコンタクトホール18は、後に導電性
の材料により充填される。
【0019】図3には、誘電体層16をエッチングし、
さらに第1のフォトマスク17を除去して形成したコン
タクトホール18が示されている。本実施例において
は、誘電体層16が後のアルミニウム蒸着の際相互作用
を起こさないよう、この上にバリア(barrier)層19を
蒸着する。このバリア層19は、タングステン、窒化タ
ングステン、チタンあるいは窒化チタンである。
さらに第1のフォトマスク17を除去して形成したコン
タクトホール18が示されている。本実施例において
は、誘電体層16が後のアルミニウム蒸着の際相互作用
を起こさないよう、この上にバリア(barrier)層19を
蒸着する。このバリア層19は、タングステン、窒化タ
ングステン、チタンあるいは窒化チタンである。
【0020】図4は、誘電体層16の上に蒸着した導電
層22を示す。好ましい態様においては、この導電層2
2はアルミニウムからつくるが、銅、金、チタンあるい
はモリブデンなど他の金属からつくることもできる。こ
の図4においては、コンタクトホール18は、まだ導電
層22で完全に充填されてはいない。そして、導電層2
2のうちコンタクトホール18の垂直な壁に隣接する部
分は、導電層22のうちのドレイン電極14上に位置す
る部分とは、最小限の接触しかもたない。したがって、
コンタクトホール18の中心付近には空隙が残り、後に
コンタクトホール18を覆って形成される内部接続線と
は十分な電気的接合を形成しない。よって、もしこの不
十分な接合を正す工程をとらなければ、そのトランジス
タは作動しないか、または断続的にしか作動しないもの
になる。そこで、前述のレーザ平滑化は、この接触プラ
グの接合不全を正すために用いられる。つまり、接触プ
ラグの表面が平滑であると、後にこの表面上に形成され
る内部接続線との間で良好な電気的接合が得られること
になる。
層22を示す。好ましい態様においては、この導電層2
2はアルミニウムからつくるが、銅、金、チタンあるい
はモリブデンなど他の金属からつくることもできる。こ
の図4においては、コンタクトホール18は、まだ導電
層22で完全に充填されてはいない。そして、導電層2
2のうちコンタクトホール18の垂直な壁に隣接する部
分は、導電層22のうちのドレイン電極14上に位置す
る部分とは、最小限の接触しかもたない。したがって、
コンタクトホール18の中心付近には空隙が残り、後に
コンタクトホール18を覆って形成される内部接続線と
は十分な電気的接合を形成しない。よって、もしこの不
十分な接合を正す工程をとらなければ、そのトランジス
タは作動しないか、または断続的にしか作動しないもの
になる。そこで、前述のレーザ平滑化は、この接触プラ
グの接合不全を正すために用いられる。つまり、接触プ
ラグの表面が平滑であると、後にこの表面上に形成され
る内部接続線との間で良好な電気的接合が得られること
になる。
【0021】レーザによる平滑化作用を最適なものにす
るため、反射防止コーティング(反射防止コーティン
グ)24をブランケット蒸着する。この反射防止コーテ
ィングには、チタン、窒化チタン、タングステンまたは
窒化タングステンを用いることができる。この反射防止
コーティング24は、図5に示すように、導電層22を
被覆しながら形成される。反射防止コーティング24は
アルミニウムよりも高い抵抗率を有するため、これがア
ルミニウムと混合されたときは、アルミニウムの抵抗率
を増加させる。しかし、反射率の低い反射防止コーティ
ングは、沸点が高いため、レーザによる平滑化のプロセ
スウィンドーを改善する。アルミニウムの抵抗率を増大
させることは、内部接続線の製造に当っては避けるべき
であるが、この抵抗率の増大したアルミニウムが接触プ
ラグだけに使用される場合は、さほどの悪影響をもたら
さない。
るため、反射防止コーティング(反射防止コーティン
グ)24をブランケット蒸着する。この反射防止コーテ
ィングには、チタン、窒化チタン、タングステンまたは
窒化タングステンを用いることができる。この反射防止
コーティング24は、図5に示すように、導電層22を
被覆しながら形成される。反射防止コーティング24は
アルミニウムよりも高い抵抗率を有するため、これがア
ルミニウムと混合されたときは、アルミニウムの抵抗率
を増加させる。しかし、反射率の低い反射防止コーティ
ングは、沸点が高いため、レーザによる平滑化のプロセ
スウィンドーを改善する。アルミニウムの抵抗率を増大
させることは、内部接続線の製造に当っては避けるべき
であるが、この抵抗率の増大したアルミニウムが接触プ
ラグだけに使用される場合は、さほどの悪影響をもたら
さない。
【0022】ところで、バリア層19、導電層22およ
び反射防止コーティング24の蒸着は、化学蒸着(CV
D;Chemical Vapor Deposition)、スパッタ蒸着などい
くつかの手段で行うことができるが、スパッタ蒸着が好
ましい。
び反射防止コーティング24の蒸着は、化学蒸着(CV
D;Chemical Vapor Deposition)、スパッタ蒸着などい
くつかの手段で行うことができるが、スパッタ蒸着が好
ましい。
【0023】図6は、図5の状態からレーザによる平滑
化を施した後の半導体ウエハ11を示す。反射防止コー
ティング24と導電層22は、レーザによる平滑化で生
じた液流により互いに混合され、複合層25を形成す
る。複合層25は、レーザで生ずる液流により形成さ
れ、そしてその液流が止むとともに固化する実質的に均
一な層である。レーザによる平滑化は、先のコンタクト
ホール18の空隙を充填し、後に形成される内部接続線
との接合が良好になるよう、表面が平滑化するまで複合
層25を流動化させるのに十分な熱エネルギーを与え
る。
化を施した後の半導体ウエハ11を示す。反射防止コー
ティング24と導電層22は、レーザによる平滑化で生
じた液流により互いに混合され、複合層25を形成す
る。複合層25は、レーザで生ずる液流により形成さ
れ、そしてその液流が止むとともに固化する実質的に均
一な層である。レーザによる平滑化は、先のコンタクト
ホール18の空隙を充填し、後に形成される内部接続線
との接合が良好になるよう、表面が平滑化するまで複合
層25を流動化させるのに十分な熱エネルギーを与え
る。
【0024】図7および斜視図の図8においては、複合
層25とバリア層19はエッチングされ、誘電体層16
の表面26が露出し、また接触プラグ27は誘電体層1
6の表面26と実質的に共面をなす表面28を有するま
でになっている。図8の破線30に沿った断面を示すの
が図7である。
層25とバリア層19はエッチングされ、誘電体層16
の表面26が露出し、また接触プラグ27は誘電体層1
6の表面26と実質的に共面をなす表面28を有するま
でになっている。図8の破線30に沿った断面を示すの
が図7である。
【0025】この際、複合層25およびバリア層19
は、化学−機械磨き(Chemical-Mechanical Polishing;
CMP)によりエッチングする。ここでのエッチングは
純粋に化学的なもの、あるいは純粋に機械的なものであ
ってもよいが、やはりCMPが好ましい。このCMPに
ついては、米国特許出願第07/586,996号(発明の名称
「半導体ウエハの機械平滑化における終点検出の方法お
よび装置」)、ならびに同第07/686,686(発明の名称は
同じ)に説明されている。CMPは、複合層25および
バリア層19を制御しながら除去し、実質的に誘電体層
16と同表面28を共有する接触プラグ27を形成す
る。このCMPによって形成される共面28は、標準的
なエッチングの場合に見られるような接触プラグの凹み
が生じないため、この後に形成される内部接続線と良好
な電気的接合を形成する。
は、化学−機械磨き(Chemical-Mechanical Polishing;
CMP)によりエッチングする。ここでのエッチングは
純粋に化学的なもの、あるいは純粋に機械的なものであ
ってもよいが、やはりCMPが好ましい。このCMPに
ついては、米国特許出願第07/586,996号(発明の名称
「半導体ウエハの機械平滑化における終点検出の方法お
よび装置」)、ならびに同第07/686,686(発明の名称は
同じ)に説明されている。CMPは、複合層25および
バリア層19を制御しながら除去し、実質的に誘電体層
16と同表面28を共有する接触プラグ27を形成す
る。このCMPによって形成される共面28は、標準的
なエッチングの場合に見られるような接触プラグの凹み
が生じないため、この後に形成される内部接続線と良好
な電気的接合を形成する。
【0026】また、本実施例においては、一部化学的な
エッチングを採用することもできる。しかし、このエッ
チングは、誘電体層16が露出する前に止めなければな
らない。そして、その後CMPにより、誘電体層16と
接触プラグ27を露出させる。
エッチングを採用することもできる。しかし、このエッ
チングは、誘電体層16が露出する前に止めなければな
らない。そして、その後CMPにより、誘電体層16と
接触プラグ27を露出させる。
【0027】なお、CMPの後は、CMPにより生じた
残留物を除去するため、ウエハを洗浄する必要がある。
残留物を除去するため、ウエハを洗浄する必要がある。
【0028】この構造体においては、内部接続線は接触
プラグ27に対して形成される。すなわち、内部接続線
は、接触プラグ27の垂直な側壁に接するか、または接
触プラグ27の表面28に接触する誘電体層16に重ね
合わさる形で、誘電体層16において形成される。これ
までの方法は錵(にえ)法と呼ばれるが、つぎの後者の
方法の方がより好ましく、これを以下に詳細に説明す
る。
プラグ27に対して形成される。すなわち、内部接続線
は、接触プラグ27の垂直な側壁に接するか、または接
触プラグ27の表面28に接触する誘電体層16に重ね
合わさる形で、誘電体層16において形成される。これ
までの方法は錵(にえ)法と呼ばれるが、つぎの後者の
方法の方がより好ましく、これを以下に詳細に説明す
る。
【0029】図9においては、誘電体層16と接触プラ
グ27の上に重ねて、導電性の内部接続層32が蒸着さ
れている。この導電性内部接続層32として好ましいの
は、アルミニウム・シリコン・銅、アルミニウム・チタ
ン、あるいはアルミニウム・銅などのアルミニウム合金
である。また、導電性内部接続層32には、銅、金、チ
タンあるいはモリブデンの合金など他の材料を用いるこ
ともできる。内部接続層32はCVD、スパッタ蒸着等
種々の方法で蒸着することができるが、好ましいのはス
パッタ蒸着である。その他図9には、内部接続層32の
上にあって、接触プラグ27と接続する内部接続線を形
成すべく配置されたマスク34も示されている。
グ27の上に重ねて、導電性の内部接続層32が蒸着さ
れている。この導電性内部接続層32として好ましいの
は、アルミニウム・シリコン・銅、アルミニウム・チタ
ン、あるいはアルミニウム・銅などのアルミニウム合金
である。また、導電性内部接続層32には、銅、金、チ
タンあるいはモリブデンの合金など他の材料を用いるこ
ともできる。内部接続層32はCVD、スパッタ蒸着等
種々の方法で蒸着することができるが、好ましいのはス
パッタ蒸着である。その他図9には、内部接続層32の
上にあって、接触プラグ27と接続する内部接続線を形
成すべく配置されたマスク34も示されている。
【0030】さて図10には、導電性内部接続線32を
ドライプラズマ化学エッチングにより形成した内部接続
線36が示されている。しかし、この場合は他のエッチ
ング方法も用いることができる。本実施例においては、
接触プラグ27は誘電体層16と共面を有するため、接
触プラグ27と内部接続線36は、良好な電気的接合を
保つ。
ドライプラズマ化学エッチングにより形成した内部接続
線36が示されている。しかし、この場合は他のエッチ
ング方法も用いることができる。本実施例においては、
接触プラグ27は誘電体層16と共面を有するため、接
触プラグ27と内部接続線36は、良好な電気的接合を
保つ。
【0031】図11と図12は、高解像度走査型電子顕
微鏡(SEM)で撮影した顕微鏡写真を模写した図であ
る。
微鏡(SEM)で撮影した顕微鏡写真を模写した図であ
る。
【0032】図11は、接触プラグ27とこの接触プラ
グ27の上に重なる内部接続線36で構成される複合層
の断面を示す。この図から、接触プラグ27と内部接続
線36との接合は完全でこの接合工程の歩留りがよいこ
と、また複合層に電気的接合を妨げる気泡はないことが
分る。
グ27の上に重なる内部接続線36で構成される複合層
の断面を示す。この図から、接触プラグ27と内部接続
線36との接合は完全でこの接合工程の歩留りがよいこ
と、また複合層に電気的接合を妨げる気泡はないことが
分る。
【0033】図12は、誘電体層16の共面26と接触
プラグ27の共面28の平面を示す顕微鏡写真を模写し
た図である。
プラグ27の共面28の平面を示す顕微鏡写真を模写し
た図である。
【0034】図11と図12はともに、誘電体層16の
表面26と接触プラグ27の表面28がなす実質的な共
面を示したものである。図11によれば、内部接続線3
6は、接触プラグ27と良好な電気的接合を保っている
ことが分る。
表面26と接触プラグ27の表面28がなす実質的な共
面を示したものである。図11によれば、内部接続線3
6は、接触プラグ27と良好な電気的接合を保っている
ことが分る。
【0035】最後に、本明細書ではほんの数例を示した
だけであるが、当業者には、本発明の範囲を逸脱しない
範囲で、これらの態様に変更を加えることも可能であろ
う。
だけであるが、当業者には、本発明の範囲を逸脱しない
範囲で、これらの態様に変更を加えることも可能であろ
う。
【0036】
【発明の効果】以上説明したように、本発明によれば、
接触プラグと内部接続線を、実質的に同じ材料と装置を
用いて製造することができ、製造コストを安価に、また
税像プロセスを迅速なものにすることができる。また本
発明によれば、レーザの照射に係る金属表面を粗くした
り、クラックを生じたりすることなく、また内部接続線
の抵抗を増大することなく、レーザによる平滑化を用い
て接触プラグと内部接続線との間に良好な電気的接合を
確保することができる。
接触プラグと内部接続線を、実質的に同じ材料と装置を
用いて製造することができ、製造コストを安価に、また
税像プロセスを迅速なものにすることができる。また本
発明によれば、レーザの照射に係る金属表面を粗くした
り、クラックを生じたりすることなく、また内部接続線
の抵抗を増大することなく、レーザによる平滑化を用い
て接触プラグと内部接続線との間に良好な電気的接合を
確保することができる。
【図1】シリコン基板中にドレイン電極として所望の導
電型にドープされた領域を有し、かつ全体が平滑化され
た二酸化ケイ素の誘電体層で覆われた電界効果トランジ
スタ(FET)を表す部分的に処理された半導体ウエハ
の一部を示す断面図。
電型にドープされた領域を有し、かつ全体が平滑化され
た二酸化ケイ素の誘電体層で覆われた電界効果トランジ
スタ(FET)を表す部分的に処理された半導体ウエハ
の一部を示す断面図。
【図2】コンタクトホールを形成するための第1のフォ
トマスク工程を施した後の図1のウエハ部の断面図。
トマスク工程を施した後の図1のウエハ部の断面図。
【図3】コンタクトホールを形成するため酸化物の第1
のドライエッチング、第1のフォトマスクの除去および
バリア層のブランケット蒸着を施した後の図2のウエハ
部の断面図。
のドライエッチング、第1のフォトマスクの除去および
バリア層のブランケット蒸着を施した後の図2のウエハ
部の断面図。
【図4】アルミニウム蒸着後の図3のウエハ部の断面
図。
図。
【図5】反射防止コーティング蒸着後の図4のウエハ部
の断面図。
の断面図。
【図6】レーザによる平滑化後の図5のウエハ部の断面
図。
図。
【図7】誘電体層の上に重なる複合層およびバリア層を
除去した後の図6のウエハ部の断面図。
除去した後の図6のウエハ部の断面図。
【図8】図7と等尺で破線により図7の断面を示す、図
7のウエハ部の断面図。
7のウエハ部の断面図。
【図9】アルミニウム内部接続層を蒸着し、かつ内部接
続線を形成するためこのアルミニウム内部接続層にマス
クを施した後の図7のウエハ部の断面図。
続線を形成するためこのアルミニウム内部接続層にマス
クを施した後の図7のウエハ部の断面図。
【図10】内部接続線を形成するためアルミニウム内部
接続層をエッチングした後の図9のウエハ部の等尺斜視
図。
接続層をエッチングした後の図9のウエハ部の等尺斜視
図。
【図11】本発明の一実施例により形成される接触プラ
グとこの接触プラグに重なる内部接続線で構成される複
合層の断面を示す電子顕微鏡写真を模写した図。
グとこの接触プラグに重なる内部接続線で構成される複
合層の断面を示す電子顕微鏡写真を模写した図。
【図12】本発明の一実施例により形成される接触プラ
グと誘電体層の共面を示す電子顕微鏡写真を模写した
図。
グと誘電体層の共面を示す電子顕微鏡写真を模写した
図。
11 半導体ウエハ 14 ドレイン電極 16 誘電体層 18 コンタクトホール 19 バリア層 22 導電層 24 反射防止コーティング 25 複合層 27 接触プラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリス・シー・ユウ アメリカ合衆国、83702−3148 アイダホ 州、ボイーズ、スチュワート・アベニュー 2801 (72)発明者 マーク・イー・タトル アメリカ合衆国、83712−6661 アイダホ 州、ボイーズ、テーブルロック・ロード 1998 (72)発明者 トラング・ティー・ドーン アメリカ合衆国、83712−6668 アイダホ 州、ボイーズ、シェナンドア・ドライブ 1574
Claims (11)
- 【請求項1】 空隙を実質的に充填する方法であって、 a)少なくとも空隙(18)に材料(22)を蒸着する
工程と、 b)前記空隙(18)中の材料(22)が液状になるよ
う、材料(22)にレーザを照射する工程と、 c)前記材料(22)へのレーザの照射を中止する工程
を含む方法。 - 【請求項2】 前記方法はさらに被作業物(11)に前
記材料(22)を受け入れ・収納可能な空隙(18)を
形成する工程を含む請求項1記載の方法。 - 【請求項3】 前記方法はさらに前記被作業物(11)
から過剰の材料(22)を除去し、空隙(18)を実質
的に前記材料(22)で充填させる工程を含む請求項2
記載の方法。 - 【請求項4】 接触プラグ(27)を形成する方法であ
って、 a)接触領域(14)を露出させるため、被作業物(1
1)に、この接触領域(14)と接して少なくとも1つ
の側壁を有し、接触領域(14)とともに材料(22)
を受け入れ・収容可能なコンタクトホール(18)を形
成する工程と、 b)前記コンタクトホール(18)に材料(22)を蒸
着する工程と、 c)前記材料(22)が液状となるよう、材料(22)
にレーザを照射する工程と、 d)前記材料(22)へのレーザ照射を中止し、前記材
料(22)を固化させて、前記コンタクトホール(1
8)の少なくとも一部に、前記接触領域(14)と実質
的に接触する接触プラグ(27)を形成する工程と、 e)前記材料(22)が実質的にコンタクトホール(1
8)内に納まるよう、前記被作業物(11)から過剰の
材料(22)を除去する工程を含む方法。 - 【請求項5】 前記蒸着材料(22)と前記被作業物
(11)の相互作用を防ぐため、さらに保護バリア層
(19)を使用する工程を含む請求項1または4のいず
れか一項記載の方法。 - 【請求項6】 半導体導電領域(14)に重なる誘電体
層(16)中に接触プラグ(27)を形成する方法であ
って、 a)誘電体層(16)をマスクする工程と、 b)前記誘電体層(16)をエッチングして、少なくと
も一つの側壁を有し、材料(22)を受け入れ・収容可
能なコンタクトホール(18)を形成し、またこのコン
タクトホール(18)に接合してこのコンタクトホール
(18)とともに材料(22)を保持する導電領域(1
4)の一部を露出させる工程と、 c)前記コンタクトホール(18)の少なくとも一つの
側壁に保護バリア層(19)を蒸着する工程と、 d)前記保護バリア層(19)に前記誘電体層(16)
と前記導電材料(22)の相互作用を防止させながら、
少なくとも前記コンタクトホール(18)内に導電材料
(22)を蒸着する工程と、 e)前記導電材料(22)の上にレーザエネルギーを吸
収する反射防止材料(24)を蒸着する工程と、 f)前記蒸着した導電材料(22)と反射防止材料(2
4)に対し、これら導電材料(22)と反射防止材料
(24)に熱エネルギーを与えて液化・流動化させ、こ
れら導電材料(22)と反射防止材料(24)を含んで
前記導電領域(14)と実質的に接触する複合層(2
5)を形成するレーザを照射する工程と、 g)前記レーザの照射を中止し、前記複合層(25)を
固化させて接触プラグ(27)を形成する工程と、 h)前記複合層(25)をブランケットエッチングし
て、底部が前記接触領域(14)と実質的に接触し、ま
た上部は前記誘電体層(16)の表面と実質的に共面を
共有する接触プラグ27の形状を定める工程を含む方
法。 - 【請求項7】 前記方法は、さらに前記接触プラグ(2
7)と接触する導電性の内部接続線(36)を形成する
工程を含む請求項6記載の方法。 - 【請求項8】 前記導電材料(22)の蒸着、前記反射
防止材料(24)の蒸着および前記保護バリア層(1
9)の蒸着はスパッタ蒸着および化学蒸着により行われ
る請求項6記載の方法。 - 【請求項9】 前記保護バリア層(19)はタングステ
ン酸チタンまたは窒化チタンからつくられる請求項6記
載の方法。 - 【請求項10】 前記導電層(22)はアルミニウム、
銅、金、チタンおよびモリブデンからつくられる請求項
6記載の方法。 - 【請求項11】 前記反射防止材料(24)は、チタ
ン、窒化チタン、タングステンおよび窒化タングステン
からつくられる請求項6記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/713,187 US5124780A (en) | 1991-06-10 | 1991-06-10 | Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization |
US07/713187 | 1991-06-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05206061A true JPH05206061A (ja) | 1993-08-13 |
Family
ID=24865143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4175081A Pending JPH05206061A (ja) | 1991-06-10 | 1992-06-10 | 導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5124780A (ja) |
JP (1) | JPH05206061A (ja) |
DE (1) | DE4219016A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9842738B2 (en) | 2014-04-09 | 2017-12-12 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
KR20200125441A (ko) * | 2019-04-24 | 2020-11-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 상호접속을 위한 방법 및 구조물 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231053A (en) * | 1990-12-27 | 1993-07-27 | Intel Corporation | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device |
JPH06177127A (ja) * | 1991-05-30 | 1994-06-24 | Sony Corp | 配線形成方法 |
KR950012918B1 (ko) * | 1991-10-21 | 1995-10-23 | 현대전자산업주식회사 | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 |
JP3124101B2 (ja) * | 1992-01-30 | 2001-01-15 | ローム株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US5288665A (en) * | 1992-08-12 | 1994-02-22 | Applied Materials, Inc. | Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures |
US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
US5540810A (en) * | 1992-12-11 | 1996-07-30 | Micron Technology Inc. | IC mechanical planarization process incorporating two slurry compositions for faster material removal times |
KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
US5395801A (en) * | 1993-09-29 | 1995-03-07 | Micron Semiconductor, Inc. | Chemical-mechanical polishing processes of planarizing insulating layers |
JP2797933B2 (ja) * | 1993-11-30 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
US5585308A (en) * | 1993-12-23 | 1996-12-17 | Sgs-Thomson Microelectronics, Inc. | Method for improved pre-metal planarization |
US6475903B1 (en) * | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
KR100281887B1 (ko) * | 1994-01-18 | 2001-03-02 | 윤종용 | 반도체장치의 제조방법 |
US5364817A (en) * | 1994-05-05 | 1994-11-15 | United Microelectronics Corporation | Tungsten-plug process |
US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
US5614114A (en) * | 1994-07-18 | 1997-03-25 | Electro Scientific Industries, Inc. | Laser system and method for plating vias |
EP0697723A3 (en) * | 1994-08-15 | 1997-04-16 | Ibm | Method of metallizing an insulating layer |
US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
US5527423A (en) * | 1994-10-06 | 1996-06-18 | Cabot Corporation | Chemical mechanical polishing slurry for metal layers |
AU4290396A (en) * | 1994-11-30 | 1996-06-19 | Micron Technology, Inc. | A method of depositing tungsten nitride using a source gas comprising silicon |
US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
EP0720227B1 (en) * | 1994-12-29 | 2004-12-01 | STMicroelectronics, Inc. | Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head |
US5658829A (en) * | 1995-02-21 | 1997-08-19 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
US6271120B1 (en) * | 1995-03-10 | 2001-08-07 | Advanced Micro Devices, Inc. | Method of enhanced silicide layer for advanced metal diffusion barrier layer application |
US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
KR0167889B1 (ko) * | 1995-06-09 | 1999-02-01 | 김주용 | 반도체 소자의 비아홀의 형성방법 |
JPH09116015A (ja) * | 1995-09-15 | 1997-05-02 | Korea Electron Telecommun | 接触ホール埋立方法 |
US5967030A (en) | 1995-11-17 | 1999-10-19 | Micron Technology, Inc. | Global planarization method and apparatus |
US5730835A (en) * | 1996-01-31 | 1998-03-24 | Micron Technology, Inc. | Facet etch for improved step coverage of integrated circuit contacts |
US5622894A (en) * | 1996-03-15 | 1997-04-22 | Taiwan Semiconductor Manufacturing Company Ltd | Process to minimize a seam in tungsten filled contact holes |
US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
KR100226752B1 (ko) * | 1996-08-26 | 1999-10-15 | 구본준 | 반도체소자의 배선형성방법 |
US5841179A (en) * | 1996-08-28 | 1998-11-24 | Advanced Micro Devices, Inc. | Conductive layer with anti-reflective surface portion |
US5926736A (en) | 1996-10-30 | 1999-07-20 | Stmicroelectronics, Inc. | Low temperature aluminum reflow for multilevel metallization |
US20040222525A1 (en) * | 1997-03-14 | 2004-11-11 | Rhodes Howard E. | Advanced VLSI metallization |
US6316363B1 (en) | 1999-09-02 | 2001-11-13 | Micron Technology, Inc. | Deadhesion method and mechanism for wafer processing |
US6331488B1 (en) * | 1997-05-23 | 2001-12-18 | Micron Technology, Inc. | Planarization process for semiconductor substrates |
US5929526A (en) * | 1997-06-05 | 1999-07-27 | Micron Technology, Inc. | Removal of metal cusp for improved contact fill |
KR100266749B1 (ko) * | 1997-06-11 | 2000-09-15 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
US5926740A (en) * | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
US5920763A (en) * | 1997-08-21 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for improving the structural integrity of stacked capacitors |
US5976976A (en) | 1997-08-21 | 1999-11-02 | Micron Technology, Inc. | Method of forming titanium silicide and titanium by chemical vapor deposition |
US6143362A (en) * | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
US6284316B1 (en) | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
KR100333724B1 (ko) | 1998-06-30 | 2002-09-17 | 주식회사 하이닉스반도체 | 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법 |
US6294459B1 (en) * | 1998-09-03 | 2001-09-25 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
US6218316B1 (en) | 1998-10-22 | 2001-04-17 | Micron Technology, Inc. | Planarization of non-planar surfaces in device fabrication |
US6423626B1 (en) | 1998-11-02 | 2002-07-23 | Micron Technology, Inc. | Removal of metal cusp for improved contact fill |
US6291363B1 (en) | 1999-03-01 | 2001-09-18 | Micron Technology, Inc. | Surface treatment of DARC films to reduce defects in subsequent cap layers |
US6518172B1 (en) | 2000-08-29 | 2003-02-11 | Micron Technology, Inc. | Method for applying uniform pressurized film across wafer |
US8258057B2 (en) * | 2006-03-30 | 2012-09-04 | Intel Corporation | Copper-filled trench contact for transistor performance improvement |
US20080174027A1 (en) * | 2007-01-22 | 2008-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor interconnect structure with rounded edges and method for forming the same |
CN102237454A (zh) * | 2010-04-29 | 2011-11-09 | 展晶科技(深圳)有限公司 | 半导体光电元件及其制造方法 |
CN111863712B (zh) * | 2019-04-24 | 2024-07-16 | 台湾积体电路制造股份有限公司 | 半导体结构和形成半导体结构的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6353949A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 金属配線の形成方法 |
JPH0279433A (ja) * | 1988-09-14 | 1990-03-20 | Sony Corp | 配線膜形成方法 |
JPH033331A (ja) * | 1989-05-31 | 1991-01-09 | Sony Corp | 配線の形成方法 |
JPH0355845A (ja) * | 1989-07-25 | 1991-03-11 | Matsushita Electric Ind Co Ltd | 配線形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4681795A (en) * | 1985-06-24 | 1987-07-21 | The United States Of America As Represented By The Department Of Energy | Planarization of metal films for multilevel interconnects |
US4981550A (en) * | 1987-09-25 | 1991-01-01 | At&T Bell Laboratories | Semiconductor device having tungsten plugs |
FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
WO1990000476A1 (en) * | 1988-07-12 | 1990-01-25 | The Regents Of The University Of California | Planarized interconnect etchback |
US4888087A (en) * | 1988-12-13 | 1989-12-19 | The Board Of Trustees Of The Leland Stanford Junior University | Planarized multilevel interconnection for integrated circuits |
US4997518A (en) * | 1989-03-31 | 1991-03-05 | Oki Electric Industry Co., Ltd. | Method for forming an electrode layer by a laser flow technique |
-
1991
- 1991-06-10 US US07/713,187 patent/US5124780A/en not_active Expired - Lifetime
-
1992
- 1992-06-10 DE DE4219016A patent/DE4219016A1/de not_active Ceased
- 1992-06-10 JP JP4175081A patent/JPH05206061A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6353949A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 金属配線の形成方法 |
JPH0279433A (ja) * | 1988-09-14 | 1990-03-20 | Sony Corp | 配線膜形成方法 |
JPH033331A (ja) * | 1989-05-31 | 1991-01-09 | Sony Corp | 配線の形成方法 |
JPH0355845A (ja) * | 1989-07-25 | 1991-03-11 | Matsushita Electric Ind Co Ltd | 配線形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9842738B2 (en) | 2014-04-09 | 2017-12-12 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
KR20200125441A (ko) * | 2019-04-24 | 2020-11-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 상호접속을 위한 방법 및 구조물 |
US11232943B2 (en) | 2019-04-24 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for semiconductor interconnect |
US11961731B2 (en) | 2019-04-24 | 2024-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for semiconductor interconnect |
Also Published As
Publication number | Publication date |
---|---|
US5124780A (en) | 1992-06-23 |
DE4219016A1 (de) | 1992-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05206061A (ja) | 導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法 | |
KR100400037B1 (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
US6265313B1 (en) | Method of manufacturing copper interconnect | |
US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
US5851367A (en) | Differential copper deposition on integrated circuit surfaces and method for same | |
US6376363B1 (en) | Forming method of copper interconnection and semiconductor wafer with copper interconnection formed thereon | |
KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
US5852328A (en) | Semiconductor device and method of manufacturing the same | |
JP2000323479A (ja) | 半導体装置およびその製造方法 | |
TWI227046B (en) | Process of metal interconnects | |
US6583054B2 (en) | Method for forming conductive line in semiconductor device | |
JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
KR100289672B1 (ko) | 자기배열된언랜디드비아의금속화방법 | |
JP2000216239A (ja) | 銅内部結線の形成方法 | |
KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
US20010053611A1 (en) | Method of removing polymer residues after tungsten etch back | |
KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
JPH10242272A (ja) | 半導体デバイスに相互接続構造を形成する方法 | |
JPH09237768A (ja) | 半導体装置及びその製造方法 |