JPH05204674A - マルチタスキングデータ処理システム - Google Patents
マルチタスキングデータ処理システムInfo
- Publication number
- JPH05204674A JPH05204674A JP4303100A JP30310092A JPH05204674A JP H05204674 A JPH05204674 A JP H05204674A JP 4303100 A JP4303100 A JP 4303100A JP 30310092 A JP30310092 A JP 30310092A JP H05204674 A JPH05204674 A JP H05204674A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- event
- task
- register
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 17
- 238000003860 storage Methods 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 7
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 10
- 230000000295 complement effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 102100037582 Vesicular, overexpressed in cancer, prosurvival protein 1 Human genes 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101150041325 vopp1 gene Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】イベントドリブンのタスク切替を高速化する。
【構成】レディ状態のタスクを優先度の順に入れておく
CPUキュー20と、イベント待ちタスクを入れておくイ
ベントキュー24を有し、この様なタスク切替をハードウ
エアで行うEXECモジュール12を設ける。イベントが発生
すると、イベントキュー中の各要素を並列にサーチし、
イベントキュー中で当該イベントによって起動されるこ
とになっているタスクをCPUキューに転送する。
CPUキュー20と、イベント待ちタスクを入れておくイ
ベントキュー24を有し、この様なタスク切替をハードウ
エアで行うEXECモジュール12を設ける。イベントが発生
すると、イベントキュー中の各要素を並列にサーチし、
イベントキュー中で当該イベントによって起動されるこ
とになっているタスクをCPUキューに転送する。
Description
【0001】
【産業上の利用分野】本発明は多数のタスクに対して並
列に動作するようプログラムされるプロセッサに関し、
更に詳細には、プロセッサのオペレーティングシステム
の一部をハードウェアで構成してマルチタスク動作を一
層迅速に進行させることに関する。
列に動作するようプログラムされるプロセッサに関し、
更に詳細には、プロセッサのオペレーティングシステム
の一部をハードウェアで構成してマルチタスク動作を一
層迅速に進行させることに関する。
【0002】
【従来技術及びその問題点】リアルタイムデータプロセ
ッサは多数のタスクの処理を同時に取扱うことができ
る。マルチプロセッサはこの機能をタスクに対して並列
に動作する多数のプロセッサを設けることにより行う。
リアルタイム動作する単一プロセッサシステムは、「並
列」処理をマルチタスキングで取扱う。マルチタスキン
グとは幾つかのタスクを同時につまり並列に実行するプ
ロセスである。同時に処理されるタスクは、物理的には
同時に実行し得ないかもしれないが、論理的には同時に
実行される。
ッサは多数のタスクの処理を同時に取扱うことができ
る。マルチプロセッサはこの機能をタスクに対して並列
に動作する多数のプロセッサを設けることにより行う。
リアルタイム動作する単一プロセッサシステムは、「並
列」処理をマルチタスキングで取扱う。マルチタスキン
グとは幾つかのタスクを同時につまり並列に実行するプ
ロセスである。同時に処理されるタスクは、物理的には
同時に実行し得ないかもしれないが、論理的には同時に
実行される。
【0003】マルチタスキング動作はコンピュータのオ
ペレーティングシステムの制御のもとで、特に、同時に
実行されるタスクのスケジューリングを制御するその
「エグゼクティブ」部の制御のもとで行われる。エグゼ
クティブ部(今後EXECと呼ぶ)はタスクと中央処理装置
との間のインターフェースとなる。各タスクにとって、
EXECはそのタスク自身の中央処理装置のように見える。
EXECは、物理的CPUをシステムの全てのタスクと共有す
る際に関係する細目の全てを処理する。従って、EXEC
は、各タスクに割当てられた優先度及び実行可能度のレ
ベルを調べることにより、どんなときにどのタスクがCP
Uを所有すべきかを制御する。
ペレーティングシステムの制御のもとで、特に、同時に
実行されるタスクのスケジューリングを制御するその
「エグゼクティブ」部の制御のもとで行われる。エグゼ
クティブ部(今後EXECと呼ぶ)はタスクと中央処理装置
との間のインターフェースとなる。各タスクにとって、
EXECはそのタスク自身の中央処理装置のように見える。
EXECは、物理的CPUをシステムの全てのタスクと共有す
る際に関係する細目の全てを処理する。従って、EXEC
は、各タスクに割当てられた優先度及び実行可能度のレ
ベルを調べることにより、どんなときにどのタスクがCP
Uを所有すべきかを制御する。
【0004】一般に、EXECは、CPUを使用する別の要求
を優先度が更に高いタスクから受取るまで1つのタスク
がCPU上で実行できるようにする。実行中のタスクは
「サスペンド(suspend)」され、優先度の高いタスクの
実行が許される。このプロセスは多数回起こるかもしれ
ないが、最高の優先度のタスクは遅かれ早かれその処理
を完了し、自発的に自分自身をサスペンドする。従っ
て、優先度の低いタスクがその完了前多数回サスペンド
されることがあったとしても、そのタスクは結局は完了
し、それが割込まれずに実行された場合と同じ結果を生
じる。
を優先度が更に高いタスクから受取るまで1つのタスク
がCPU上で実行できるようにする。実行中のタスクは
「サスペンド(suspend)」され、優先度の高いタスクの
実行が許される。このプロセスは多数回起こるかもしれ
ないが、最高の優先度のタスクは遅かれ早かれその処理
を完了し、自発的に自分自身をサスペンドする。従っ
て、優先度の低いタスクがその完了前多数回サスペンド
されることがあったとしても、そのタスクは結局は完了
し、それが割込まれずに実行された場合と同じ結果を生
じる。
【0005】タスクには種々の実行状態がある。アクテ
ィブタスクはCPUの制御を有し、実行されているもので
ある。唯1つのタスクが任意の所与の時間にマルチタス
キングCPU上でアクティブであることができる。非アク
ティブタスクは実行されておらず、また実行されるのを
待ってもいない。非アクティブタスクは単にアイドル状
態であるだけである。動作準備完了タスクは、CPU時間
が利用可能になり実行することができるようになるのを
待っているものである。待ちタスクは、或るイベントが
発生するまで動作をサスペンドしているものである。イ
ベントは他のタスクにより発生されることもあるし、あ
るいはハードウェアイベントのこともある。イベントが
発生すると、タスクは待ち状態から、現在活動的なタス
クの優先度により、動作準備完了状態またはアクティブ
状態に移る。
ィブタスクはCPUの制御を有し、実行されているもので
ある。唯1つのタスクが任意の所与の時間にマルチタス
キングCPU上でアクティブであることができる。非アク
ティブタスクは実行されておらず、また実行されるのを
待ってもいない。非アクティブタスクは単にアイドル状
態であるだけである。動作準備完了タスクは、CPU時間
が利用可能になり実行することができるようになるのを
待っているものである。待ちタスクは、或るイベントが
発生するまで動作をサスペンドしているものである。イ
ベントは他のタスクにより発生されることもあるし、あ
るいはハードウェアイベントのこともある。イベントが
発生すると、タスクは待ち状態から、現在活動的なタス
クの優先度により、動作準備完了状態またはアクティブ
状態に移る。
【0006】タスクは、優先度、タスクの作動可能状
態、あるいは両者の組合わせにより同期させることがで
きる。一般に、EXECはタスクが必要な制御機能を行うの
に使用する多数のユーティリティルーチンを備えてい
る。これらユーティリティルーチンのもとで、任意のタ
スクが他のタスクをスケジューリングしたり、それ自身
または他のタスクをサスペンドしたり、イベントのシグ
ナルを与えたり、ある時間イベントを待ったり遅らせた
りすることができる。EXECの主要なユーティリティルー
チンは次の通りである:Schedule、Suspend、Signal、W
ait、Delay。Scheduleユーティリティは、当該アクティ
ブタスクが他のタスクの実行を開始あるいは再開させた
いときにこのアクティブタスクが使用する。Scheduleは
最高の優先度の動作準備完了タスクを実行できるように
する。Suspendユーティリティは、アクティブタスクに
よって使用され、自分自身を動作準備完了状態でなくし
たりあるいは他のタスクを非アクティブ状態に移す。こ
のとき、制御は現在最高の優先度を持つ動作準備完了タ
スクに与えられる。
態、あるいは両者の組合わせにより同期させることがで
きる。一般に、EXECはタスクが必要な制御機能を行うの
に使用する多数のユーティリティルーチンを備えてい
る。これらユーティリティルーチンのもとで、任意のタ
スクが他のタスクをスケジューリングしたり、それ自身
または他のタスクをサスペンドしたり、イベントのシグ
ナルを与えたり、ある時間イベントを待ったり遅らせた
りすることができる。EXECの主要なユーティリティルー
チンは次の通りである:Schedule、Suspend、Signal、W
ait、Delay。Scheduleユーティリティは、当該アクティ
ブタスクが他のタスクの実行を開始あるいは再開させた
いときにこのアクティブタスクが使用する。Scheduleは
最高の優先度の動作準備完了タスクを実行できるように
する。Suspendユーティリティは、アクティブタスクに
よって使用され、自分自身を動作準備完了状態でなくし
たりあるいは他のタスクを非アクティブ状態に移す。こ
のとき、制御は現在最高の優先度を持つ動作準備完了タ
スクに与えられる。
【0007】Signalユーティリティはアクティブタスク
または割込みサービスルーチンにより特定のイベントを
発生するのに使用される。シグナルされたイベントを待
っているタスクがなければ、EXECは制御をアクティブタ
スクに戻す。このシグナルされたイベントを他のタスク
が待っていれば、制御は最高優先度のタスクに戻る。
または割込みサービスルーチンにより特定のイベントを
発生するのに使用される。シグナルされたイベントを待
っているタスクがなければ、EXECは制御をアクティブタ
スクに戻す。このシグナルされたイベントを他のタスク
が待っていれば、制御は最高優先度のタスクに戻る。
【0008】Waitユーティリティは、アクティブタスク
が自分の実行をサスペンドし特定の1つまたは複数のイ
ベントが発生したときその実行を再開したい場合に使用
される。
が自分の実行をサスペンドし特定の1つまたは複数のイ
ベントが発生したときその実行を再開したい場合に使用
される。
【0009】Delayユーティリティは、アクティブタス
クがそれ自身かまたは他のタスクに特定の時間だけ待た
せてから実行を再開させる必要があるとき、このアクテ
ィブタスクによって使用される。このユーティリティ
は、時間を基準として使用することにより、非同期タス
クを同期されるようにする。
クがそれ自身かまたは他のタスクに特定の時間だけ待た
せてから実行を再開させる必要があるとき、このアクテ
ィブタスクによって使用される。このユーティリティ
は、時間を基準として使用することにより、非同期タス
クを同期されるようにする。
【0010】オペレーティングシステムは、フォームウ
ェアの動作をハードウェアのイベントに同期させる主要
な手段である割込み機構を組込んでいる。割込みが発生
すると、制御は、そのときどんなタスクが実行中であっ
てもそのタスクから割込み処理モジュールに移る。発生
することができる割込みの各形式毎に1つの割込みモジ
ュールが存在する。
ェアの動作をハードウェアのイベントに同期させる主要
な手段である割込み機構を組込んでいる。割込みが発生
すると、制御は、そのときどんなタスクが実行中であっ
てもそのタスクから割込み処理モジュールに移る。発生
することができる割込みの各形式毎に1つの割込みモジ
ュールが存在する。
【0011】上述のユーティリティを実現するために、
多様なデータ構造がEXECにより採用されている。CPUキ
ューは作動準備完了状態にあるタスクのリストである。
最高優先度のタスクは現在のアクティブタスクである。
同じ優先度の作動準備完了タスクが2つ存在すれば、最
初に作動準備完了したタスクがアクティブタスクにな
る。イベントキューは待ち状態にあるタスクのリストで
ある。遅延キューは、遅延の継続時間後、イベントを待
っているタスクをCPUキューに移して作動準備完了タス
クにする遅延イベントのもう1つのリストである。
多様なデータ構造がEXECにより採用されている。CPUキ
ューは作動準備完了状態にあるタスクのリストである。
最高優先度のタスクは現在のアクティブタスクである。
同じ優先度の作動準備完了タスクが2つ存在すれば、最
初に作動準備完了したタスクがアクティブタスクにな
る。イベントキューは待ち状態にあるタスクのリストで
ある。遅延キューは、遅延の継続時間後、イベントを待
っているタスクをCPUキューに移して作動準備完了タス
クにする遅延イベントのもう1つのリストである。
【0012】前述のキューは構造が動的で、少なくとも
4つの基本動作、つまり項目の挿入、項目の削除、項目
の位置決め、及び項目の修正、ができるようになってい
なければならない。各キューは線形リスト、単一リンク
付きリスト、または二重リンク付きリストとして構成す
ることができる。単一リンク付きリストは、各項目がリ
スト内の次の項目を指すポインタを持っているものであ
る。二重リンク付きリストは、2つのリンクフィールド
を持っている項目を備えている。二重リンク付きリスト
内の各項目は、右側にある次の項目及びその左側にある
次の項目を指すポインタを備えている。
4つの基本動作、つまり項目の挿入、項目の削除、項目
の位置決め、及び項目の修正、ができるようになってい
なければならない。各キューは線形リスト、単一リンク
付きリスト、または二重リンク付きリストとして構成す
ることができる。単一リンク付きリストは、各項目がリ
スト内の次の項目を指すポインタを持っているものであ
る。二重リンク付きリストは、2つのリンクフィールド
を持っている項目を備えている。二重リンク付きリスト
内の各項目は、右側にある次の項目及びその左側にある
次の項目を指すポインタを備えている。
【0013】上に示したように、EXECは一般に、オペレ
ーティングシステムの一部(「カーネル」)としてソフト
ウェアで構成されている。しばしば、EXECはキューの内
容の比較及びシフトを含むキューの幅に渡る動作(queue
-wide operation)を行う必要がある。このような動作
は直列に行われ、その実行時間はキューの長さと共に少
なくとも直線的に変わる。このような実行時間はオペレ
ーティングシステムの性能に有害な影響を及ぼすことが
あり、システムの性能の向上に対して現実に障害とな
る。
ーティングシステムの一部(「カーネル」)としてソフト
ウェアで構成されている。しばしば、EXECはキューの内
容の比較及びシフトを含むキューの幅に渡る動作(queue
-wide operation)を行う必要がある。このような動作
は直列に行われ、その実行時間はキューの長さと共に少
なくとも直線的に変わる。このような実行時間はオペレ
ーティングシステムの性能に有害な影響を及ぼすことが
あり、システムの性能の向上に対して現実に障害とな
る。
【0014】
【目的】従って、直列処理動作から制約を受けないEXEC
を備えたマルチタスキングデータ処理システムを提供す
ることが本発明の目的である。
を備えたマルチタスキングデータ処理システムを提供す
ることが本発明の目的である。
【0015】本発明の他の目的は、マルチタスキングデ
ータ処理システムを一層効率良く動作させることができ
るEXECを提供することである。
ータ処理システムを一層効率良く動作させることができ
るEXECを提供することである。
【0016】本発明の他の目的は、カーネルに保持され
ているキューが別個の優先度表示を必要としないハード
ウェア構成オペレーティングシステムカーネルを備えた
マルチタスキングデータ処理システムを提供することで
ある。
ているキューが別個の優先度表示を必要としないハード
ウェア構成オペレーティングシステムカーネルを備えた
マルチタスキングデータ処理システムを提供することで
ある。
【0017】
【概要】本発明の一実施例によれば、ハードウェア構成
オペレーティングシステムカーネルを備えているマルチ
タスキングデータ処理システムが与えられている。シス
テムは、各々が処理についての準備が完了しているタス
ク名を、実行優先度の順序で格納している複数のワード
記憶部を備えたプロセッサキューを備えている。カーネ
ル内のイベントキューは、イベントの発生を待ってプロ
セッサキューに置かれるタスク名を格納する複数のワー
ド記憶部を備えている。関連するプロセッサがイベント
の発生のシグナルを与えると、照合論理部はイベントキ
ュー内の全てのワード記憶部を並列にサーチして、シグ
ナルされたイベントに関連付けられたタスクを見出し、
そのタスクをプロセッサキューに転送する。プロセッサ
キュー中の複数のタスク名を同時に並列に転送して、イ
ベントキューから転送されるタスク名のための空き場所
を作るシフト論理部も設けられている。
オペレーティングシステムカーネルを備えているマルチ
タスキングデータ処理システムが与えられている。シス
テムは、各々が処理についての準備が完了しているタス
ク名を、実行優先度の順序で格納している複数のワード
記憶部を備えたプロセッサキューを備えている。カーネ
ル内のイベントキューは、イベントの発生を待ってプロ
セッサキューに置かれるタスク名を格納する複数のワー
ド記憶部を備えている。関連するプロセッサがイベント
の発生のシグナルを与えると、照合論理部はイベントキ
ュー内の全てのワード記憶部を並列にサーチして、シグ
ナルされたイベントに関連付けられたタスクを見出し、
そのタスクをプロセッサキューに転送する。プロセッサ
キュー中の複数のタスク名を同時に並列に転送して、イ
ベントキューから転送されるタスク名のための空き場所
を作るシフト論理部も設けられている。
【0018】
【実施例】簡潔に述べれば、本発明は、オペレーティン
グシステム中のクリティカルな機能をオペレーティング
システムのソフトウェアから除去し、これらの機能をハ
ードウェア構造で実現する。この機構により、頻繁に現
れるある種のデータ再組織動作を並列に且つ予め定めら
れた時間幅内に行うことができる。ハードウェアカーネ
ルは、主として5つのコマンド、すなわち、Schedule、
Suspend、Signal、Wait、及びDelayを採用する。これら
のコマンド及びその組合わせにより、取付けられたプロ
セッサの動作パラメータを大幅に改善することができる
一組のリアルタイムオペレーティングシステムプリミテ
ィブが作り出される。カーネル内のキューがハードウェ
ア構成であるため、キューの幅に渡る動作を、ソフトウ
ェア環境で同様の動作を行うのに必要な時間の数分の1
の時間で容易に行うことができる。
グシステム中のクリティカルな機能をオペレーティング
システムのソフトウェアから除去し、これらの機能をハ
ードウェア構造で実現する。この機構により、頻繁に現
れるある種のデータ再組織動作を並列に且つ予め定めら
れた時間幅内に行うことができる。ハードウェアカーネ
ルは、主として5つのコマンド、すなわち、Schedule、
Suspend、Signal、Wait、及びDelayを採用する。これら
のコマンド及びその組合わせにより、取付けられたプロ
セッサの動作パラメータを大幅に改善することができる
一組のリアルタイムオペレーティングシステムプリミテ
ィブが作り出される。カーネル内のキューがハードウェ
ア構成であるため、キューの幅に渡る動作を、ソフトウ
ェア環境で同様の動作を行うのに必要な時間の数分の1
の時間で容易に行うことができる。
【0019】○EXECモジュール(カーネル) さて、図1を見ると、システムの高レベルブロック図が
示されている。マイクロプロセッサ10には、ハードウェ
アで実現されているEXECモジュール12が組み込まれてい
る。EXECモジュール12は、3つの主要機能ブロック、す
なわち、コマンド及びステータスレジスタセット14、キ
ュー状態機械16、及びキューシステム18を含んでいる。
キューシステム18は全てのユーティリティが操作するデ
ータ構造を含んでいる。キューシステム18には物理的に
同一の3つのキュー、すなわち、CPUキュー20、遅延キ
ュー22、及びイベントキュー24がある。
示されている。マイクロプロセッサ10には、ハードウェ
アで実現されているEXECモジュール12が組み込まれてい
る。EXECモジュール12は、3つの主要機能ブロック、す
なわち、コマンド及びステータスレジスタセット14、キ
ュー状態機械16、及びキューシステム18を含んでいる。
キューシステム18は全てのユーティリティが操作するデ
ータ構造を含んでいる。キューシステム18には物理的に
同一の3つのキュー、すなわち、CPUキュー20、遅延キ
ュー22、及びイベントキュー24がある。
【0020】CPUキュー20は、タスク制御ブロック(TCB)
の名前及びこのTCBをCPUキューに配置させるするところ
の当該TCBに関連するイベントの優先度の順に並べられ
たリストである。CPUキュー20は各種タスクがマイクロ
プロセッサ10の内部で実行されるシーケンスを制御す
る。TCBはタスクのステータスに関する全ての情報を含
んでおり、マイクロプロセッサ10の内部でこのようなタ
スクを制御するのに使用される。各TCBの名前は、その
優先度を示しまたTCBを特定する値(例えば、0から25
5)である。タスクの優先度はタスクのTCB名で参照され
るが、タスクにマイクロプロセッサ10の所有権が与えら
れたことを判定するのに使用される。CPUキュー20の
「先頭」にあるTCBはそのタスクのためにマイクロプロ
セッサ10の所有権を保持している。より優先度の高いタ
スクがキューに置かれれば、現在実行中のタスクがCPU
キュー20の先頭にある優先度がより高いタスクで置き換
えられ、その優先度の高いタスクが実行される。どんな
ときでも、CPUキュー20にあるタスクのTCBの数は全タス
クの数(全てのタスクが実行の準備が完了している場
合)からゼロ(アクティブタスクすなわち実行準備が完
了しているタスクがない場合)までの範囲にわたること
ができる。
の名前及びこのTCBをCPUキューに配置させるするところ
の当該TCBに関連するイベントの優先度の順に並べられ
たリストである。CPUキュー20は各種タスクがマイクロ
プロセッサ10の内部で実行されるシーケンスを制御す
る。TCBはタスクのステータスに関する全ての情報を含
んでおり、マイクロプロセッサ10の内部でこのようなタ
スクを制御するのに使用される。各TCBの名前は、その
優先度を示しまたTCBを特定する値(例えば、0から25
5)である。タスクの優先度はタスクのTCB名で参照され
るが、タスクにマイクロプロセッサ10の所有権が与えら
れたことを判定するのに使用される。CPUキュー20の
「先頭」にあるTCBはそのタスクのためにマイクロプロ
セッサ10の所有権を保持している。より優先度の高いタ
スクがキューに置かれれば、現在実行中のタスクがCPU
キュー20の先頭にある優先度がより高いタスクで置き換
えられ、その優先度の高いタスクが実行される。どんな
ときでも、CPUキュー20にあるタスクのTCBの数は全タス
クの数(全てのタスクが実行の準備が完了している場
合)からゼロ(アクティブタスクすなわち実行準備が完
了しているタスクがない場合)までの範囲にわたること
ができる。
【0021】イベントキュー24はTCBの名前を優先度順
に並べたリストを含んでおり、リスト内の各TCBはイベ
ント名と結合されている。イベントが発生すると、その
イベントに結合されているTCBはCPUキュー20に移され
る。遅延キュー22はイベント名のリストを含んでおり、
各イベント名はそれに関連付けられたイベントがどれだ
け待ってからシグナルを受取るかを示す遅延と関連付け
られている。遅延キュー22にあるイベント名は、それに
関連付けられた遅延の値に基づいて優先度が決められて
いる。
に並べたリストを含んでおり、リスト内の各TCBはイベ
ント名と結合されている。イベントが発生すると、その
イベントに結合されているTCBはCPUキュー20に移され
る。遅延キュー22はイベント名のリストを含んでおり、
各イベント名はそれに関連付けられたイベントがどれだ
け待ってからシグナルを受取るかを示す遅延と関連付け
られている。遅延キュー22にあるイベント名は、それに
関連付けられた遅延の値に基づいて優先度が決められて
いる。
【0022】キューシステム18はまた、システム内で発
生することができる所定数の可能なイベントのうちの利
用可能性を常に掌握しておく一組のイベントカウントレ
ジスタ26を含んでいる。イベントはシステムタスクがシ
グナルすることがあり、またシステムタスクがこれを待
つことがあるということを想起すべきである。システム
により収容され得るイベントの数はアドレスのサイズで
示され、システムの制限と考えるべきではない。説明の
目的でシステムは最大256の可能なイベントを収容する
ことができ、このようなどのイベントに対しても8ビッ
トのアドレスを使用すると仮定する。
生することができる所定数の可能なイベントのうちの利
用可能性を常に掌握しておく一組のイベントカウントレ
ジスタ26を含んでいる。イベントはシステムタスクがシ
グナルすることがあり、またシステムタスクがこれを待
つことがあるということを想起すべきである。システム
により収容され得るイベントの数はアドレスのサイズで
示され、システムの制限と考えるべきではない。説明の
目的でシステムは最大256の可能なイベントを収容する
ことができ、このようなどのイベントに対しても8ビッ
トのアドレスを使用すると仮定する。
【0023】コマンド及びステータスレジスタ14の内部
に、マイクロプロセッサ10がEXECユーティリティを開始
するために書き込むコマンドレジスタがある。その他
に、マイクロプロセッサ10が「読み出しアクセス可能」
であり、またEXECモジュール12の内部の動作により発生
されたデータを含む多数のレジスタが存在する。これら
レジスタのリストを下に示す。
に、マイクロプロセッサ10がEXECユーティリティを開始
するために書き込むコマンドレジスタがある。その他
に、マイクロプロセッサ10が「読み出しアクセス可能」
であり、またEXECモジュール12の内部の動作により発生
されたデータを含む多数のレジスタが存在する。これら
レジスタのリストを下に示す。
【0024】キュー状態機械16はEXECモジュール12の動
作を制御する。マイクロプロセッサ10からコマンド及び
ステータスレジスタ14のレジスタにEXEC命令を受取る
と、キュー状態機械16はキューシステム18の1つまたは
複数のキューについて必要な動作を実行する。キュー状
態機械16はまたコマンド及びステータスレジスタ14中の
レジスタについて必要な動作を行い、または更に、タイ
マ28及びポート制御モジュール30を制御する。ポート制
御モジュール30はEXECモジュール12に対するI/Oコマン
ド機能を提供する。マイクロプロセッサ10とEXECモジュ
ール12との間のアドレス及びデータの接続は、コマンド
及びステータスレジスタ14により、それぞれ線31及び33
を経由して、直接行われる。
作を制御する。マイクロプロセッサ10からコマンド及び
ステータスレジスタ14のレジスタにEXEC命令を受取る
と、キュー状態機械16はキューシステム18の1つまたは
複数のキューについて必要な動作を実行する。キュー状
態機械16はまたコマンド及びステータスレジスタ14中の
レジスタについて必要な動作を行い、または更に、タイ
マ28及びポート制御モジュール30を制御する。ポート制
御モジュール30はEXECモジュール12に対するI/Oコマン
ド機能を提供する。マイクロプロセッサ10とEXECモジュ
ール12との間のアドレス及びデータの接続は、コマンド
及びステータスレジスタ14により、それぞれ線31及び33
を経由して、直接行われる。
【0025】○信号線の定義 マイクロプロセッサ10とEXECモジュール12との間に存在
する信号線は次の通りである。
する信号線は次の通りである。
【0026】・EXECモジュール12への入力 CS−チップ選択 R/W−読み出し/非読み出し(書き込み)線 uPAddr(0〜7)−アドレス線 SCLK−EXECシステムクロック(図示せず) NRST−外部リセット線 NTST−試験線(試験モード動作用) ・EXECモジュール12への双方向線 uP Data(0〜15)−データ線 ・EXECモジュール12からの出力 NDTACK−データ転送アクノレッジ(非同期アクノレッ
ジ) NINIT−CPUへの割込線
ジ) NINIT−CPUへの割込線
【0027】次の信号はキュー状態機械16とキュー20、
22、及び24の各々との間をバス32を経由して進む(ただ
し図1には特に図示してはない)。
22、及び24の各々との間をバス32を経由して進む(ただ
し図1には特に図示してはない)。
【0028】D(0〜7)−EXEC内部データバス ADDR(0〜15)−EXEC内部アドレスバス CMD(0〜3)−キューシステム18へのコマンド線 QEN(0〜3)−キューコマンドイネーブル(キュー及びア
レイの各々に1つずつ)
レイの各々に1つずつ)
【0029】各キューには256個のキュー要素がある。
各キュー要素は2つの8ビットワードを格納する。それ
故、キュー内のワードにアクセスするには8本のデータ
線と9本のアドレス線が必要である。9番目のアドレス
線はCMD(3)信号線である。CMD(0〜2)は異なる8個のコ
マンドのうちのどれを実行するかを指定するのに使用さ
れる。CMD(3)は動作が2つのキュー要素ワードのどれで
実行されるかを決定する。QEN(0〜3)線はキューの1つ
だけをイネーブルするのに使用される。
各キュー要素は2つの8ビットワードを格納する。それ
故、キュー内のワードにアクセスするには8本のデータ
線と9本のアドレス線が必要である。9番目のアドレス
線はCMD(3)信号線である。CMD(0〜2)は異なる8個のコ
マンドのうちのどれを実行するかを指定するのに使用さ
れる。CMD(3)は動作が2つのキュー要素ワードのどれで
実行されるかを決定する。QEN(0〜3)線はキューの1つ
だけをイネーブルするのに使用される。
【0030】コマンドは、算術比較を実行するために特
定のキューに送ることができる。これら算術比較は全て
のキュー要素について並列に行われる。このような比較
の結果は、項目を挿入または削除するためキュー内で並
列シフトを行うのに使用される。こうすることにより、
これらデータを、通常、リスト中へのポインタを用いて
行うように操作するよりもかなりな速さの改善が得られ
る。
定のキューに送ることができる。これら算術比較は全て
のキュー要素について並列に行われる。このような比較
の結果は、項目を挿入または削除するためキュー内で並
列シフトを行うのに使用される。こうすることにより、
これらデータを、通常、リスト中へのポインタを用いて
行うように操作するよりもかなりな速さの改善が得られ
る。
【0031】下記の別の信号はキュー状態機械16からイ
ベントカウントレジスタ26までバス32を通って進む(図
1には特に図示してない)。
ベントカウントレジスタ26までバス32を通って進む(図
1には特に図示してない)。
【0032】ECOP(0〜1)−イベントカウンタ操作 ECOC−イベントカウンタ出力制御 ECCLK−イベントカウンタクロック ECLR−イベントレジスタアレイクリア EOC−イベントレジスタ出力制御
【0033】これら信号は、イベントカウントレジスタ
26の256個の8ビットレジスタ、及びレジスタ26中にあ
って、これら値をロードしてインクリメントまたはデク
リメントすることができるカウンタを制御するのに使用
される。
26の256個の8ビットレジスタ、及びレジスタ26中にあ
って、これら値をロードしてインクリメントまたはデク
リメントすることができるカウンタを制御するのに使用
される。
【0034】イベントカウンタレジスタ26の中の各レジ
スタのロケーションは対応して番号の付いたイベントと
関連付けられている。特定のイベントのシグナルが発生
すると、適切なレジスタ値が読み出され、インクリメン
トされ、再書き込みされる。同様に、特定のイベントに
ついてWaitが実行されると、適切なレジスタの値が読み
出され、デクリメントされ、再び書き込まれる。
スタのロケーションは対応して番号の付いたイベントと
関連付けられている。特定のイベントのシグナルが発生
すると、適切なレジスタ値が読み出され、インクリメン
トされ、再書き込みされる。同様に、特定のイベントに
ついてWaitが実行されると、適切なレジスタの値が読み
出され、デクリメントされ、再び書き込まれる。
【0035】○キューの構造 次に図2を見ると、CPUキュー20の基本構造が示されて
いる。各キューのハードウェア構造は同一であることが
想起されよう。TCB名は優先度の順序にCPUキュー20に格
納されている。別々の優先度値をTCB名に割当てるので
はなく、当該TCBに割当てられた実際の優先度値をTCB名
として割当てることにより実質的な記憶領域を保持でき
ると定められた。従って、名前0を有するTCBは最高の
優先度値を持っており、このTCBは、EXECモジュール12
のアドレス表示では、全てが0であるアドレスによって
参照される。優先度のより低い他のTCBは同様に命名さ
れる。
いる。各キューのハードウェア構造は同一であることが
想起されよう。TCB名は優先度の順序にCPUキュー20に格
納されている。別々の優先度値をTCB名に割当てるので
はなく、当該TCBに割当てられた実際の優先度値をTCB名
として割当てることにより実質的な記憶領域を保持でき
ると定められた。従って、名前0を有するTCBは最高の
優先度値を持っており、このTCBは、EXECモジュール12
のアドレス表示では、全てが0であるアドレスによって
参照される。優先度のより低い他のTCBは同様に命名さ
れる。
【0036】CPUキュー20は複数のキュー要素35を含ん
でいる。説明の都合上、CPUキュー20を、8ビットアド
レスで使用することができる256個ではなく、キュー要
素4個だけしかないように示してある。キュー要素の構
造を図3に図示し、下に詳細に説明することにする。デ
ータ線(0〜7)は、各キュー要素35のデータポートへ、ま
たデータポートから、データを運ぶ(図2を参照)。CM
D(0〜3)は異なる8つのコマンドのどれを各キュー要素3
5で実行するかを指定するのに使用されるアドレス線で
ある。CMD(3)線は、キュー要素35の2つのワードのうち
の何れで操作を行うかを決めるレベルを与える。QEN(0)
はイネーブル線であって、3つのキュー(20,22,24)の1
つをイネーブルする。
でいる。説明の都合上、CPUキュー20を、8ビットアド
レスで使用することができる256個ではなく、キュー要
素4個だけしかないように示してある。キュー要素の構
造を図3に図示し、下に詳細に説明することにする。デ
ータ線(0〜7)は、各キュー要素35のデータポートへ、ま
たデータポートから、データを運ぶ(図2を参照)。CM
D(0〜3)は異なる8つのコマンドのどれを各キュー要素3
5で実行するかを指定するのに使用されるアドレス線で
ある。CMD(3)線は、キュー要素35の2つのワードのうち
の何れで操作を行うかを決めるレベルを与える。QEN(0)
はイネーブル線であって、3つのキュー(20,22,24)の1
つをイネーブルする。
【0037】アドレスバスADDR(0〜7)はアドレスデコー
ダ36によりデコードされ、個別のキュー要素35を(256
本の別々のワード線から成るケーブル38の出力を経由し
て)選択するのに使用される。ワードバス38の各ワード
線は個々のキュー要素35に接続されて、アドレスデコー
ダ36に受けられたアドレスに従ってどれか1つの選ばれ
たキュー要素中での論理操作ができるようにする。この
ような接続は図を複雑にし過ぎないよう、図2には図示
してない。
ダ36によりデコードされ、個別のキュー要素35を(256
本の別々のワード線から成るケーブル38の出力を経由し
て)選択するのに使用される。ワードバス38の各ワード
線は個々のキュー要素35に接続されて、アドレスデコー
ダ36に受けられたアドレスに従ってどれか1つの選ばれ
たキュー要素中での論理操作ができるようにする。この
ような接続は図を複雑にし過ぎないよう、図2には図示
してない。
【0038】アドレスバスADDR(0〜7)はまた、比較動作
中アドレス情報をキュー状態機械16に返送する。このよ
うな動作中、比較判定基準を満たすキュー要素35のアド
レスはアドレスバスADDR(0〜7)上に返送される。
中アドレス情報をキュー状態機械16に返送する。このよ
うな動作中、比較判定基準を満たすキュー要素35のアド
レスはアドレスバスADDR(0〜7)上に返送される。
【0039】レゾルバ/エンコーダ40は、複数のキュー
要素35が比較判定基準を満たした場合の事態を解決す
る。例えば、「数値0」を含む1つのキュー要素のアド
レスを返送するというコマンドが発せられ且つ全てのキ
ュー要素が「0」を含んでいれば、レゾルバ/エンコー
ダ40は、アドレスバスADDR(0〜7)が最小の番号の付いた
キュー位置をキュー状態機械16に返送するようにする。
上に示した例では、レゾルバ/エンコーダ40は位置1を
アドレスバスADDR(0〜7)上に返送する。
要素35が比較判定基準を満たした場合の事態を解決す
る。例えば、「数値0」を含む1つのキュー要素のアド
レスを返送するというコマンドが発せられ且つ全てのキ
ュー要素が「0」を含んでいれば、レゾルバ/エンコー
ダ40は、アドレスバスADDR(0〜7)が最小の番号の付いた
キュー位置をキュー状態機械16に返送するようにする。
上に示した例では、レゾルバ/エンコーダ40は位置1を
アドレスバスADDR(0〜7)上に返送する。
【0040】各キュー要素35はタスクに関する2ワード
の情報を含んでいる。一般に、CPUキュー20の位置1に
あるキュー要素35は、操作を待っている最高優先度のタ
スクに関する2ワードを含んでいる。これらのワード
は、最小の数値(優先度)を有するTCB名、及びこのTCB
名をCPUキュー20に移動させるイベントの名前である。
位置3、4等にあるキュー要素は更に低い優先度(数値
としてはもっと大きな値)を有するTCB名を含んでい
る。
の情報を含んでいる。一般に、CPUキュー20の位置1に
あるキュー要素35は、操作を待っている最高優先度のタ
スクに関する2ワードを含んでいる。これらのワード
は、最小の数値(優先度)を有するTCB名、及びこのTCB
名をCPUキュー20に移動させるイベントの名前である。
位置3、4等にあるキュー要素は更に低い優先度(数値
としてはもっと大きな値)を有するTCB名を含んでい
る。
【0041】各キュー要素35をその次に大きな数字の付
いた隣のキュー要素に接続し、項目をキューに対して挿
入または削除するときに使用される2つのローカルバス
42及び44がある。各キュー要素35はその構造に組込まれ
ている2つの比較動作を持っており、その結果はGT出力
46及びM出力48に現れる。信号「GT」及び「M」はそれぞ
れ「より大きい(Greater Than)」及び「一致(Match)」
を意味する。簡潔に述べれば、データをデータバスD(0
〜7)に印加すると、各キュー要素35は、自分に含まれて
いるデータワードの値が印加されたデータワードに対し
て一致するかあるいは大きいか判定する。自分にストア
されているワードの値がデータバスの値より大きいこと
がわかれば、出力は出力GT線46に与えられる。値が一致
していることがわかれば、M出力48が付勢される。マル
チプレクサ50は全てのキュー要素35に接続され、キュー
要素35からの全ての「より大きい」出力46かまたはキュ
ー要素35からの全ての「一致」出力48のいずれかを選択
するように制御される。図2に示した例では、マルチプ
レクサ50は、図示した4つのキュー要素から選定された
「より大きい」または「一致」出力からの4つの出力を
与える。どの信号群が選択されるかは入力データに一致
する最も小さい番号のキュー要素35を知りたいのかある
いは入力データより大きい値を保持する最も小さい番号
のキュー要素35を知りたいのかによって決まる。
いた隣のキュー要素に接続し、項目をキューに対して挿
入または削除するときに使用される2つのローカルバス
42及び44がある。各キュー要素35はその構造に組込まれ
ている2つの比較動作を持っており、その結果はGT出力
46及びM出力48に現れる。信号「GT」及び「M」はそれぞ
れ「より大きい(Greater Than)」及び「一致(Match)」
を意味する。簡潔に述べれば、データをデータバスD(0
〜7)に印加すると、各キュー要素35は、自分に含まれて
いるデータワードの値が印加されたデータワードに対し
て一致するかあるいは大きいか判定する。自分にストア
されているワードの値がデータバスの値より大きいこと
がわかれば、出力は出力GT線46に与えられる。値が一致
していることがわかれば、M出力48が付勢される。マル
チプレクサ50は全てのキュー要素35に接続され、キュー
要素35からの全ての「より大きい」出力46かまたはキュ
ー要素35からの全ての「一致」出力48のいずれかを選択
するように制御される。図2に示した例では、マルチプ
レクサ50は、図示した4つのキュー要素から選定された
「より大きい」または「一致」出力からの4つの出力を
与える。どの信号群が選択されるかは入力データに一致
する最も小さい番号のキュー要素35を知りたいのかある
いは入力データより大きい値を保持する最も小さい番号
のキュー要素35を知りたいのかによって決まる。
【0042】○キュー要素の構造 次に図3に転ずると、キュー要素35の構造が図示されて
いる。各キュー要素35では、一対のワード記憶部52及び
54が2つの8ビット値、すなわちワードA及びワードBを
保持している。その他に、各ワード記憶部は、入来デー
タワードと自分が持っているワードとの間の比較を行う
ことを可能とするに必要な論理を含んでいる。その論理
構造の詳細を図4に示し、下で更に考察することにす
る。
いる。各キュー要素35では、一対のワード記憶部52及び
54が2つの8ビット値、すなわちワードA及びワードBを
保持している。その他に、各ワード記憶部は、入来デー
タワードと自分が持っているワードとの間の比較を行う
ことを可能とするに必要な論理を含んでいる。その論理
構造の詳細を図4に示し、下で更に考察することにす
る。
【0043】キュー要素35は下記の情報を保持してい
る。
る。
【0044】 キュー名 ワードA ワードB ──────────────────────── CPUキュー タスク名/優先度 イベントケース イベントキュー タスク名/優先度 イベント名 遅延キュー 遅延値 イベント名
【0045】タスク名/優先度は(上に記した通り)そ
の値がその優先度と直接関係しているTCB名によって表
される。「イベントケース(event case)」は、ワードA
のTCBにより指示されたタスクをCPUキュー20に移させ
た、生起したイベントの名前の値である。「イベント
名」はマイクロプロセッサ10の内部の特定の動作に与え
られた名前つまり値である。例えば、イベント名はハー
ドウェア割込、I/O割込等に割当てられた値とすること
ができる。「遅延値」はイベントが発生するまでに経過
しなければならない時間に割当てあられた値である。
の値がその優先度と直接関係しているTCB名によって表
される。「イベントケース(event case)」は、ワードA
のTCBにより指示されたタスクをCPUキュー20に移させ
た、生起したイベントの名前の値である。「イベント
名」はマイクロプロセッサ10の内部の特定の動作に与え
られた名前つまり値である。例えば、イベント名はハー
ドウェア割込、I/O割込等に割当てられた値とすること
ができる。「遅延値」はイベントが発生するまでに経過
しなければならない時間に割当てあられた値である。
【0046】各ワード記憶部52、54は、それぞれ、マル
チプレクサ56及び58に印加されるGT及びM出力を含んで
いる。CMD(3)線はマルチプレクサ56及び58に印加され、
その出力レベルにより、どのワード(ワードAまたはワ
ードB)を比較して所要出力をGT線46またはM線48のい
ずれかに発生するかが選択される。
チプレクサ56及び58に印加されるGT及びM出力を含んで
いる。CMD(3)線はマルチプレクサ56及び58に印加され、
その出力レベルにより、どのワード(ワードAまたはワ
ードB)を比較して所要出力をGT線46またはM線48のい
ずれかに発生するかが選択される。
【0047】LASTバス42及び44、及びNEXTバス42'及び4
4'は、キュー要素35の間でワードをシフトするのに使用
される。各ワード記憶部52、54は、全キュー要素35の内
容を1回の並行動作でシフトできるようにする自分自身
のLAST及びNEXTバスを持っている。ワード記憶部52及び
ワード記憶部54の内容は常に、同じキュー要素35を共に
占めている。
4'は、キュー要素35の間でワードをシフトするのに使用
される。各ワード記憶部52、54は、全キュー要素35の内
容を1回の並行動作でシフトできるようにする自分自身
のLAST及びNEXTバスを持っている。ワード記憶部52及び
ワード記憶部54の内容は常に、同じキュー要素35を共に
占めている。
【0048】○ワード記憶部の構造 図4に、ワード記憶部52の詳細を示してある。マルチプ
レクサ70はワード記憶部52(ワードA)についての入力
データの4つのデータ源を受信する。これらのデータ源
は次の通りである。
レクサ70はワード記憶部52(ワードA)についての入力
データの4つのデータ源を受信する。これらのデータ源
は次の通りである。
【0049】LAST A(0〜7)−次に低位にあるキュー要素
ワード D(0〜7)−EXEC内部データバス NEXT A(0〜7)−次に高位にあるキュー要素ワードA VDD−連想メモリ(content-addressable memory)72で比
較中にBIT及びnBIT(BITのコンプリメント)線にプリチ
ャージするのに使用される。
ワード D(0〜7)−EXEC内部データバス NEXT A(0〜7)−次に高位にあるキュー要素ワードA VDD−連想メモリ(content-addressable memory)72で比
較中にBIT及びnBIT(BITのコンプリメント)線にプリチ
ャージするのに使用される。
【0050】連想メモリ(CAM)72はワードAについての8
個の並列接続ビットセルを含んでいる。各ビットセルは
そのそれぞれのビットについての真の出力及びコンプリ
メント出力の双方を発生する。一対のマルチプレクサ74
及び76により、CAM72に保持されている8ビットワード
に関して比較動作を行うことができるようになる。
個の並列接続ビットセルを含んでいる。各ビットセルは
そのそれぞれのビットについての真の出力及びコンプリ
メント出力の双方を発生する。一対のマルチプレクサ74
及び76により、CAM72に保持されている8ビットワード
に関して比較動作を行うことができるようになる。
【0051】1ビットCAMセルの詳細を図5に示す。ビ
ット線82及び84は別になっているが、8個全ての1ビッ
トCAMセルのワード線81及び83は共通接続され(図示せ
ず)共通の8ビットワード線を形成している。基本メモ
リセルは既知の構造のCMOSフリップフロップ85である。
セル85に書き込むには、データをビット線82に乗せ、コ
ンプリメントデータをコンプリメントビット線84に乗せ
る。次に、印加された入力に従ってセル80が切換えられ
るように、ワード線81、83をアサートする。読み出し動
作はビット線及びコンプリメントビット線82及び84をプ
リチャージすることから始まる。次にワード線81、83を
アサートすると、ビット線82がセルの値を示す。
ット線82及び84は別になっているが、8個全ての1ビッ
トCAMセルのワード線81及び83は共通接続され(図示せ
ず)共通の8ビットワード線を形成している。基本メモ
リセルは既知の構造のCMOSフリップフロップ85である。
セル85に書き込むには、データをビット線82に乗せ、コ
ンプリメントデータをコンプリメントビット線84に乗せ
る。次に、印加された入力に従ってセル80が切換えられ
るように、ワード線81、83をアサートする。読み出し動
作はビット線及びコンプリメントビット線82及び84をプ
リチャージすることから始まる。次にワード線81、83を
アサートすると、ビット線82がセルの値を示す。
【0052】比較動作については、比較を行うべき真デ
ータをコンプリメントビット線84に印加し、コンプリメ
ントデータをビット線82に置く。印加されたデータがセ
ル85にあるデータに一致すれば、一致トランジスタ86が
非導通状態のままとなり、これにより一致線88がセル80
の状態に影響されないようになる。各メモリセルには一
致線88が1つ存在する。
ータをコンプリメントビット線84に印加し、コンプリメ
ントデータをビット線82に置く。印加されたデータがセ
ル85にあるデータに一致すれば、一致トランジスタ86が
非導通状態のままとなり、これにより一致線88がセル80
の状態に影響されないようになる。各メモリセルには一
致線88が1つ存在する。
【0053】図4に戻って、キュー要素論理モジュール
73はCMD(0〜2)線を通して複数のコマンドを受取り、各
コマンドをワイヤード論理を使用してデコードし、従っ
てその出力線S1〜S5、E、及びWの中の1つあるいは複数
のものを付勢する。キュー要素論理モジュール73からの
出力線はマルチプレクサ70、74、75、連想式ワード記憶
部72、及びデマルチプレクサ76に印加されて、受取った
コマンドを実行することができるようにする。
73はCMD(0〜2)線を通して複数のコマンドを受取り、各
コマンドをワイヤード論理を使用してデコードし、従っ
てその出力線S1〜S5、E、及びWの中の1つあるいは複数
のものを付勢する。キュー要素論理モジュール73からの
出力線はマルチプレクサ70、74、75、連想式ワード記憶
部72、及びデマルチプレクサ76に印加されて、受取った
コマンドを実行することができるようにする。
【0054】比較器77は、CAM72からの一致線出力及び
データバス(0〜7)に現れるデータ入力を調べ、受取った
データの値がワード記憶部72に格納されている値より大
きいかどうか判定する。比較器77は、格納されているデ
ータワードを一致線出力から再構築し、以後の入力値の
大きさの比較ができるようにする排他的NOR入力段(図
示せず)を含んでいる。入力データの値が格納されてい
るワードの値より小さければ、比較器77からのGT出力が
アサートされる。入力データの値が格納ワードの値に等
しければ、ANDゲート78はそのM出力をアサートする。
データバス(0〜7)に現れるデータ入力を調べ、受取った
データの値がワード記憶部72に格納されている値より大
きいかどうか判定する。比較器77は、格納されているデ
ータワードを一致線出力から再構築し、以後の入力値の
大きさの比較ができるようにする排他的NOR入力段(図
示せず)を含んでいる。入力データの値が格納されてい
るワードの値より小さければ、比較器77からのGT出力が
アサートされる。入力データの値が格納ワードの値に等
しければ、ANDゲート78はそのM出力をアサートする。
【0055】○キューコマンド 各ワード記憶部52/54は下記コマンドに応答する。
【0056】Match= − 比較されたワードを含むものの
内の最大の番号の付いたロケーションを戻す。 Match> − 比較されたワードより次に高い値を含むもの
の中の最大の番号の付いたロケーションを戻す。 SR − キューの内容を右(次に大きな番号の付いた
ロケーション)にシフトする。 SL − キューの内容を左(次に小さな番号の付いた
ロケーション)にシフトする。 RD − アドレスされたワード記憶部の内容をD(0〜
7)上に読み出す。 LD − D(0〜7)をアドレスされたワード記憶部にロ
ードする。 Init − 全てのキュー要素ワードを全てのビットが1
である値に初期設定する。
内の最大の番号の付いたロケーションを戻す。 Match> − 比較されたワードより次に高い値を含むもの
の中の最大の番号の付いたロケーションを戻す。 SR − キューの内容を右(次に大きな番号の付いた
ロケーション)にシフトする。 SL − キューの内容を左(次に小さな番号の付いた
ロケーション)にシフトする。 RD − アドレスされたワード記憶部の内容をD(0〜
7)上に読み出す。 LD − D(0〜7)をアドレスされたワード記憶部にロ
ードする。 Init − 全てのキュー要素ワードを全てのビットが1
である値に初期設定する。
【0057】「Match」コマンドは比較コマンドであ
り、選択されたワード記憶部(ワードAまたはワードB)
に関してキュー内の各キュー要素で実行される。RDコマ
ンド及びLDコマンドはキュー内の1つのアドレスされた
ワードだけで実行される。
り、選択されたワード記憶部(ワードAまたはワードB)
に関してキュー内の各キュー要素で実行される。RDコマ
ンド及びLDコマンドはキュー内の1つのアドレスされた
ワードだけで実行される。
【0058】SRコマンド及びSLコマンドは共に、そこか
らデータシフトが起こるべきキュー要素ワード記憶部を
指示するアドレスを含んでいる。従って、SR及びSLシフ
トコマンドはそのアドレスロケーションが指定されたア
ドレスに等しいか大きいキュー要素内部だけで実行され
る。選択的シフト動作は、指定されたアドレスをキュー
状態機械16からそれぞれのキューのアドレスデコーダ36
(図2)に送ることによりイネーブルされる。アドレス
デコーダ36は、このアドレスに応答して、各キュー要素
に入力される、バス38上の所要のワード線(例えば、図
4のキュー要素論理モジュール73に入力されるWord
(0))を付勢する。
らデータシフトが起こるべきキュー要素ワード記憶部を
指示するアドレスを含んでいる。従って、SR及びSLシフ
トコマンドはそのアドレスロケーションが指定されたア
ドレスに等しいか大きいキュー要素内部だけで実行され
る。選択的シフト動作は、指定されたアドレスをキュー
状態機械16からそれぞれのキューのアドレスデコーダ36
(図2)に送ることによりイネーブルされる。アドレス
デコーダ36は、このアドレスに応答して、各キュー要素
に入力される、バス38上の所要のワード線(例えば、図
4のキュー要素論理モジュール73に入力されるWord
(0))を付勢する。
【0059】Initコマンドは、キュー内の全てのワード
記憶部を1の状態に初期設定するのに使用される。
記憶部を1の状態に初期設定するのに使用される。
【0060】図4に戻って、Match=、RD、LD、及びSRの
各コマンドに応答するワード記憶部52の動作を考察する
ことにする。
各コマンドに応答するワード記憶部52の動作を考察する
ことにする。
【0061】コマンドMatch=は、キュー要素論理モジュ
ール77に流入するCMD(0〜2)線及びQEN(0)線に適切な値
が置かれることにより開始される。これらの値は、ワー
ド記憶部52が存在している特定のキューに対するMatch=
コマンドを示す。一致を取るべき値はデータバスからD
(0〜7)線を通してワード記憶部52に提示される。キュー
要素論理モジュール73は出力信号S1及びS2を活性化して
マルチプレクサ70がD(0〜7)入力をマルチプレクサ74、7
5に伝えるようにする。キュー要素論理モジュール73か
らの信号S3がアサートされ、D(0〜7)を選択して、ワー
ド記憶部72に入力するNBIT(0〜7)に流す。信号S3は更に
D(0〜7)のコンプリメントをワード記憶部72に入力するB
IT(0〜7)に流す。D(0〜7)がワード記憶部72に保持され
ている値に一致すれば、一致線上に得られる出力により
ANDゲート78が一致出力Mをアサートする。
ール77に流入するCMD(0〜2)線及びQEN(0)線に適切な値
が置かれることにより開始される。これらの値は、ワー
ド記憶部52が存在している特定のキューに対するMatch=
コマンドを示す。一致を取るべき値はデータバスからD
(0〜7)線を通してワード記憶部52に提示される。キュー
要素論理モジュール73は出力信号S1及びS2を活性化して
マルチプレクサ70がD(0〜7)入力をマルチプレクサ74、7
5に伝えるようにする。キュー要素論理モジュール73か
らの信号S3がアサートされ、D(0〜7)を選択して、ワー
ド記憶部72に入力するNBIT(0〜7)に流す。信号S3は更に
D(0〜7)のコンプリメントをワード記憶部72に入力するB
IT(0〜7)に流す。D(0〜7)がワード記憶部72に保持され
ている値に一致すれば、一致線上に得られる出力により
ANDゲート78が一致出力Mをアサートする。
【0062】今度は、内容読み出し(RD)コマンドがQEN
(0)イネーブル信号を伴ってCMD(0〜2)線上に現れたと仮
定する。キュー要素論理モジュール73はこれらのレベル
をRD−A(ワードAを読み出す)コマンドであると解釈す
る。キュー要素論理モジュール73に入力されるワード
(0)に印加されたレベルは、この特定のキュー要素のワ
ードAがデータバスD(0〜7)上に読み出されることを示
す。読み出し動作はビット線をワード記憶部72の各ビッ
トセルにプリチャージする(論理1の状態に上げる)こ
とにより開始される。これはマルチプレクサ74及び76か
らの出力を、キュー要素論理モジュール73からのE線の
アサートによりトライステート状態にすることにより行
われる。ワード記憶部72の各ビットセルへのワード線が
次にアサートされ、そこに格納されている8ビット値が
キュー要素論理モジュール73からの信号S4及びS5の制御
のもとにマルチプレクサ76を通してデータバスD(0〜7)
に読み出される。
(0)イネーブル信号を伴ってCMD(0〜2)線上に現れたと仮
定する。キュー要素論理モジュール73はこれらのレベル
をRD−A(ワードAを読み出す)コマンドであると解釈す
る。キュー要素論理モジュール73に入力されるワード
(0)に印加されたレベルは、この特定のキュー要素のワ
ードAがデータバスD(0〜7)上に読み出されることを示
す。読み出し動作はビット線をワード記憶部72の各ビッ
トセルにプリチャージする(論理1の状態に上げる)こ
とにより開始される。これはマルチプレクサ74及び76か
らの出力を、キュー要素論理モジュール73からのE線の
アサートによりトライステート状態にすることにより行
われる。ワード記憶部72の各ビットセルへのワード線が
次にアサートされ、そこに格納されている8ビット値が
キュー要素論理モジュール73からの信号S4及びS5の制御
のもとにマルチプレクサ76を通してデータバスD(0〜7)
に読み出される。
【0063】ロード(LD)コマンドは、QEN(0)イネーブル
信号を伴うキュー要素論理モジュール73へのCMD(0〜2)
入力に印加されるコマンド値により開始される。キュー
要素論理モジュール73に入力するワード(0)のアサート
は、この特定のキュー要素ワードAがデータバスD(0〜7)
からロードされることを示す。LDコマンドに応答して、
キュー要素論理モジュール73は信号S1及びS2をマルチプ
レクサ70に対してアサートし、マルチプレクサ70は、D
(0〜7)入力をマルチプレクサ74及び75の入力に接続す
る。次に、キュー要素論理モジュール73からのS3及びS4
出力でアサートされたレベルにより、データ値D(0〜7)
及びそのコンプリメントがそれぞれワード記憶部72への
ビット(0〜7)入力及びNBIT(0〜7)入力に接続されるよう
に選択する。キュー要素論理モジュール73からのワード
線Wが次にアサートされ、データ値をワード記憶部72に
格納させる。
信号を伴うキュー要素論理モジュール73へのCMD(0〜2)
入力に印加されるコマンド値により開始される。キュー
要素論理モジュール73に入力するワード(0)のアサート
は、この特定のキュー要素ワードAがデータバスD(0〜7)
からロードされることを示す。LDコマンドに応答して、
キュー要素論理モジュール73は信号S1及びS2をマルチプ
レクサ70に対してアサートし、マルチプレクサ70は、D
(0〜7)入力をマルチプレクサ74及び75の入力に接続す
る。次に、キュー要素論理モジュール73からのS3及びS4
出力でアサートされたレベルにより、データ値D(0〜7)
及びそのコンプリメントがそれぞれワード記憶部72への
ビット(0〜7)入力及びNBIT(0〜7)入力に接続されるよう
に選択する。キュー要素論理モジュール73からのワード
線Wが次にアサートされ、データ値をワード記憶部72に
格納させる。
【0064】右シフトコマンド(SR)を遂行するには、QE
N(0)上のイネーブル信号を伴う適切なコマンド値でCMD
(0〜2)線をアサートする。ワード線Word(0)がアサート
されて、この特定のキュー要素ワードAが部分的または
全体的キュー位置シフトの一部分となることを示す。SR
(またはSL)コマンドは上述のRDコマンドとLDコマンド
を連結したものである。相違点は、キュー要素論理モジ
ュール73からの論理信号S4及びS5が読み出し機能の出力
としてNEXTA(0〜7)を選択し、S1及びS2出力がロードへ
の(SRコマンドに対する)入力としてLASTA(0〜7)を選
択することだけである。
N(0)上のイネーブル信号を伴う適切なコマンド値でCMD
(0〜2)線をアサートする。ワード線Word(0)がアサート
されて、この特定のキュー要素ワードAが部分的または
全体的キュー位置シフトの一部分となることを示す。SR
(またはSL)コマンドは上述のRDコマンドとLDコマンド
を連結したものである。相違点は、キュー要素論理モジ
ュール73からの論理信号S4及びS5が読み出し機能の出力
としてNEXTA(0〜7)を選択し、S1及びS2出力がロードへ
の(SRコマンドに対する)入力としてLASTA(0〜7)を選
択することだけである。
【0065】並列操作右シフトは、全てのキュー要素ワ
ードを同時に別々のNEXTAバスに読み出し、次に全ての
キュー要素ワードをその別々のLASTAバスから同時にロ
ードすることにより行われる。明確には図示してない
が、各キュー要素NEXTAバスは次に高い位置のキュー要
素LASTAバスに接続されている。上述のことから、キュ
ー要素間のデータのシフトは並列に且つ同時に行われ、
選択されたキュー要素間でまたはキュー内の全てのキュ
ー要素間で発生し得ることがわかる。
ードを同時に別々のNEXTAバスに読み出し、次に全ての
キュー要素ワードをその別々のLASTAバスから同時にロ
ードすることにより行われる。明確には図示してない
が、各キュー要素NEXTAバスは次に高い位置のキュー要
素LASTAバスに接続されている。上述のことから、キュ
ー要素間のデータのシフトは並列に且つ同時に行われ、
選択されたキュー要素間でまたはキュー内の全てのキュ
ー要素間で発生し得ることがわかる。
【0066】○イベントカウントレジスタ EXECモジュール12は、各々の可能なイベントに1つず
つ、256個のイベントカウントレジスタ26を含んでいる
(8ビットアドレスで限定される)。図6に、8ビット
イベントカウンタ100及びイベントカウントレジスタの
最初の3個、102、104、及び106を示してある。イベン
トカウンタ100はプログラム可能であり、データバスD(0
〜7)を経由してロードされるイベントカウントまたはレ
ジスタ102、104、または106のうちの1つからのイベン
トカウントに応答する。
つ、256個のイベントカウントレジスタ26を含んでいる
(8ビットアドレスで限定される)。図6に、8ビット
イベントカウンタ100及びイベントカウントレジスタの
最初の3個、102、104、及び106を示してある。イベン
トカウンタ100はプログラム可能であり、データバスD(0
〜7)を経由してロードされるイベントカウントまたはレ
ジスタ102、104、または106のうちの1つからのイベン
トカウントに応答する。
【0067】各イベントカウントレジスタは、システム
で生じる可能性のある256のイベントの1つを示す割当
て値を含んでいる。レジスタがプラスのカウントを示せ
ば、それは複数のタスクがイベントの発生を待っている
ことの指示である。イベントカウントレジスタがマイナ
スの値を示せば、その指示は、イベントの発生を待って
いるタスクが存在するよりも多い回数のイベントがシグ
ナルされた(発生した)ということである。イベントが
発生すると、そのイベントに対応するイベントカウント
レジスタを調べてそのカウントの状態を確認する。カウ
ントが正であることがわかれば、キュー状態機械16は、
タスクがイベントキュー24に存在し、この特定のイベン
トの発生を待っていることを知る。このような場合に
は、イベントキュー24を並列にサーチし、この特定のイ
ベントを指定する全てのTCBを見出す。こうしてイベン
トを指定する最高の優先度のTCBを選択して実行する。
キュー状態機械16はイベントキュー24から選択したTCB
をCPUキュー20に転送し、そこでそのTCBは優先度の順に
置かれる。タスクをイベントキュー24から取出すと、イ
ベントカウントレジスタの中の値が、カウンタ100の動
作によりデクリメントされる。
で生じる可能性のある256のイベントの1つを示す割当
て値を含んでいる。レジスタがプラスのカウントを示せ
ば、それは複数のタスクがイベントの発生を待っている
ことの指示である。イベントカウントレジスタがマイナ
スの値を示せば、その指示は、イベントの発生を待って
いるタスクが存在するよりも多い回数のイベントがシグ
ナルされた(発生した)ということである。イベントが
発生すると、そのイベントに対応するイベントカウント
レジスタを調べてそのカウントの状態を確認する。カウ
ントが正であることがわかれば、キュー状態機械16は、
タスクがイベントキュー24に存在し、この特定のイベン
トの発生を待っていることを知る。このような場合に
は、イベントキュー24を並列にサーチし、この特定のイ
ベントを指定する全てのTCBを見出す。こうしてイベン
トを指定する最高の優先度のTCBを選択して実行する。
キュー状態機械16はイベントキュー24から選択したTCB
をCPUキュー20に転送し、そこでそのTCBは優先度の順に
置かれる。タスクをイベントキュー24から取出すと、イ
ベントカウントレジスタの中の値が、カウンタ100の動
作によりデクリメントされる。
【0068】イベントが発生すると、Signalユーティリ
ティは対応するイベントカウントレジスタの値を読み出
させカウンタ100をプログラムするのに使用させる。次
に、カウンタ100は値をデクリメントし、、このデクリ
メントされた値は適切なレジスタに書き戻される。Wait
ユーティリティは、値をデクリメントすることを除いて
は、同じシーケンスを発生させる。どのイベントカウン
トレジスタ(102,104,106等)の値もデータバスD(0〜7)を
経由してキュー状態機械16が読み出すのに利用できる。
キュー状態機械16からの以下に示すコマンド線はカウン
タ100に与えられる:
ティは対応するイベントカウントレジスタの値を読み出
させカウンタ100をプログラムするのに使用させる。次
に、カウンタ100は値をデクリメントし、、このデクリ
メントされた値は適切なレジスタに書き戻される。Wait
ユーティリティは、値をデクリメントすることを除いて
は、同じシーケンスを発生させる。どのイベントカウン
トレジスタ(102,104,106等)の値もデータバスD(0〜7)を
経由してキュー状態機械16が読み出すのに利用できる。
キュー状態機械16からの以下に示すコマンド線はカウン
タ100に与えられる:
【0069】ECOP(0〜1):カウンタ100をインクリメン
ト、デクリメント、ロード、またはクリアすべきかを指
定するのに使用される。 ECOC:カウンタ100からデータ線D(0〜7)への出力をイネ
ーブルするのに使用される。 ECCLK:カウンタ100での動作を起こさせるのに使用され
るクロックである。 ECLR:全てのイベントカウントレジスタ102、104、106
等を0に初期設定するのに使用される。
ト、デクリメント、ロード、またはクリアすべきかを指
定するのに使用される。 ECOC:カウンタ100からデータ線D(0〜7)への出力をイネ
ーブルするのに使用される。 ECCLK:カウンタ100での動作を起こさせるのに使用され
るクロックである。 ECLR:全てのイベントカウントレジスタ102、104、106
等を0に初期設定するのに使用される。
【0070】○遅延タイマ 図7に、図1の遅延タイマ28の詳細を示す。遅延タイマ
28はシステムクロックサイクルをカウントし、キュー状
態機械16がその遅延が終了したイベントにシグナルを与
えるようにする。1遅延単位(すなわち、遅延時間の単
位)内のクロックサイクル数はプログラム可能であり、
この数はコマンド及びステータスレジスタ14の中のタイ
マインターバルレジスタに保持されている。遅延単位の
値は、タイマインターバルレジスタからTIR(0〜7)線を
通って遅延タイマ28の8ビットカウンタ110に入る。8
ビットカウンタ112は各遅延単位内でクロックサイクル
数を累積し、次の遅延単位のカウントにインクリメント
することにより、遅延単位の数をカウントする。8ビッ
トカウンタ112は最大255までカウントし、次には0に戻
る。Delayユーティリティは、絶対時間ではなく、相対
時間だけイベントを遅らす。
28はシステムクロックサイクルをカウントし、キュー状
態機械16がその遅延が終了したイベントにシグナルを与
えるようにする。1遅延単位(すなわち、遅延時間の単
位)内のクロックサイクル数はプログラム可能であり、
この数はコマンド及びステータスレジスタ14の中のタイ
マインターバルレジスタに保持されている。遅延単位の
値は、タイマインターバルレジスタからTIR(0〜7)線を
通って遅延タイマ28の8ビットカウンタ110に入る。8
ビットカウンタ112は各遅延単位内でクロックサイクル
数を累積し、次の遅延単位のカウントにインクリメント
することにより、遅延単位の数をカウントする。8ビッ
トカウンタ112は最大255までカウントし、次には0に戻
る。Delayユーティリティは、絶対時間ではなく、相対
時間だけイベントを遅らす。
【0071】○コマンド及びステータスレジスタ 図1を参照すれば、コマンド及びステータスレジスタ14
は、16ビットデータ(及びコマンド)をマイクロプロセ
ッサ10から、及び8ビットデータをEXECモジュール12の
中の各種要素から受取る多数のマイクロプロセッサから
アクセス可能なレジスタを有している。全てのレジスタ
は6ビット幅であり、各レジスタは読み出しまたは書き
込みのいずれかが可能であるが、両方は可能とはなって
いない。例えば、図8に、書き込みレジスタ120及び読
み出しレジスタ122の例がその相互接続及び制御回路と
共に示してある。レジスタ122は読み出しレジスタであ
り、データをEXECモジュールデータバスD(0〜7)から受
取る。このようなデータは次に、イネーブル信号ROEN
(5)を印加するとマイクロプロセッサ10に読み出すこと
ができる。同様に、書き込みレジスタ120はデータをマ
イクロプロセッサ10から受取り、イネーブル信号RIEN
(0)を印加すると、このようなデータを出力としてデー
タバスD(0〜7)に与える。
は、16ビットデータ(及びコマンド)をマイクロプロセ
ッサ10から、及び8ビットデータをEXECモジュール12の
中の各種要素から受取る多数のマイクロプロセッサから
アクセス可能なレジスタを有している。全てのレジスタ
は6ビット幅であり、各レジスタは読み出しまたは書き
込みのいずれかが可能であるが、両方は可能とはなって
いない。例えば、図8に、書き込みレジスタ120及び読
み出しレジスタ122の例がその相互接続及び制御回路と
共に示してある。レジスタ122は読み出しレジスタであ
り、データをEXECモジュールデータバスD(0〜7)から受
取る。このようなデータは次に、イネーブル信号ROEN
(5)を印加するとマイクロプロセッサ10に読み出すこと
ができる。同様に、書き込みレジスタ120はデータをマ
イクロプロセッサ10から受取り、イネーブル信号RIEN
(0)を印加すると、このようなデータを出力としてデー
タバスD(0〜7)に与える。
【0072】以下に、コマンド及びステータスレジスタ
14の内部にあるマイクロプロセッサからアクセス可能な
レジスタ(図示せず)のリスト、及びそれに関連するユ
ーティリティ動作を実行中のそれぞれのレジスタの動作
の説明を与える。
14の内部にあるマイクロプロセッサからアクセス可能な
レジスタ(図示せず)のリスト、及びそれに関連するユ
ーティリティ動作を実行中のそれぞれのレジスタの動作
の説明を与える。
【0073】Scheduleレジスタ(書き込みレジスタ):
タスクTCBをこのレジスタに書き込むと、TCBはその優先
度(TCB値)に従ってCPUキュー20に置がれる。
タスクTCBをこのレジスタに書き込むと、TCBはその優先
度(TCB値)に従ってCPUキュー20に置がれる。
【0074】Suspendレジスタ(書き込みレジスタ):
タスクTCBをこのレジスタに書き込むと、このTCBが実際
にCPUキュー20中にあれば、このTCBはCPUキュー20から
取り除かれる。このTCBがCPUキュー20になければ、割込
条件がマイクロプロセッサ10に対して発生する。この条
件を示すステータスがステータスレジスタに設定され
る。
タスクTCBをこのレジスタに書き込むと、このTCBが実際
にCPUキュー20中にあれば、このTCBはCPUキュー20から
取り除かれる。このTCBがCPUキュー20になければ、割込
条件がマイクロプロセッサ10に対して発生する。この条
件を示すステータスがステータスレジスタに設定され
る。
【0075】Signalレジスタ(書き込みレジスタ):イ
ベント制御ブロックがマイクロプロセッサ10からこのレ
ジスタに書き込まれると、このイベントがシグナルされ
る。このイベントを待っているタスクがなければ、これ
に対して取られる処置はこのイベントに対するイベント
カウントをデクリメントすることだけである。タスクが
このイベントを待っていれば、最高の優先度(最低のTC
B値)を持つTCBがイベントキュー24から取出され、CPU
キュー20に置かれる。
ベント制御ブロックがマイクロプロセッサ10からこのレ
ジスタに書き込まれると、このイベントがシグナルされ
る。このイベントを待っているタスクがなければ、これ
に対して取られる処置はこのイベントに対するイベント
カウントをデクリメントすることだけである。タスクが
このイベントを待っていれば、最高の優先度(最低のTC
B値)を持つTCBがイベントキュー24から取出され、CPU
キュー20に置かれる。
【0076】Waitレジスタ(書き込みレジスタ):イベ
ント制御ブロックがマイクロプロセッサ10からこのレジ
スタに書き込まれると、実行中のタスクのTCBがイベン
トキュー24に置かれ、指定されたイベントを待つ。実行
中のタスクのTCBはCPUキュー20の最初のキュー位置(位
置0)で見いだされる。このTCBはCPUキュー20から取出
され、イベントキュー24の中にその優先度(TCB値)に
従って置かれる。
ント制御ブロックがマイクロプロセッサ10からこのレジ
スタに書き込まれると、実行中のタスクのTCBがイベン
トキュー24に置かれ、指定されたイベントを待つ。実行
中のタスクのTCBはCPUキュー20の最初のキュー位置(位
置0)で見いだされる。このTCBはCPUキュー20から取出
され、イベントキュー24の中にその優先度(TCB値)に
従って置かれる。
【0077】Delayレジスタ(書き込みレジスタ):イ
ベント制御ブロック及び8ビット遅延値がマイクロプロ
セッサ10からこのレジスタに書き込まれると、イベント
制御ブロック名が遅延キュー22に置かれ、その遅延値に
より優先度を与えられる。遅延が少ければ少いほど、こ
のブロック名はキューの先頭に近いところに置かれる。
ベント制御ブロック及び8ビット遅延値がマイクロプロ
セッサ10からこのレジスタに書き込まれると、イベント
制御ブロック名が遅延キュー22に置かれ、その遅延値に
より優先度を与えられる。遅延が少ければ少いほど、こ
のブロック名はキューの先頭に近いところに置かれる。
【0078】Statusレジスタ(読み出しレジスタ):St
atusレジスタはEXECチップ内部で生じる異常ステータス
に関する情報を含んでいる。
atusレジスタはEXECチップ内部で生じる異常ステータス
に関する情報を含んでいる。
【0079】タイマインターバルレジスタ(書き込みレ
ジスタ):ユーザは、各遅延値を構成するシステムクロ
ックの数を表す16ビットの値をこのレジスタに書き込
む。
ジスタ):ユーザは、各遅延値を構成するシステムクロ
ックの数を表す16ビットの値をこのレジスタに書き込
む。
【0080】CPUQレジスタ、イベントQレジスタ、遅延Q
レジスタ(読み出しレジスタ):これらのレジスタは、
マイクロプロセッサ10により読み出されると、適切なキ
ューにある全てのキュー要素ワードの内容を順次与え
る。これらは診断レジスタである。
レジスタ(読み出しレジスタ):これらのレジスタは、
マイクロプロセッサ10により読み出されると、適切なキ
ューにある全てのキュー要素ワードの内容を順次与え
る。これらは診断レジスタである。
【0081】診断ポインタレジスタ(書き込みレジス
タ):値を書き込むと、上述の診断レジスタは、読み出
しに当ってキュー内のこの値のロケーションから読み出
されるように設定される。
タ):値を書き込むと、上述の診断レジスタは、読み出
しに当ってキュー内のこの値のロケーションから読み出
されるように設定される。
【0082】アクティブTCBレジスタ(読み出しレジス
タ):読み出されると、CPUキュー内で最高の優先度を
持つ現在のタスクのTCB名が戻される。
タ):読み出されると、CPUキュー内で最高の優先度を
持つ現在のタスクのTCB名が戻される。
【0083】イベントケースレジスタ(読み出しレジス
タ):読み出されると、タスクに実行を再開させたイベ
ントのイベント制御ブロック名が戻される。このタスク
がWaitユーティリティ呼び出しを行っていた場合にの
み、この値が意味を有する。
タ):読み出されると、タスクに実行を再開させたイベ
ントのイベント制御ブロック名が戻される。このタスク
がWaitユーティリティ呼び出しを行っていた場合にの
み、この値が意味を有する。
【0084】○キュー状態機械 キュー状態機械16はEXECモジュール12の作業を制御す
る。キュー状態機械16は、コマンド及びステータスレジ
スタ14に書き込まれたコマンドに応答する内部ハードウ
ェアにより制御され、制御線を順次付勢してシステム動
作を指定コマンドに従って発生させる。全ての局面でキ
ュー状態機械16は従来どおりであり、その構成は当業者
に既知である。
る。キュー状態機械16は、コマンド及びステータスレジ
スタ14に書き込まれたコマンドに応答する内部ハードウ
ェアにより制御され、制御線を順次付勢してシステム動
作を指定コマンドに従って発生させる。全ての局面でキ
ュー状態機械16は従来どおりであり、その構成は当業者
に既知である。
【0085】○EXECモジュール動作−スケジューリング
ユーティリティ マイクロプロセッサ10は、スケジューリングしたいタス
クのTCBをEXECモジュール12のコマンド及びステータス
レジスタ14の内部にあるScheduleレジスタに書き込む。
これにより、TCB値はScheduleレジスタの中にラッチさ
れる。これに応答して、キュー状態機械16はCPUキュー2
0の並列サーチを行って、スケジューリングされているT
CB中から、格納されている次に低い優先度のTCBを見つ
ける。これが見つかると、CPU20の中のTCBは、入来TCB
のキュー位置から出発して、1位置右にシフトされる。
この右シフトにより空になったCPU20の中の位置にスケ
ジューリングすべきタスクのTCBをロードする。
ユーティリティ マイクロプロセッサ10は、スケジューリングしたいタス
クのTCBをEXECモジュール12のコマンド及びステータス
レジスタ14の内部にあるScheduleレジスタに書き込む。
これにより、TCB値はScheduleレジスタの中にラッチさ
れる。これに応答して、キュー状態機械16はCPUキュー2
0の並列サーチを行って、スケジューリングされているT
CB中から、格納されている次に低い優先度のTCBを見つ
ける。これが見つかると、CPU20の中のTCBは、入来TCB
のキュー位置から出発して、1位置右にシフトされる。
この右シフトにより空になったCPU20の中の位置にスケ
ジューリングすべきタスクのTCBをロードする。
【0086】EXECモジュール12は今度はポート制御モジ
ュール30からハンドシェーク信号NDTACKをアサートし
て、処理を今や終ってよいということを示す。これに応
答して、マイクロプロセッサ10はポート制御モジュール
30へのそのCS信号のアサートを解除する。この信号はEX
ECモジュール12との全てのトランザクションに先行す
る。
ュール30からハンドシェーク信号NDTACKをアサートし
て、処理を今や終ってよいということを示す。これに応
答して、マイクロプロセッサ10はポート制御モジュール
30へのそのCS信号のアサートを解除する。この信号はEX
ECモジュール12との全てのトランザクションに先行す
る。
【0087】CPUキュー20は、今や、スケジューリング
すべきタスクのTCB名がCPUキュー20のその適切な優先度
の位置に存在するように修正されている。マイクロプロ
セッサ10は、現在実行を待っている最高優先度タスクが
何であるかを判定するため、コマンド及びステータスレ
ジスタ14からアクティブTCBレジスタを読み出す。マイ
クロプロセッサ10はイベントケースレジスタを読み出す
こともできる。マイクロプロセッサ10がアクティブTCB
レジスタにアクセスすると、キュー状態機械16はCPUキ
ュー20の第1のキュー要素(最高優先度)からTCB名を
読み出し、この値をマイクロプロセッサのデータ線NDTA
CK(0〜15)に乗せる。ポート制御モジュール30は次にNDT
ACK線をアサートして、アクティブTCBレジスタの値がマ
イクロプロセッサ10から利用可能であることを示す。
すべきタスクのTCB名がCPUキュー20のその適切な優先度
の位置に存在するように修正されている。マイクロプロ
セッサ10は、現在実行を待っている最高優先度タスクが
何であるかを判定するため、コマンド及びステータスレ
ジスタ14からアクティブTCBレジスタを読み出す。マイ
クロプロセッサ10はイベントケースレジスタを読み出す
こともできる。マイクロプロセッサ10がアクティブTCB
レジスタにアクセスすると、キュー状態機械16はCPUキ
ュー20の第1のキュー要素(最高優先度)からTCB名を
読み出し、この値をマイクロプロセッサのデータ線NDTA
CK(0〜15)に乗せる。ポート制御モジュール30は次にNDT
ACK線をアサートして、アクティブTCBレジスタの値がマ
イクロプロセッサ10から利用可能であることを示す。
【0088】イベントケースとはタスクの名前をCPUキ
ュー20に移動させたイベントの名前であることを想起さ
れたい。マイクロプロセッサ10はイベントケースレジス
タにアクセスしてCPUキュー20の中のイベント値を判定
することができる。このアクセスによりイベント名をCP
Uキュー20の最初のキュー要素からイベントケースレジ
スタに読込まれ、マイクロプロセッサ10のデータバスDA
TA(0〜15)に乗せられる。信号NDTACKがアサートされ
て、マイクロプロセッサ10にこのレジスタの値が出力デ
ータバス上で利用可能であることを示す。
ュー20に移動させたイベントの名前であることを想起さ
れたい。マイクロプロセッサ10はイベントケースレジス
タにアクセスしてCPUキュー20の中のイベント値を判定
することができる。このアクセスによりイベント名をCP
Uキュー20の最初のキュー要素からイベントケースレジ
スタに読込まれ、マイクロプロセッサ10のデータバスDA
TA(0〜15)に乗せられる。信号NDTACKがアサートされ
て、マイクロプロセッサ10にこのレジスタの値が出力デ
ータバス上で利用可能であることを示す。
【0089】○キュー状態機械の動作−Scheduleユーテ
ィリティ 以下にScheduleユーティリティの期間中に生起する状態
を示す。キュー状態機械16への入力は小文字で表記して
あり、出力は大文字で表記してある。イベントは全てシ
ステムクロックに同期している。特定のイベントが発生
するまで起こらない状態の各々について、そのイベント
を示してある。所与の状態についてイベントが指定され
ていなければ、その状態からは次の状態機械のクロック
で抜け出す。
ィリティ 以下にScheduleユーティリティの期間中に生起する状態
を示す。キュー状態機械16への入力は小文字で表記して
あり、出力は大文字で表記してある。イベントは全てシ
ステムクロックに同期している。特定のイベントが発生
するまで起こらない状態の各々について、そのイベント
を示してある。所与の状態についてイベントが指定され
ていなければ、その状態からは次の状態機械のクロック
で抜け出す。
【0090】1.IDLE − EXECチップ選択(cs)がアサー
トされておらず、ntstがアサートされておらず、nrstが
アサートされておらず、タイマキャリ出力(timer carry
out,tco)がアサートされていない。 イベント − チップ選択(cs)がアサートされ、CPUはオ
ペレーティングシステムを呼出すことを欲している。
トされておらず、ntstがアサートされておらず、nrstが
アサートされておらず、タイマキャリ出力(timer carry
out,tco)がアサートされていない。 イベント − チップ選択(cs)がアサートされ、CPUはオ
ペレーティングシステムを呼出すことを欲している。
【0091】2.CMD RCVD − EXECコマンドが受信され
た 動作 − ScheduleレジスタはCPUがuPアドレス線に発生
した値をラッチする。この値は実行のためスケジューリ
ングすべきタスクのTCB名である。
た 動作 − ScheduleレジスタはCPUがuPアドレス線に発生
した値をラッチする。この値は実行のためスケジューリ
ングすべきタスクのTCB名である。
【0092】3.SETUP MATCH CMD − Scheduleユーテ
ィリティルを始める。「Match>.」コマンドを設定す
る。 動作 − CMD(0〜3)線をコマンド「Match>A」で設定す
る。D(0〜7)線はScheduleレジスタにある値を得る。QEN
(0〜3)はCPUQ値をこの動作がCPUキューで行われること
を示すように設定する。
ィリティルを始める。「Match>.」コマンドを設定す
る。 動作 − CMD(0〜3)線をコマンド「Match>A」で設定す
る。D(0〜7)線はScheduleレジスタにある値を得る。QEN
(0〜3)はCPUQ値をこの動作がCPUキューで行われること
を示すように設定する。
【0093】4.FINISH MATCH CMD − 「一致」線をア
サートする。 動作 − 最後の状態の動作のアサートを解除し、一致線
をアサートする。
サートする。 動作 − 最後の状態の動作のアサートを解除し、一致線
をアサートする。
【0094】5.READ MATCH> ADD − 最高優先度match
>アドレスに対するアドレス線を読み出す。 動作 − ADDR(0〜7)にある値を一時レジスタに格納し、
一致線のアサートを解除する。
>アドレスに対するアドレス線を読み出す。 動作 − ADDR(0〜7)にある値を一時レジスタに格納し、
一致線のアサートを解除する。
【0095】6.SETUP SR CMD − 右シフトコマンドを
設定する。 動作 − 一時レジスタにある値をADDR(0〜7)線に乗せ
る。CMD(0〜3)線を「SR」(右シフト)コマンドに設定
し、QEN(0〜3)線をCPUQ値に等しく設定する(CPUキュー
に関する動作を示す)。
設定する。 動作 − 一時レジスタにある値をADDR(0〜7)線に乗せ
る。CMD(0〜3)線を「SR」(右シフト)コマンドに設定
し、QEN(0〜3)線をCPUQ値に等しく設定する(CPUキュー
に関する動作を示す)。
【0096】7.FINISH SR CMD − 右シフトコマンド
を終了する。 動作 − 最後の動作のアサートを解除する。
を終了する。 動作 − 最後の動作のアサートを解除する。
【0097】8.SETUP LD CMD − 「LD」(ロード)コ
マンドの設定。 動作 − CMD(0〜3)線が「LDA」コマンド値を得る。D(0
〜7)線がScheduleレジスタの内容を得る。ADDR(0〜7)線
が一時レジスタにある値を得る。QEN(0〜3)線をCPUDQ値
に等しく設定する(CPUキューに関する動作を示す)。
マンドの設定。 動作 − CMD(0〜3)線が「LDA」コマンド値を得る。D(0
〜7)線がScheduleレジスタの内容を得る。ADDR(0〜7)線
が一時レジスタにある値を得る。QEN(0〜3)線をCPUDQ値
に等しく設定する(CPUキューに関する動作を示す)。
【0098】9.FINISH LD CMD − ロードコマンドを
終了する。 動作 − 最後の状態の動作のアサートを解除する。
終了する。 動作 − 最後の状態の動作のアサートを解除する。
【0099】10.SETUP END uP XACTION(CPUとのト
ランザクションを終了するように設定する 動作 − DTACK(データ転送アクノーレッジ)をアサー
トする。
ランザクションを終了するように設定する 動作 − DTACK(データ転送アクノーレッジ)をアサー
トする。
【0100】11.END uP XACTION − CPUとのトラン
ザクションを終了する 動作 − DTACK(データ転送アクノーレッジ)のアサー
トを解除する。
ザクションを終了する 動作 − DTACK(データ転送アクノーレッジ)のアサー
トを解除する。
【0101】12.IDLE − 上の状態1に行く
【0102】この時点で、タスクのTCBはCPUキューに置
かれている。最新のキュー情報を使用するためには、マ
イクロプロセッサ10は「READ_ACTIVETCB」コマンドを実
行しなければならない。これに加えて、マイクロプロセ
ッサ10は、このタスクに実行を再開させたイベントを判
定するために「READ_EVENTCASE」を実行することができ
る。これら動作はSchedule、Suspend、Signal、Wait、
及びDelayを含むどんなユーティリティ呼び出しに対し
ても行うことができる。
かれている。最新のキュー情報を使用するためには、マ
イクロプロセッサ10は「READ_ACTIVETCB」コマンドを実
行しなければならない。これに加えて、マイクロプロセ
ッサ10は、このタスクに実行を再開させたイベントを判
定するために「READ_EVENTCASE」を実行することができ
る。これら動作はSchedule、Suspend、Signal、Wait、
及びDelayを含むどんなユーティリティ呼び出しに対し
ても行うことができる。
【0103】READ_ACTIVETCBコマンド
【0104】1.IDLE − EXECチップ選択(cs)、ntst、
nrst、及びtco(タイマキャリ出力)のアサートを全て
解除する。
nrst、及びtco(タイマキャリ出力)のアサートを全て
解除する。
【0105】2.SETUP RD CMD − 「RD」(読み出し)
コマンドの設定。 動作 − CMD(0〜3)線がコマンド「RDA」(ワードAを読
み出す)を得る。QEN(0〜3)線がCPUQ値を得る。ADDR(0
〜7)線が0に(つまりCPUキューの最初のロケーション
−キューの先頭− に対して)設定される。
コマンドの設定。 動作 − CMD(0〜3)線がコマンド「RDA」(ワードAを読
み出す)を得る。QEN(0〜3)線がCPUQ値を得る。ADDR(0
〜7)線が0に(つまりCPUキューの最初のロケーション
−キューの先頭− に対して)設定される。
【0106】3.WRITE ACTIVETCB REG − CPUキューの
先頭にあるTCB名をアクティブTCBレジスタに書き込む。 動作 − アクティブTCBレジスタに現在D(0〜7)線に現れ
ている値が書き込まれる。これは、その優先度のため、
CPU資源を使用することになっている次のタスクのTCB名
である。
先頭にあるTCB名をアクティブTCBレジスタに書き込む。 動作 − アクティブTCBレジスタに現在D(0〜7)線に現れ
ている値が書き込まれる。これは、その優先度のため、
CPU資源を使用することになっている次のタスクのTCB名
である。
【0107】4.SETUP END uP XACTION − CPUによる
処理を終るよう設定する。 動作 − DTACK(データ転送アクノーレッジ)をアサー
トする。イベント − csのアサートを解除する。
処理を終るよう設定する。 動作 − DTACK(データ転送アクノーレッジ)をアサー
トする。イベント − csのアサートを解除する。
【0108】5.END uP XACTION − CPUによる処理を
終了する。 動作 − DTACK(データ転送アクノーレッジ)のアサー
トを解除する。
終了する。 動作 − DTACK(データ転送アクノーレッジ)のアサー
トを解除する。
【0109】6.IDLE(上の状態1)
【0110】READ_EVENTCASEコマンド
【0111】1.IDLE − EXECチップ選択(cs)、ntst、
nrst、及びtco(タイマキャリ出力)のアサートを全て
解除する。
nrst、及びtco(タイマキャリ出力)のアサートを全て
解除する。
【0112】2.SETUP RD CMD − 「RD」(読み出し)
コマンドを設定する。 動作 − CMD(0〜3)線が「RDB」(ワードBを読み出す)
値に設定される。QEN(0〜3)がCPUQ値に設定される。ADD
R(0〜7)線が0に設定される。CPUキューの最初の要素の
ワードBを読み出したいのである。
コマンドを設定する。 動作 − CMD(0〜3)線が「RDB」(ワードBを読み出す)
値に設定される。QEN(0〜3)がCPUQ値に設定される。ADD
R(0〜7)線が0に設定される。CPUキューの最初の要素の
ワードBを読み出したいのである。
【0113】3.WRITE EVENTCASE REG − 次のタスク
のイベントケース値をイベントケースレジスタに書き込
み、CPUで実行する。 動作 − イベントケースレジスタが線D(0〜7)の値に等
しく設定される。最後の状態の動作がアサート解除され
る。
のイベントケース値をイベントケースレジスタに書き込
み、CPUで実行する。 動作 − イベントケースレジスタが線D(0〜7)の値に等
しく設定される。最後の状態の動作がアサート解除され
る。
【0114】4.SETUP END uP XACTION − CPUとのト
ランザクションを終了するように設定する。 動作 − DTACK(データ転送受領)をアサートする。 イベント − csのアサートを解除する。
ランザクションを終了するように設定する。 動作 − DTACK(データ転送受領)をアサートする。 イベント − csのアサートを解除する。
【0115】5.END uP XACTION − CPUとのトランザ
クションを終了する。 動作 − DTACK(データ転送アクノーレッジ)のアサー
トを解除する。
クションを終了する。 動作 − DTACK(データ転送アクノーレッジ)のアサー
トを解除する。
【0116】6.IDLE(上の状態1)
【0117】前述の説明は本発明の例示的解説に過ぎな
いことを理解すべきである。当業者は本発明から逸脱す
ることなく種々の代案及び修正を工夫することができ
る。従って、本発明は特許請求の範囲に入るこのような
代案、修正、及び変形を全て包含することを意図してい
る。
いことを理解すべきである。当業者は本発明から逸脱す
ることなく種々の代案及び修正を工夫することができ
る。従って、本発明は特許請求の範囲に入るこのような
代案、修正、及び変形を全て包含することを意図してい
る。
【0118】
【効果】以上詳細に説明したように、本発明によればイ
ベントの発生に応答して優先度に基づいたタスク切替を
極めてわずかのオーバーヘッドで実現することができ
る。
ベントの発生に応答して優先度に基づいたタスク切替を
極めてわずかのオーバーヘッドで実現することができ
る。
【図1】本発明の一実施例を用いたシステムの高レベル
ブロック図。
ブロック図。
【図2】図1のシステムで使用されるCPUキューのブ
ロック図。
ロック図。
【図3】図2のCPUキュー内のキュー要素のブロック
図。
図。
【図4】図3のキュー要素内のワード記憶部の更に詳細
な論理回路図。
な論理回路図。
【図5】連想メモリセルの回路図。
【図6】本発明の一実施例で使用される一組のイベント
カウントレジスタのブロック図。
カウントレジスタのブロック図。
【図7】本発明の一実施例で使用される遅延タイマのブ
ロック図。
ロック図。
【図8】図1のコマンド及びステータスレジスタ内に含
まれる一組の読み出し/書き込みレジスタの例を示す
図。
まれる一組の読み出し/書き込みレジスタの例を示す
図。
10:マイクロプロセッサ 12:EXECモジュール 14:コマンド及びステータスレジスタ 16:キュー状態機械 18:キューシステム 20:CPUキュー 22:遅延キュー 24:イベントキュー 28:遅延タイマ 30:ポート制御モジュール 35:キュー要素 36:アドレスデコーダ 40:レゾルバ/エンコーダ 42,44:LASTバス 42',44':NEXTバス 50,56,58:マルチプレクサ 52,54:ワード記憶部 73:キュー要素論理モジュール 76:デマルチプレクサ 77:比較器 81,83:ワード線 82,84:ビット線 85:CMOSフリップフロップ 88:一致線 100:イベントカウンタ 102,104,106:イベントカウントレジスタ 120:書き込みレジスタ 122:読み出しレジスタ
Claims (2)
- 【請求項1】下記の(A)ないし(D)を設けてなる、
ハードウエア構成のオペレーティングシステムカーネル
を有するマルチタスキングデータ処理システム: (A)プロセッサキュー手段:実行待ち状態のタスク名
を優先度の順にストアする複数のワード記憶部を含む; (B)イベントキュー手段:イベントの生起を待って前
記プロセッサキュー手段に置かれるべきタスク名をスト
アする複数のワード記憶部を含む; (C)イベントの生起のシグナルを与えるプロセッサ手
段; (D)照合論理手段:前記イベントキュー手段中の前記
ワード記憶部を並列にサーチして前記シグナルが与えら
れたイベントの生起に関連付けられたタスク名を見出
し、前記タスク名を前記プロセッサキュー手段へ転送す
る。 - 【請求項2】下記の(A)ないし(D)を設けてなる、
ハードウエア構成のオペレーティングシステムカーネル
を有するマルチタスキングデータ処理システム: (A)一組のコマンド及び制御レジスタ:接続されたデ
ータ処理システムからアドレスとデータの双方を受け取
り、またデータを前記データ処理システムに渡す; (B)CPUキュー:タスク名のキューをストアする複
数のワード記憶部を含み、前記タスク名はその優先度の
順に配置され、これらのタスクは皆実行待ち状態であ
る; (C)イベントキュー:タスク名のキューを優先度の順
にストアする複数の記憶部を含み、前記タスク名の各々
はイベント名と関連付けて記憶され、当該イベントが生
起すると当該関連付けられたタスク名が実行待ち状態に
なる; (D)キュー状態器械:前記コマンド及びステータスレ
ジスタ中のイベントデータに応答して前記イベントキュ
ーの並列サーチを行わせ、前記イベントデータに関連付
けられた全てのタスク名を見出し、前記見出されたタス
ク名を前記CPUキューに転送させる。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77693191A | 1991-10-15 | 1991-10-15 | |
US776,931 | 1991-10-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05204674A true JPH05204674A (ja) | 1993-08-13 |
JP3604091B2 JP3604091B2 (ja) | 2004-12-22 |
Family
ID=25108772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30310092A Expired - Fee Related JP3604091B2 (ja) | 1991-10-15 | 1992-10-15 | マルチタスキングデータ処理システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US5465335A (ja) |
EP (1) | EP0537721B1 (ja) |
JP (1) | JP3604091B2 (ja) |
DE (1) | DE69227664T2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004070582A (ja) * | 2002-08-05 | 2004-03-04 | Nec Corp | イベント通知タスク制御処理方式及び方法並びにプログラム |
JP2004078665A (ja) * | 2002-08-20 | 2004-03-11 | Nec Corp | タスク制御装置、及びタスク制御方法 |
JP2005250659A (ja) * | 2004-03-02 | 2005-09-15 | Nec Mobiling Ltd | リアルタイムosを用いたタスク処理方法、装置、及びプログラム |
JP2007133858A (ja) * | 2005-09-30 | 2007-05-31 | Coware Inc | マルチコアアーキテクチャにおけるスケジューリング |
JP5024899B2 (ja) * | 2006-03-27 | 2012-09-12 | 株式会社日立製作所 | データ処理装置 |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0655682B1 (de) * | 1993-11-26 | 2000-05-31 | Siemens Aktiengesellschaft | Recheneinheit mit mehreren ausführbaren Tasks |
SE9404294D0 (sv) * | 1994-12-09 | 1994-12-09 | Ellemtel Utvecklings Ab | sätt och anordning vid telekommunikation |
US5627745A (en) * | 1995-05-03 | 1997-05-06 | Allen-Bradley Company, Inc. | Parallel processing in a multitasking industrial controller |
DE19530483A1 (de) * | 1995-08-18 | 1997-02-20 | Siemens Ag | Einrichtung und Verfahren zur Echtzeit-Verarbeitung einer Mehrzahl von Tasks |
AU1424697A (en) * | 1995-12-29 | 1997-07-28 | Powertv, Inc. | Event filtering feature for a computer operating system in home communications terminal |
FR2759177B1 (fr) * | 1997-01-31 | 1999-04-23 | Sextant Avionique | Procede et dispositif de traitement de plusieurs applications techniques avec pour chacune d'elles la surete qui lui est propre |
US5938708A (en) * | 1997-07-03 | 1999-08-17 | Trw Inc. | Vehicle computer system having a non-interrupt cooperative multi-tasking kernel and a method of controlling a plurality of vehicle processes |
US6408324B1 (en) | 1997-07-03 | 2002-06-18 | Trw Inc. | Operating system having a non-interrupt cooperative multi-tasking kernel and a method of controlling a plurality of processes with the system |
US6006027A (en) * | 1997-08-20 | 1999-12-21 | Synopsys, Inc. | Method and apparatus for event simulation |
US6243735B1 (en) * | 1997-09-01 | 2001-06-05 | Matsushita Electric Industrial Co., Ltd. | Microcontroller, data processing system and task switching control method |
US6216132B1 (en) * | 1997-11-20 | 2001-04-10 | International Business Machines Corporation | Method and system for matching consumers to events |
US6128672A (en) * | 1998-03-10 | 2000-10-03 | Motorola, Inc. | Data transfer using software interrupt service routine between host processor and external device with queue of host processor and hardware queue pointers on external device |
US6360243B1 (en) | 1998-03-10 | 2002-03-19 | Motorola, Inc. | Method, device and article of manufacture for implementing a real-time task scheduling accelerator |
US6430593B1 (en) | 1998-03-10 | 2002-08-06 | Motorola Inc. | Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system |
US6188975B1 (en) | 1998-03-31 | 2001-02-13 | Synopsys, Inc. | Programmatic use of software debugging to redirect hardware related operations to a hardware simulator |
US7805724B1 (en) | 1998-05-27 | 2010-09-28 | Arc International I.P., Inc. | Apparatus, method and computer program for dynamic slip control in real-time scheduling |
US6061709A (en) * | 1998-07-31 | 2000-05-09 | Integrated Systems Design Center, Inc. | Integrated hardware and software task control executive |
US7451447B1 (en) | 1998-08-07 | 2008-11-11 | Arc International Ip, Inc. | Method, computer program and apparatus for operating system dynamic event management and task scheduling using function calls |
US6539440B1 (en) | 1998-11-16 | 2003-03-25 | Infineon Ag | Methods and apparatus for prediction of the time between two consecutive memory accesses |
US6453370B1 (en) | 1998-11-16 | 2002-09-17 | Infineion Technologies Ag | Using of bank tag registers to avoid a background operation collision in memory systems |
US6216178B1 (en) * | 1998-11-16 | 2001-04-10 | Infineon Technologies Ag | Methods and apparatus for detecting the collision of data on a data bus in case of out-of-order memory accesses of different times of memory access execution |
US6892272B1 (en) | 1999-02-23 | 2005-05-10 | Netlogic Microsystems, Inc. | Method and apparatus for determining a longest prefix match in a content addressable memory device |
US6215325B1 (en) | 1999-03-29 | 2001-04-10 | Synopsys, Inc. | Implementing a priority function using ripple chain logic |
DE19923232C2 (de) * | 1999-05-20 | 2001-04-19 | Beta Res Gmbh | Vorrichtung und Verfahren zur Sicherung von Daten auf einer Chipkarte |
US6567340B1 (en) * | 1999-09-23 | 2003-05-20 | Netlogic Microsystems, Inc. | Memory storage cell based array of counters |
US6934795B2 (en) | 1999-09-23 | 2005-08-23 | Netlogic Microsystems, Inc. | Content addressable memory with programmable word width and programmable priority |
US6944709B2 (en) | 1999-09-23 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with block-programmable mask write mode, word width and priority |
US7143231B1 (en) | 1999-09-23 | 2006-11-28 | Netlogic Microsystems, Inc. | Method and apparatus for performing packet classification for policy-based packet routing |
US7272027B2 (en) | 1999-09-23 | 2007-09-18 | Netlogic Microsystems, Inc. | Priority circuit for content addressable memory |
US6691175B1 (en) * | 2000-02-25 | 2004-02-10 | Sun Microsystems, Inc. | Method and apparatus for managing data propagation between software modules |
US6728715B1 (en) * | 2000-03-30 | 2004-04-27 | International Business Machines Corporation | Method and system for matching consumers to events employing content-based multicast routing using approximate groups |
US7315901B1 (en) * | 2000-04-13 | 2008-01-01 | International Business Machines Corporation | Method and system for network processor scheduling outputs using disconnect/reconnect flow queues |
US6820263B1 (en) * | 2000-12-29 | 2004-11-16 | Nortel Networks Limited | Methods and system for time management in a shared memory parallel processor computing environment |
US6772372B2 (en) | 2001-03-06 | 2004-08-03 | Hewlett-Packard Development Company, L.P. | System and method for monitoring unaligned memory accesses |
US6694457B2 (en) | 2001-03-06 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | System and method for monitoring execution of privileged instructions |
US7823131B2 (en) * | 2001-06-29 | 2010-10-26 | Mentor Graphics Corporation | Debugger for a hardware-implemented operating system |
US7272832B2 (en) * | 2001-10-25 | 2007-09-18 | Hewlett-Packard Development Company, L.P. | Method of protecting user process data in a secure platform inaccessible to the operating system and other tasks on top of the secure platform |
US6985976B1 (en) | 2002-02-22 | 2006-01-10 | Teja Technologies, Inc. | System, method, and computer program product for memory management for defining class lists and node lists for allocation and deallocation of memory blocks |
US7320044B1 (en) | 2002-02-22 | 2008-01-15 | Arc International I.P., Inc. | System, method, and computer program product for interrupt scheduling in processing communication |
US7130936B1 (en) | 2002-02-22 | 2006-10-31 | Teja Technologies, Inc. | System, methods, and computer program product for shared memory queue |
US7039772B1 (en) | 2002-02-22 | 2006-05-02 | Teja Technologies, Inc. | System, method, and computer program product for processing reflective state machines |
US6797998B2 (en) | 2002-07-16 | 2004-09-28 | Nvidia Corporation | Multi-configuration GPU interface device |
US7043729B2 (en) * | 2002-08-08 | 2006-05-09 | Phoenix Technologies Ltd. | Reducing interrupt latency while polling |
US7111089B2 (en) * | 2002-12-23 | 2006-09-19 | Motorola, Inc. | Programmable scheduler for digital signal processor |
US7330477B2 (en) * | 2002-12-24 | 2008-02-12 | Sun Microsystems, Inc. | Method and apparatus for starvation-free scheduling of communications |
US7441240B2 (en) * | 2003-01-07 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Process scheduling apparatus, process scheduling method, program for process scheduling, and storage medium recording a program for process scheduling |
US7346664B2 (en) * | 2003-04-24 | 2008-03-18 | Neopath Networks, Inc. | Transparent file migration using namespace replication |
US8539081B2 (en) * | 2003-09-15 | 2013-09-17 | Neopath Networks, Inc. | Enabling proxy services using referral mechanisms |
US7984446B1 (en) * | 2003-09-18 | 2011-07-19 | Nvidia Corporation | Method and system for multitasking BIOS initialization tasks |
US7650601B2 (en) * | 2003-12-04 | 2010-01-19 | International Business Machines Corporation | Operating system kernel-assisted, self-balanced, access-protected library framework in a run-to-completion multi-processor environment |
US20060195847A1 (en) * | 2003-12-04 | 2006-08-31 | Katsushige Amano | Task scheduling device, method, program, recording medium, and transmission medium for priority-driven periodic process scheduling |
US7831973B2 (en) * | 2003-12-26 | 2010-11-09 | Panasonic Corporation | Task scheduling apparatus, task scheduling method, task scheduling program, storage medium and transmission medium |
US8533716B2 (en) * | 2004-03-31 | 2013-09-10 | Synopsys, Inc. | Resource management in a multicore architecture |
US8195627B2 (en) * | 2004-04-23 | 2012-06-05 | Neopath Networks, Inc. | Storage policy monitoring for a storage network |
US8190741B2 (en) * | 2004-04-23 | 2012-05-29 | Neopath Networks, Inc. | Customizing a namespace in a decentralized storage environment |
CN100538622C (zh) * | 2004-05-09 | 2009-09-09 | 意法半导体有限公司 | 一种提高数字电视接收设备中事件传递与处理的方法 |
KR100597406B1 (ko) | 2004-06-29 | 2006-07-06 | 삼성전자주식회사 | Osd 화면 상에서 애니메이션이 진행되는 동안 실시간키입력이 가능한 셋탑박스 및 osd 데이터 출력 방법 |
US8832697B2 (en) * | 2005-06-29 | 2014-09-09 | Cisco Technology, Inc. | Parallel filesystem traversal for transparent mirroring of directories and files |
US8170041B1 (en) * | 2005-09-14 | 2012-05-01 | Sandia Corporation | Message passing with parallel queue traversal |
US8131689B2 (en) * | 2005-09-30 | 2012-03-06 | Panagiotis Tsirigotis | Accumulating access frequency and file attributes for supporting policy based storage management |
US8411734B2 (en) | 2007-02-06 | 2013-04-02 | Microsoft Corporation | Scalable multi-thread video decoding |
US7950014B2 (en) * | 2007-06-01 | 2011-05-24 | Microsoft Corporation | Detecting the ready state of a user interface element |
US8265144B2 (en) * | 2007-06-30 | 2012-09-11 | Microsoft Corporation | Innovations in video decoder implementations |
US9648325B2 (en) | 2007-06-30 | 2017-05-09 | Microsoft Technology Licensing, Llc | Video decoding implementations for a graphics processing unit |
US8885729B2 (en) | 2010-12-13 | 2014-11-11 | Microsoft Corporation | Low-latency video decoding |
US9706214B2 (en) | 2010-12-24 | 2017-07-11 | Microsoft Technology Licensing, Llc | Image and video decoding implementations |
TWI606722B (zh) | 2011-06-30 | 2017-11-21 | 微軟技術授權有限責任公司 | 用於減少視訊編碼及解碼中之延遲的方法、系統及電腦可讀取媒體 |
US8731067B2 (en) | 2011-08-31 | 2014-05-20 | Microsoft Corporation | Memory management for video decoding |
US9819949B2 (en) | 2011-12-16 | 2017-11-14 | Microsoft Technology Licensing, Llc | Hardware-accelerated decoding of scalable video bitstreams |
US10802987B2 (en) | 2013-10-15 | 2020-10-13 | Mill Computing, Inc. | Computer processor employing cache memory storing backless cache lines |
US10936369B2 (en) | 2014-11-18 | 2021-03-02 | International Business Machines Corporation | Maintenance of local and global lists of task control blocks in a processor-specific manner for allocation to tasks |
US10175885B2 (en) | 2015-01-19 | 2019-01-08 | Toshiba Memory Corporation | Memory device managing data in accordance with command and non-transitory computer readable recording medium |
US10185593B2 (en) | 2016-06-03 | 2019-01-22 | International Business Machines Corporation | Balancing categorized task queues in a plurality of processing entities of a computational device |
US11029998B2 (en) | 2016-06-03 | 2021-06-08 | International Business Machines Corporation | Grouping of tasks for distribution among processing entities |
US10691502B2 (en) | 2016-06-03 | 2020-06-23 | International Business Machines Corporation | Task queuing and dispatching mechanisms in a computational device |
US10318354B1 (en) * | 2017-05-22 | 2019-06-11 | Datacore Software Corporation | Methods and apparatus for command list processing in performing parallel IO operations |
US11150944B2 (en) | 2017-08-18 | 2021-10-19 | International Business Machines Corporation | Balancing mechanisms in ordered lists of dispatch queues in a computational device |
JP7147615B2 (ja) | 2019-02-15 | 2022-10-05 | 株式会社デンソー | タスク管理装置 |
CN111158875B (zh) * | 2019-12-25 | 2023-05-02 | 眸芯科技(上海)有限公司 | 基于多模块的多任务处理方法、装置及*** |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2253428A5 (ja) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
FR2253420A5 (ja) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
US4387427A (en) * | 1978-12-21 | 1983-06-07 | Intel Corporation | Hardware scheduler/dispatcher for data processing system |
JPS55112651A (en) * | 1979-02-21 | 1980-08-30 | Fujitsu Ltd | Virtual computer system |
US4658351A (en) * | 1984-10-09 | 1987-04-14 | Wang Laboratories, Inc. | Task control means for a multi-tasking data processing system |
US4736318A (en) * | 1985-03-01 | 1988-04-05 | Wang Laboratories, Inc. | Data processing system having tunable operating system means |
JPS63159941A (ja) * | 1986-12-23 | 1988-07-02 | Nec Corp | リアル・タイムosのタスク管理方式 |
JPS63208948A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | マルチプロセツサシステムにおけるタスクスケジユ−リング方式 |
US5012409A (en) * | 1988-03-10 | 1991-04-30 | Fletcher Mitchell S | Operating system for a multi-tasking operating environment |
US4965716A (en) * | 1988-03-11 | 1990-10-23 | International Business Machines Corporation | Fast access priority queue for managing multiple messages at a communications node or managing multiple programs in a multiprogrammed data processor |
US5185871A (en) * | 1989-12-26 | 1993-02-09 | International Business Machines Corporation | Coordination of out-of-sequence fetching between multiple processors using re-execution of instructions |
US5237684A (en) * | 1991-08-12 | 1993-08-17 | International Business Machines Corporation | Customized and versatile event monitor within event management services of a computer system |
US5291614A (en) * | 1991-09-03 | 1994-03-01 | International Business Machines Corporation | Real-time, concurrent, multifunction digital signal processor subsystem for personal computers |
-
1992
- 1992-10-14 DE DE69227664T patent/DE69227664T2/de not_active Expired - Fee Related
- 1992-10-14 EP EP92117568A patent/EP0537721B1/en not_active Expired - Lifetime
- 1992-10-15 JP JP30310092A patent/JP3604091B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-13 US US08/258,919 patent/US5465335A/en not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004070582A (ja) * | 2002-08-05 | 2004-03-04 | Nec Corp | イベント通知タスク制御処理方式及び方法並びにプログラム |
JP2004078665A (ja) * | 2002-08-20 | 2004-03-11 | Nec Corp | タスク制御装置、及びタスク制御方法 |
JP2005250659A (ja) * | 2004-03-02 | 2005-09-15 | Nec Mobiling Ltd | リアルタイムosを用いたタスク処理方法、装置、及びプログラム |
JP2007133858A (ja) * | 2005-09-30 | 2007-05-31 | Coware Inc | マルチコアアーキテクチャにおけるスケジューリング |
US8732439B2 (en) | 2005-09-30 | 2014-05-20 | Synopsys, Inc. | Scheduling in a multicore processor |
US8751773B2 (en) | 2005-09-30 | 2014-06-10 | Synopsys, Inc. | Scheduling in a multicore architecture |
US9164953B2 (en) | 2005-09-30 | 2015-10-20 | Synopsys, Inc. | Scheduling in a multicore architecture |
US9286262B2 (en) | 2005-09-30 | 2016-03-15 | Synopsys, Inc. | Scheduling in a multicore architecture |
US9442886B2 (en) | 2005-09-30 | 2016-09-13 | Synopsys, Inc. | Scheduling in a multicore architecture |
JP5024899B2 (ja) * | 2006-03-27 | 2012-09-12 | 株式会社日立製作所 | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69227664D1 (de) | 1999-01-07 |
JP3604091B2 (ja) | 2004-12-22 |
EP0537721A2 (en) | 1993-04-21 |
DE69227664T2 (de) | 1999-04-22 |
EP0537721A3 (en) | 1993-07-14 |
US5465335A (en) | 1995-11-07 |
EP0537721B1 (en) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3604091B2 (ja) | マルチタスキングデータ処理システム | |
US5251306A (en) | Apparatus for controlling execution of a program in a computing device | |
KR100422491B1 (ko) | 내장형 프로세서 복합체, 네트워크 프로세싱 시스템 및인스트럭션 실행 제어 방법 | |
US5185868A (en) | Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy | |
US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
US5499349A (en) | Pipelined processor with fork, join, and start instructions using tokens to indicate the next instruction for each of multiple threads of execution | |
US5353418A (en) | System storing thread descriptor identifying one of plural threads of computation in storage only when all data for operating on thread is ready and independently of resultant imperative processing of thread | |
US6931641B1 (en) | Controller for multiple instruction thread processors | |
US4989113A (en) | Data processing device having direct memory access with improved transfer control | |
US20170329629A1 (en) | System for selecting a task to be executed according to an output from a task control circuit | |
KR100617357B1 (ko) | 태스크 스위칭에 의한 제로 오버헤드 컴퓨터 인터럽트 | |
US7406550B2 (en) | Deterministic microcontroller with configurable input/output interface | |
KR100613923B1 (ko) | 다수의 파이프라인을 이용해 패킷을 다수의 프로그래밍 엔진에 할당하는 방법, 프로세서, 컴퓨터 판독 가능 저장 매체 및 멀티프로세싱 시스템 | |
US7093109B1 (en) | Network processor which makes thread execution control decisions based on latency event lengths | |
US5440717A (en) | Computer pipeline including dual-ported, content-addressable writebuffer | |
JPH07175666A (ja) | データプロセッサおよびその割込み要求処理方法 | |
EP1760580B1 (en) | Processing operation information transfer control system and method | |
CN101313290A (zh) | 对仅m×n位***设备执行n位写入访问 | |
US7680967B2 (en) | Configurable application specific standard product with configurable I/O | |
US7516311B2 (en) | Deterministic microcontroller context arrangement | |
EP0797803B1 (en) | Chunk chaining for a vector processor | |
US20060168427A1 (en) | Deterministic microcontroller with context manager | |
WO2006081093A2 (en) | Configurable application specific standard product with configurable i/o | |
US6711655B1 (en) | Finding available memory space by finding its associated memory transfer controller | |
US20060168420A1 (en) | Microcontroller cache memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |