JPH0520266A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH0520266A JPH0520266A JP19597491A JP19597491A JPH0520266A JP H0520266 A JPH0520266 A JP H0520266A JP 19597491 A JP19597491 A JP 19597491A JP 19597491 A JP19597491 A JP 19597491A JP H0520266 A JPH0520266 A JP H0520266A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- processor
- processors
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 システム全体の性能を向上させる。
【構成】 プロセッサ１，３間でデータ転送が行われて
いるとき、転送リクエスト受付部５はプロセッサ２から
の転送リクエスト信号121 を受信すると、プロセッサ４
への転送要求と判別し、判別結果をバス使用許可制御部
６に送出する。バス使用許可制御部６は判別結果に基づ
いて転送先のプロセッサ４のビジー状態と制御バス100
およびデータバス101 のビジー状態とを判定する。バス
使用許可制御部６はデータバス101 がビジーで、制御バ
ス100 がビジーでないと判定すると、転送元のプロセッ
サ２と転送先のプロセッサ４とに夫々制御バス使用許可
信号123 ，143 を送出する。制御バス使用許可信号123
，143 を受信したプロセッサ２，４のバス切替え制御
回路２０，４０ではデータ転送を行うバスを制御バス10
0 に切替え、制御バス100 を介してプロセッサ２，４間
でデータ転送を行う。
いるとき、転送リクエスト受付部５はプロセッサ２から
の転送リクエスト信号121 を受信すると、プロセッサ４
への転送要求と判別し、判別結果をバス使用許可制御部
６に送出する。バス使用許可制御部６は判別結果に基づ
いて転送先のプロセッサ４のビジー状態と制御バス100
およびデータバス101 のビジー状態とを判定する。バス
使用許可制御部６はデータバス101 がビジーで、制御バ
ス100 がビジーでないと判定すると、転送元のプロセッ
サ２と転送先のプロセッサ４とに夫々制御バス使用許可
信号123 ，143 を送出する。制御バス使用許可信号123
，143 を受信したプロセッサ２，４のバス切替え制御
回路２０，４０ではデータ転送を行うバスを制御バス10
0 に切替え、制御バス100 を介してプロセッサ２，４間
でデータ転送を行う。
Description
【０００１】
【技術分野】本発明はデータ転送装置に関し、特に制御
バスおよびデータバスに各々接続された複数のプロセッ
サ間のデータ転送に関する。
バスおよびデータバスに各々接続された複数のプロセッ
サ間のデータ転送に関する。
【０００２】
【従来技術】一般に、マルチプロセッサにおいては、性
能を上げるための種々のコマンドおよびアドレスの授受
を行うインタフェースと、データの転送を行うインタフ
ェースとを各々独立に備えている。しかしながら、すべ
てのプロセッサ間で個々に上記のようなインタフェース
を備えるとインタフェースが非常に多くなるため、上記
のようなインタフェースを夫々バス接続してコマンド・
アドレスバス（以下制御バスとする）、データバスとし
て備えている。
能を上げるための種々のコマンドおよびアドレスの授受
を行うインタフェースと、データの転送を行うインタフ
ェースとを各々独立に備えている。しかしながら、すべ
てのプロセッサ間で個々に上記のようなインタフェース
を備えるとインタフェースが非常に多くなるため、上記
のようなインタフェースを夫々バス接続してコマンド・
アドレスバス（以下制御バスとする）、データバスとし
て備えている。
【０００３】例えば、あるプロセッサから該プロセッサ
にバス接続されているメモリにデータを書込む場合、プ
ロセッサは書込みアドレスを制御バス上に送出するとと
もに、書込みデータをデータバス上に送出して制御バス
上のアドレスが示すメモリのアドレスにデータバス上の
データを書込む。
にバス接続されているメモリにデータを書込む場合、プ
ロセッサは書込みアドレスを制御バス上に送出するとと
もに、書込みデータをデータバス上に送出して制御バス
上のアドレスが示すメモリのアドレスにデータバス上の
データを書込む。
【０００４】また、互いにバス接続されているプロセッ
サ間のデータ転送の場合、送信側プロセッサから受信側
プロセッサに制御バスを介してデータ転送のコマンドと
先頭アドレスとデータ長とを送出した後に、データバス
を介してデータを送出することによってプロセッサ間の
データ転送を行っている。
サ間のデータ転送の場合、送信側プロセッサから受信側
プロセッサに制御バスを介してデータ転送のコマンドと
先頭アドレスとデータ長とを送出した後に、データバス
を介してデータを送出することによってプロセッサ間の
データ転送を行っている。
【０００５】このような従来のデータ転送方式では、あ
るプロセッサ間のデータ転送を行っているときに他のプ
ロセッサ間のデータ転送が行われる場合、図３に示すよ
うに、現在行われているプロセッサ間のデータ転送によ
ってデータバスが占有されるので、該データ転送が終了
するまで他のプロセッサ間のデータ転送におけるデータ
バスへのデータの送出が待たされることとなり、他のプ
ロセッサ間のデータ転送における送信側プロセッサの動
作が停止してしまうことがある。
るプロセッサ間のデータ転送を行っているときに他のプ
ロセッサ間のデータ転送が行われる場合、図３に示すよ
うに、現在行われているプロセッサ間のデータ転送によ
ってデータバスが占有されるので、該データ転送が終了
するまで他のプロセッサ間のデータ転送におけるデータ
バスへのデータの送出が待たされることとなり、他のプ
ロセッサ間のデータ転送における送信側プロセッサの動
作が停止してしまうことがある。
【０００６】すなわち、他のプロセッサ間のデータ転送
においてその送信側プロセッサが、現在行われているプ
ロセッサ間のデータ転送の処理時間Ｔ1 の間の時刻Ａで
コマンドと先頭アドレスとデータ長との送出を開始し、
時刻Ｃでそれらの送出が終了したとすると、この時刻Ｃ
から現在行われているデータ転送が終了する時刻Ｂまで
の時間Ｔｗだけ他のプロセッサ間のデータ転送の処理時
間Ｔ3 が長くなってしまい、システム全体の性能が低下
してしまう。
においてその送信側プロセッサが、現在行われているプ
ロセッサ間のデータ転送の処理時間Ｔ1 の間の時刻Ａで
コマンドと先頭アドレスとデータ長との送出を開始し、
時刻Ｃでそれらの送出が終了したとすると、この時刻Ｃ
から現在行われているデータ転送が終了する時刻Ｂまで
の時間Ｔｗだけ他のプロセッサ間のデータ転送の処理時
間Ｔ3 が長くなってしまい、システム全体の性能が低下
してしまう。
【０００７】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、システム全体の性能を
向上させることができるデータ転送装置の提供を目的と
する。
点を除去すべくなされたもので、システム全体の性能を
向上させることができるデータ転送装置の提供を目的と
する。
【０００８】
【発明の構成】本発明によるデータ転送装置は、制御バ
スおよびデータバスに各々接続された複数のプロセッサ
間のデータ転送を制御するデータ転送装置であって、前
記複数のプロセッサ各々に設けられ、前記データ転送を
行うバスを前記制御バスと前記データバスとのうち一方
に切替える切替え手段と、前記制御バスおよびデータバ
スのビジー状態を検出する検出手段と、前記検出手段に
よって前記データバスのビジー状態が検出されたときに
前記データ転送を前記制御バスを用いて行うよう前記切
替え手段を制御する制御手段とを有することを特徴とす
る
スおよびデータバスに各々接続された複数のプロセッサ
間のデータ転送を制御するデータ転送装置であって、前
記複数のプロセッサ各々に設けられ、前記データ転送を
行うバスを前記制御バスと前記データバスとのうち一方
に切替える切替え手段と、前記制御バスおよびデータバ
スのビジー状態を検出する検出手段と、前記検出手段に
よって前記データバスのビジー状態が検出されたときに
前記データ転送を前記制御バスを用いて行うよう前記切
替え手段を制御する制御手段とを有することを特徴とす
る
【０００９】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１０】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、プロセッサ１〜４はコマン
ド・アドレスバス（以下制御バスとする）100 およびデ
ータバス101 を介して互いにバス接続されている。これ
らプロセッサ１〜４には制御バス100 とデータバス101
とを切替えてデータ転送を行うバスを選択するバス切替
え制御回路１０，２０，３０，４０と、自装置のビジー
状態を保持するプロセッサビジーレジスタ１１，２１，
３１，４１とが夫々設けられている。但し、制御バス10
0 およびデータバス101 は同じビット幅とする。
ック図である。図において、プロセッサ１〜４はコマン
ド・アドレスバス（以下制御バスとする）100 およびデ
ータバス101 を介して互いにバス接続されている。これ
らプロセッサ１〜４には制御バス100 とデータバス101
とを切替えてデータ転送を行うバスを選択するバス切替
え制御回路１０，２０，３０，４０と、自装置のビジー
状態を保持するプロセッサビジーレジスタ１１，２１，
３１，４１とが夫々設けられている。但し、制御バス10
0 およびデータバス101 は同じビット幅とする。
【００１１】これらのプロセッサ１〜４間でデータ転送
の必要が生じると、各々のバス切替え制御回路１０，２
０，３０，４０から転送リクエスト受付部５に転送リク
エスト信号111 ，121 ，131 ，141 が送出される。転送
リクエスト受付部５は各プロセッサ１〜４からの転送リ
クエスト信号111 ，121 ，131 ，141 を受信すると、ど
のプロセッサへの転送要求かをその転送リクエスト信号
111 ，121 ，131 ，141 から判別し、その判別結果をバ
ス使用許可制御部６に送出する。
の必要が生じると、各々のバス切替え制御回路１０，２
０，３０，４０から転送リクエスト受付部５に転送リク
エスト信号111 ，121 ，131 ，141 が送出される。転送
リクエスト受付部５は各プロセッサ１〜４からの転送リ
クエスト信号111 ，121 ，131 ，141 を受信すると、ど
のプロセッサへの転送要求かをその転送リクエスト信号
111 ，121 ，131 ，141 から判別し、その判別結果をバ
ス使用許可制御部６に送出する。
【００１２】バス使用許可制御部６はその判別結果にし
たがって転送先のプロセッサ１〜４のプロセッサビジー
レジスタ１１，２１，３１，４１の内容と、データバス
ビジーレジスタ７およびコマンド・アドレスバスビジー
レジスタ（以下制御バスビジーレジスタとする）８の内
容とから転送先のプロセッサ１〜４のビジー状態と、制
御バス100 およびデータバス101 のビジー状態とを判定
する。
たがって転送先のプロセッサ１〜４のプロセッサビジー
レジスタ１１，２１，３１，４１の内容と、データバス
ビジーレジスタ７およびコマンド・アドレスバスビジー
レジスタ（以下制御バスビジーレジスタとする）８の内
容とから転送先のプロセッサ１〜４のビジー状態と、制
御バス100 およびデータバス101 のビジー状態とを判定
する。
【００１３】その結果、転送先のプロセッサ１〜４がビ
ジーでなく、制御バス100 およびデータバス101 がビジ
ーでないと判定すると、バス使用許可制御部６は転送元
および転送先のプロセッサにデータバス使用許可信号11
2 ，122 ，132 ，142 または制御バス使用許可信号113
，123 ，133 ，143 を送出し、それらの間でデータ転
送を行うよう制御する。
ジーでなく、制御バス100 およびデータバス101 がビジ
ーでないと判定すると、バス使用許可制御部６は転送元
および転送先のプロセッサにデータバス使用許可信号11
2 ，122 ，132 ，142 または制御バス使用許可信号113
，123 ，133 ，143 を送出し、それらの間でデータ転
送を行うよう制御する。
【００１４】例えば、制御バス100 およびデータバス10
1 がともに空いているときにプロセッサ１からプロセッ
サ３にデータ転送を行う場合、まず、プロセッサ１は転
送リクエスト受付部５に転送リクエスト信号111 を送出
する。転送リクエスト受付部５はプロセッサ１からの転
送リクエスト信号111 を受信すると、プロセッサ３への
転送要求と判別し、その判別結果をバス使用許可制御部
６に送出する。
1 がともに空いているときにプロセッサ１からプロセッ
サ３にデータ転送を行う場合、まず、プロセッサ１は転
送リクエスト受付部５に転送リクエスト信号111 を送出
する。転送リクエスト受付部５はプロセッサ１からの転
送リクエスト信号111 を受信すると、プロセッサ３への
転送要求と判別し、その判別結果をバス使用許可制御部
６に送出する。
【００１５】バス使用許可制御部６はその判別結果にし
たがって転送先のプロセッサ３のプロセッサビジーレジ
スタ３１の内容とデータバスビジーレジスタ７および制
御バスビジーレジスタ８の内容とから、転送先のプロセ
ッサ３のビジー状態と制御バス100 およびデータバス10
1 のビジー状態とを判定する。
たがって転送先のプロセッサ３のプロセッサビジーレジ
スタ３１の内容とデータバスビジーレジスタ７および制
御バスビジーレジスタ８の内容とから、転送先のプロセ
ッサ３のビジー状態と制御バス100 およびデータバス10
1 のビジー状態とを判定する。
【００１６】その結果、転送先のプロセッサ３がビジー
でなく、制御バス100 およびデータバス101 がビジーで
ないと判定すると、バス使用許可制御部６は転送元のプ
ロセッサ１と転送先のプロセッサ３とに夫々データバス
使用許可信号112 ，132 を送出する。データバス使用許
可信号112 ，132 を受信したプロセッサ１，３のバス切
替え制御回路１０，３０ではデータ転送を行うバスをデ
ータバス101 に切替え、データバス101 を介してプロセ
ッサ１，３間でデータ転送を行う。
でなく、制御バス100 およびデータバス101 がビジーで
ないと判定すると、バス使用許可制御部６は転送元のプ
ロセッサ１と転送先のプロセッサ３とに夫々データバス
使用許可信号112 ，132 を送出する。データバス使用許
可信号112 ，132 を受信したプロセッサ１，３のバス切
替え制御回路１０，３０ではデータ転送を行うバスをデ
ータバス101 に切替え、データバス101 を介してプロセ
ッサ１，３間でデータ転送を行う。
【００１７】このとき、プロセッサ２からプロセッサ４
へのデータ転送要求が生ずると、プロセッサ２から転送
リクエスト受付部５に転送リクエスト信号111 が送出さ
れる。転送リクエスト受付部５はプロセッサ２からの転
送リクエスト信号121 を受信すると、プロセッサ４への
転送要求と判別し、その判別結果をバス使用許可制御部
６に送出する。
へのデータ転送要求が生ずると、プロセッサ２から転送
リクエスト受付部５に転送リクエスト信号111 が送出さ
れる。転送リクエスト受付部５はプロセッサ２からの転
送リクエスト信号121 を受信すると、プロセッサ４への
転送要求と判別し、その判別結果をバス使用許可制御部
６に送出する。
【００１８】バス使用許可制御部６はその判別結果にし
たがって転送先のプロセッサ４のプロセッサビジーレジ
スタ４１の内容とデータバスビジーレジスタ７および制
御バスビジーレジスタ８の内容とから、転送先のプロセ
ッサ４のビジー状態と制御バス100 およびデータバス10
1 のビジー状態とを判定する。
たがって転送先のプロセッサ４のプロセッサビジーレジ
スタ４１の内容とデータバスビジーレジスタ７および制
御バスビジーレジスタ８の内容とから、転送先のプロセ
ッサ４のビジー状態と制御バス100 およびデータバス10
1 のビジー状態とを判定する。
【００１９】その結果、プロセッサ１，３間でのデータ
転送によってデータバス101 がビジー状態と判定されて
も、転送先のプロセッサ４および制御バス100 がビジー
でないと判定されと、バス使用許可制御部６は転送元の
プロセッサ２と転送先のプロセッサ４とに夫々制御バス
使用許可信号123 ，143 を送出する。制御バス使用許可
信号123 ，143 を受信したプロセッサ２，４のバス切替
え制御回路２０，４０ではデータ転送を行うバスを制御
バス100 に切替え、制御バス100 を介してプロセッサ
２，４間でデータ転送を行う。
転送によってデータバス101 がビジー状態と判定されて
も、転送先のプロセッサ４および制御バス100 がビジー
でないと判定されと、バス使用許可制御部６は転送元の
プロセッサ２と転送先のプロセッサ４とに夫々制御バス
使用許可信号123 ，143 を送出する。制御バス使用許可
信号123 ，143 を受信したプロセッサ２，４のバス切替
え制御回路２０，４０ではデータ転送を行うバスを制御
バス100 に切替え、制御バス100 を介してプロセッサ
２，４間でデータ転送を行う。
【００２０】図２は本発明の一実施例の動作を示すタイ
ミングチャートである。図においては上述の処理動作の
動作タイミングを示している。プロセッサ１，３間でデ
ータ転送が行われているときにプロセッサ２からプロセ
ッサ４へのデータ転送要求が生じ、プロセッサ１，３間
のデータ転送の処理時間Ｔ1 内の時刻Ａでプロセッサ２
からプロセッサ４へのコマンドと先頭アドレスとデータ
長との送出が開始されると、現在行われているプロセッ
サ１，３間でのデータ転送が終了する時刻Ｂまで待つこ
となく、制御バス100 上に続けてデータが送出される。
よって、プロセッサ２，４間のデータ転送の処理時間Ｔ
2 が長くなることはなく、システム全体の性能を従来よ
りも向上させることができる。
ミングチャートである。図においては上述の処理動作の
動作タイミングを示している。プロセッサ１，３間でデ
ータ転送が行われているときにプロセッサ２からプロセ
ッサ４へのデータ転送要求が生じ、プロセッサ１，３間
のデータ転送の処理時間Ｔ1 内の時刻Ａでプロセッサ２
からプロセッサ４へのコマンドと先頭アドレスとデータ
長との送出が開始されると、現在行われているプロセッ
サ１，３間でのデータ転送が終了する時刻Ｂまで待つこ
となく、制御バス100 上に続けてデータが送出される。
よって、プロセッサ２，４間のデータ転送の処理時間Ｔ
2 が長くなることはなく、システム全体の性能を従来よ
りも向上させることができる。
【００２１】このように、データバス101 のビジー状態
が検出されたときにバス使用許可制御部６から転送元お
よび転送先のプロセッサ１〜４に夫々制御バス使用許可
信号113 ，123 ，133 ，143 を送出し、データ転送を制
御バス100 を用いて行うよう各プロセッサ１〜４のバス
切替え制御回路１０，２０，３０，４０を制御すること
によって、プロセッサ１，３間でデータ転送が行われて
いてもプロセッサ２，４間でのデータ転送が可能となる
ので、システム全体の性能を向上させることができる。
が検出されたときにバス使用許可制御部６から転送元お
よび転送先のプロセッサ１〜４に夫々制御バス使用許可
信号113 ，123 ，133 ，143 を送出し、データ転送を制
御バス100 を用いて行うよう各プロセッサ１〜４のバス
切替え制御回路１０，２０，３０，４０を制御すること
によって、プロセッサ１，３間でデータ転送が行われて
いてもプロセッサ２，４間でのデータ転送が可能となる
ので、システム全体の性能を向上させることができる。
【００２２】
【発明の効果】以上説明したように本発明によれば、制
御バスおよびデータバスに各々接続された複数のプロセ
ッサ間のデータ転送を行う場合、データバスのビジー状
態が検出されたときにデータ転送を制御バスを用いて行
うよう制御することによって、システム全体の性能を向
上させることができるという効果がある。
御バスおよびデータバスに各々接続された複数のプロセ
ッサ間のデータ転送を行う場合、データバスのビジー状
態が検出されたときにデータ転送を制御バスを用いて行
うよう制御することによって、システム全体の性能を向
上させることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すタイミングチャ
ートである。
ートである。
【図３】従来例の動作を示すタイミングチャートであ
る。
る。
１〜４ プロセッサ ５ 転送リクエスト受付部 ６ バス使用許可制御部 ７ データバスビジーレジスタ ８ コマンド・アドレスバスビジーレジスタ １０，２０，３０，４０ バス切替え制御回路 １１，２１，３１，４１ プロセッサビジーレジスタ 100 コマンド・アドレスバス 101 データバス
Claims (1)
- 【特許請求の範囲】 【請求項１】 制御バスおよびデータバスに各々接続さ
れた複数のプロセッサ間のデータ転送を制御するデータ
転送装置であって、前記複数のプロセッサ各々に設けら
れ、前記データ転送を行うバスを前記制御バスと前記デ
ータバスとのうち一方に切替える切替え手段と、前記制
御バスおよびデータバスのビジー状態を検出する検出手
段と、前記検出手段によって前記データバスのビジー状
態が検出されたときに前記データ転送を前記制御バスを
用いて行うよう前記切替え手段を制御する制御手段とを
有することを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19597491A JPH0520266A (ja) | 1991-07-10 | 1991-07-10 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19597491A JPH0520266A (ja) | 1991-07-10 | 1991-07-10 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520266A true JPH0520266A (ja) | 1993-01-29 |
Family
ID=16350103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19597491A Pending JPH0520266A (ja) | 1991-07-10 | 1991-07-10 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6539963B1 (en) * | 1999-07-14 | 2003-04-01 | Micron Technology, Inc. | Pressurized liquid diffuser |
-
1991
- 1991-07-10 JP JP19597491A patent/JPH0520266A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6539963B1 (en) * | 1999-07-14 | 2003-04-01 | Micron Technology, Inc. | Pressurized liquid diffuser |
| US6647996B2 (en) | 1999-07-14 | 2003-11-18 | Micron Technology, Inc. | Method of diffusing pressurized liquid |
| US6672319B2 (en) | 1999-07-14 | 2004-01-06 | Micron Technology, Inc. | Pressurized liquid diffuser |
| US6860279B2 (en) | 1999-07-14 | 2005-03-01 | Micron Technology, Inc. | Pressurized liquid diffuser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01277928A (ja) | 印刷装置 | |
| JP4642531B2 (ja) | データ要求のアービトレーション | |
| JP3825692B2 (ja) | コンピュータシステム内に存在しないプロセッサに対する無効化要求を処理する方法及び装置 | |
| JPH0520266A (ja) | データ転送装置 | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| JP2728591B2 (ja) | 情報処理装置 | |
| JPH10307788A (ja) | バスブリッジ | |
| JP3586603B2 (ja) | データ転送装置及びデータ転送方法 | |
| JP2000155738A (ja) | データ処理装置 | |
| EP1193605A2 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JP2506975B2 (ja) | 情報処理装置のバッファ無効化処理方式 | |
| JPH09216424A (ja) | プリンタ装置 | |
| JP2674886B2 (ja) | データ救済方式 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JP2000040071A (ja) | 多重化バスの順序保証システム | |
| JP2504528B2 (ja) | 主記憶制御装置間バス制御方式 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPH0535693A (ja) | データ転送装置 | |
| KR20010028615A (ko) | 교환기의 이중화 장치 | |
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH08249274A (ja) | データ転送装置 | |
| JPH0650494B2 (ja) | 入出力制御装置におけるデータ転送方式 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPH09297637A (ja) | 複数給電処理装置 | |
| JPH03113649A (ja) | 書込みデータ転送装置 |