JPH0520135U - マイクロコンピユータシステムの異常検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＲＯＭの組み違え等を検出する。 【構成】 第１ＣＰＵ１と第１ＲＯＭ２及び第２ＣＰＵ
４と第２ＲＯＭ５の２組備え、両ＲＯＭ２，５のデータ
の相互交換を行うマイクロコンピュータシステムにおい
て、第２ＲＯＭ５内に第１ＲＯＭ２内データのサム値を
予め記憶しておき、電源投入時に、第１ＣＰＵ１内に
て、これを読み出し、また、第１ＲＯＭ２内データのサ
ム値を算出して、両サム値の比較を行い、相違したと
き、ＲＯＭが異常であると判定して、第１ＣＰＵは無限
ループに入る。第２ＣＰＵにても同様のルーチンを行
い、ＲＯＭ異常時には無限ループに入る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロコンピュータシステムの異常検出装置に関し、特に、ＣＰ ＵとＲＯＭとの組を２組備え、各組間でＲＯＭデータの相互交換を行うマイクロ コンピュータシステムの異常検出装置に関する。

【０００２】

【従来の技術】

例えば、自動車制御のマイクロコンピュータシステムとして、ＣＰＵとＲＯＭ との組を２組備え、各組間でＲＯＭデータの相互交換を行うようにしたものがあ る。

【０００３】

【考案が解決しようとする課題】

しかしながら、このような従来のマイクロコンピュータシステムでは、製造工 程での組み違えにより、どちらかのＲＯＭにバージョンの古いものが使用されて も、チェック機能がないので、誤ったデータでＣＰＵが作動するという問題点が あった。

【０００４】 また、ユーザーが自らＲＯＭを交換する等のチューニングを行ってしまうとい う不都合もあった。 本考案は、このような従来の問題点に鑑み、ＲＯＭ内のデータが不適当である 場合に、これを検出することのできるマイクロコンピュータシステムの異常検出 装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】

上記の目的を達成するため、本考案は、図１に示すように、ＣＰＵとＲＯＭと の組を２組備え、各組間でＲＯＭデータの相互交換を行うマイクロコンピュータ システムにおいて、各ＣＰＵのＲＯＭ内に他方のＣＰＵのＲＯＭ内のデータのサ ム値を予め記憶させる一方、各ＣＰＵに、他方のＣＰＵのＲＯＭに予め記憶され た自己のＲＯＭ内データのサム値を読み込むサム値読み込み手段と、自己のＲＯ Ｍ内データのサム値を算出するサム値算出手段と、前記読み込んだサム値と前記 算出したサム値とを比較して等しくないときに異常であると判定する比較判定手 段と、を設ける構成とする。

【０００６】

【作用】

上記の構成によると、各ＣＰＵに設けられた、サム値読み込み手段により、他 方のＣＰＵのＲＯＭに記憶された自己のＲＯＭ内データのサム値を読み込み、サ ム値算出手段により、自己のＲＯＭ内データのサム値を算出し、比較判定手段に より、前記読み込んだサム値と前記算出したサム値とを比較して等しくないとき に異常であると判定する。

【０００７】

【実施例】

以下に、本考案の一実施例を図２及び図３に基づいて説明する。 図２を参照して、本実施例のシステムを説明する。マイクロコンピュータには 第１及び第２よりなる２組のＣＰＵとＲＯＭが備えられている。 即ち、第１ＣＰＵ１には第１ＲＯＭ２が具備されている。また、第１ＣＰＵ１ から出力されるプログラムラン信号（Ｐ−ＲＵＮ）を監視して、その周期が乱れ たとき、リセット信号を第１ＣＰＵ１に出力する第１暴走監視回路３が付設され ている。

【０００８】 また、同様に、第２ＣＰＵ４には第２ＲＯＭ５が具備されており、第２暴走監 視回路６が付設されている。 更に、第１ＲＯＭ２には、第２ＲＯＭ５内データのサム値が予め記憶されてお り、同様に、第２ＲＯＭ５には、第１ＲＯＭ２内データのサム値が予め記憶され ている。

【０００９】 尚、第１ＲＯＭ２及び第２ＲＯＭ５の間でデータの相互交換を行う。 そして、両ＲＯＭ２，５の異常を検出するために、各ＣＰＵ１，４にて、電源 投入時に、図３のフローチャートに示すルーチンを実行する。尚、図３にては、 第１ＣＰＵ１におけるルーチンのみ示したが、第２ＣＰＵ４においても同様であ る。

【００１０】 ステップ１（図中、Ｓ１と記す。以下同様）では、第２ＲＯＭ５に記憶されて いる第１ＲＯＭ２内データのサム値を読み込む。 また、ステップ２では、第１ＲＯＭ２内データのサム値を算出する。 そして、ステップ３にて、両サム値を比較し、等しいときは、異常がないので 、このままルーチンを終了する。

【００１１】 一方、等しくないときは、第１ＲＯＭ２或いは第２ＲＯＭ５の少なくともどち らかが異常であるので、演算を停止すべく、無限ループに入る。 第１ＣＰＵ１が、無限ループに入ると、プログラムラン信号が出力されなくな るので、第１暴走監視回路３からリセット信号が出力される。 ここで、ステップ１がサム値読み込み手段に相当し、ステップ２がサム値算出 手段に相当し、ステップ３が比較判定手段に相当する。

【００１２】

【考案の効果】

以上説明したように、本考案によると、ＲＯＭの組み込み違い（バージョン違 いを含む）或いはユーザーによるチューニングをＲＯＭ異常として検出すること ができるので、誤ったデータのままマイクロコンピュータシステムが作動して、 不都合を生じることを回避できる。

【図面の簡単な説明】

【図１】 本考案の機能ブロック図

【図２】 本考案の一実施例のシステム図

【図３】 制御内容を示すフローチャート

【符号の説明】

１ 第１ＣＰＵ ２ 第１ＲＯＭ ４ 第２ＣＰＵ ５ 第２ＲＯＭ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ＣＰＵとＲＯＭとの組を２組備え、各組間
   でＲＯＭデータの相互交換を行うマイクロコンピュータ
   システムにおいて、 各ＣＰＵのＲＯＭ内に他方のＣＰＵのＲＯＭ内のデータ
   のサム値を予め記憶させる一方、 各ＣＰＵに、他方のＣＰＵのＲＯＭに予め記憶された自
   己のＲＯＭ内データのサム値を読み込むサム値読み込み
   手段と、 自己のＲＯＭ内データのサム値を算出するサム値算出手
   段と、 前記読み込んだサム値と前記算出したサム値とを比較し
   て等しくないときに異常であると判定する比較判定手段
   と、 を設けたことを特徴とするマイクロコンピュータシステ
   ムの異常検出装置。