JPH0520065Y2 - - Google Patents
Info
- Publication number
- JPH0520065Y2 JPH0520065Y2 JP12021287U JP12021287U JPH0520065Y2 JP H0520065 Y2 JPH0520065 Y2 JP H0520065Y2 JP 12021287 U JP12021287 U JP 12021287U JP 12021287 U JP12021287 U JP 12021287U JP H0520065 Y2 JPH0520065 Y2 JP H0520065Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- composite video
- peak
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 21
- 238000009499 grossing Methods 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、家庭用VTR(ビデオテープレコー
ダ)等における映像信号処理回路のAGC(自動利
得制御)回路に関するものである。[Detailed description of the invention] (a) Industrial application field The present invention relates to an AGC (automatic gain control) circuit of a video signal processing circuit in a home VTR (video tape recorder) or the like.
(ロ) 従来の技術
一般に家庭用VTRでは映像信号中の輝度信号
をFM変調してビデオテープに記録するが、その
際前記輝度信号のホワイトピークが一定となるよ
うにAGCをかけてからFM変調する様にしてい
る。第2図は、その様なAGC回路を示す回路図
で、入力端子1からの複合映像信号は、可変利得
増幅回路2で増幅された後、クランプ回路3に印
加される。クランプ回路3で水平同期信号の先端
がクランプされた前記複合映像信号は、加算回路
4及び同期分離回路5に印加される。そして、同
期分離回路5で分離された水平同期信号は、遅延
回路6で遅延された後、増幅回路7で増幅され加
算回路4において前記複合映像信号と加算され
る。この際、遅延され増幅された前記水平同期信
号(以下キードパルスと称す)は、前記複合映像
信号中の水平同期信号のバツクポーチのペデスタ
ル部に位置し、その振幅は前記ペデスタル部から
映像信号のホワイトピークまでの振幅より若干大
きめになる様に設定される。制御キードパルスが
加算された複合映像信号は、ピーク検波回路8で
ピーク検波される。ピーク検波には2つの状態が
ある。1つは前記キードパルスがピーク検波され
る状態(キードAGC)であり、もう一つは映像
信号がキードパルスのレベルを超えている場合
に、前記映像信号の最もレベルの高い所がピーク
検波される状態(ピークAGC)である。そして、
そのピーク検波出力は直流増幅回路9を介して抵
抗10及びコンデンサ11から成る平滑回路12
に印加され、直流電圧に変換される。そして、前
記直流電圧が利得制御信号として前記可変利得増
幅回路2に印加される。従つて、可変利得増幅回
路2の出力端にはホワイトピークが一定となつた
複合映像信号を得ることが出来、前記複合映像信
号をFM変調回路13に印加すればFM変調する
ことが出来る。又、前記複合映像信号をテレビジ
ヨン受像機14に印加すれば、記録されるべき映
像信号のモニターを行なうことが出来る。(B) Conventional technology Generally, in a home VTR, the luminance signal in the video signal is FM-modulated and recorded on video tape. At this time, AGC is applied so that the white peak of the luminance signal is constant, and then FM modulation is performed. I try to do it. FIG. 2 is a circuit diagram showing such an AGC circuit, in which a composite video signal from an input terminal 1 is amplified by a variable gain amplifier circuit 2 and then applied to a clamp circuit 3. The composite video signal whose leading edge of the horizontal synchronization signal has been clamped by the clamp circuit 3 is applied to an addition circuit 4 and a synchronization separation circuit 5. The horizontal synchronization signal separated by the synchronization separation circuit 5 is delayed by a delay circuit 6, amplified by an amplifier circuit 7, and added to the composite video signal by an addition circuit 4. At this time, the delayed and amplified horizontal synchronizing signal (hereinafter referred to as a key pulse) is located at the pedestal portion of the back porch of the horizontal synchronizing signal in the composite video signal, and its amplitude varies from the pedestal portion to the white peak of the video signal. The amplitude is set to be slightly larger than the previous amplitude. The composite video signal to which the control keyed pulse has been added undergoes peak detection in a peak detection circuit 8. There are two states of peak detection. One is a state in which the keyed pulse is peak detected (keyed AGC), and the other is a state in which when the video signal exceeds the level of the keyed pulse, the highest level of the video signal is peak detected. (Peak AGC). and,
The peak detection output is passed through a DC amplifier circuit 9 to a smoothing circuit 12 consisting of a resistor 10 and a capacitor 11.
is applied to the DC voltage and converted to DC voltage. Then, the DC voltage is applied to the variable gain amplifier circuit 2 as a gain control signal. Therefore, a composite video signal with a constant white peak can be obtained at the output end of the variable gain amplifier circuit 2, and if the composite video signal is applied to the FM modulation circuit 13, it can be FM modulated. Furthermore, by applying the composite video signal to the television receiver 14, the video signal to be recorded can be monitored.
尚、第2図の如きAGC回路は、例えば実公昭
58−29660号公報に記載されている。 The AGC circuit shown in Fig. 2 is, for example,
It is described in Publication No. 58-29660.
(ハ) 考案が解決しようとする問題点
しかしながら、第2図の回路において入力端子
1に印加される複合映像信号にノイズが重畳され
ていると、ノイズをピーク検波してしまいAGC
が誤動作して、可変利得増幅回路2の出力端に設
定レベルより小さい出力信号が発生してしまうと
いう問題があつた。すなわち、第1図のAGC回
路はVTRに内蔵されるものであるが、入力端子
1には他のVTRからの映像信号(ダビング時)
が直接印加される場合がある。その様な映像信号
はノイズ成分が多く含まれており、ノイズの先端
が一旦ピーク検波されると、ピーク検波回路8は
放電時定数が長く設定されている為、ピーク検波
回路8から高いレベルの検波出力が直流増幅回路
9を介して平滑回路12に印加される。すると、
平滑回路12に高い直流電圧が発生し、前記直流
電圧が利得制御信号として可変利得増幅回路2に
印加される。その為、可変利得増幅回路2の利得
が低下し、その出力端には設定レベルより著しく
低い振幅の複合映像信号が発生してしまうという
問題である。(c) Problems that the invention aims to solve However, in the circuit shown in Figure 2, if noise is superimposed on the composite video signal applied to input terminal 1, the noise will be peak-detected and the AGC will fail.
There was a problem in that the variable gain amplifier circuit 2 malfunctioned and an output signal smaller than the set level was generated at the output terminal of the variable gain amplifier circuit 2. In other words, the AGC circuit shown in Figure 1 is built into the VTR, but input terminal 1 receives the video signal from another VTR (during dubbing).
may be applied directly. Such a video signal contains many noise components, and once the leading edge of the noise is peak detected, the peak detection circuit 8 has a long discharge time constant, so a high level signal is detected from the peak detection circuit 8. The detected output is applied to the smoothing circuit 12 via the DC amplifier circuit 9. Then,
A high DC voltage is generated in the smoothing circuit 12 , and the DC voltage is applied to the variable gain amplifier circuit 2 as a gain control signal. This causes a problem in that the gain of the variable gain amplifier circuit 2 decreases, and a composite video signal with an amplitude significantly lower than the set level is generated at its output terminal.
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので、複
合映像信号が印加される可変利得増幅回路と、該
可変利得増幅回路の出力複合映像信号をクランプ
するクランプ回路と、該クランプ回路の出力複合
映像信号をピーク検波するピーク検波回路と、該
ピーク検波回路の出力信号を平滑し、利得制御信
号として前記可変利得増幅回路に印加する平滑回
路とを備えるAGC回路において、前記クランプ
回路と前記ピーク検波回路との間にノイズ除去回
路を挿入したことを特徴とする。(d) Means for solving the problems The present invention has been made in view of the above points, and includes a variable gain amplifier circuit to which a composite video signal is applied, and an output composite video signal of the variable gain amplifier circuit. A clamp circuit for clamping, a peak detection circuit for peak detecting the output composite video signal of the clamp circuit, and a smoothing circuit for smoothing the output signal of the peak detection circuit and applying it as a gain control signal to the variable gain amplifier circuit. The AGC circuit is characterized in that a noise removal circuit is inserted between the clamp circuit and the peak detection circuit.
(ホ) 作用
本考案に依れば、クランプ回路とピーク検波回
路との間に、ノイズ除去回路を挿入しているので
ノイズが除去された映像信号に応じてAGCを行
なうことが出来る。又、本考案に依れば、クラン
プ回路の後段にノイズ除去回路を配置しているの
で、クランプ回路の誤動作を防止出来る。(e) Effect According to the present invention, since the noise removal circuit is inserted between the clamp circuit and the peak detection circuit, AGC can be performed according to the video signal from which noise has been removed. Further, according to the present invention, since the noise removal circuit is arranged after the clamp circuit, malfunction of the clamp circuit can be prevented.
(ヘ) 実施例
第1図は、本考案の一実施例を示す回路図で、
15はクランプ回路3からの複合映像信号の高周
波ノイズを除去する為に配置されたローパスフイ
ルタ、16は前記ローパスフイルタ15からの複
合映像信号を所定の利得で増幅するもので、遅延
回路6からの水平同期信号が印加される期間は、
前記複合映像信号を前記所定の利得よりも大なる
利得で増幅する加算増幅回路である。尚、第1図
において第2図と同一の回路素子については同一
の符号を付しその説明を省略する。(F) Embodiment Figure 1 is a circuit diagram showing an embodiment of the present invention.
15 is a low-pass filter disposed to remove high-frequency noise from the composite video signal from the clamp circuit 3; 16 is a filter for amplifying the composite video signal from the low-pass filter 15 with a predetermined gain; The period during which the horizontal synchronization signal is applied is
The summing amplifier circuit amplifies the composite video signal with a gain greater than the predetermined gain. In FIG. 1, circuit elements that are the same as those in FIG. 2 are designated by the same reference numerals, and their explanations will be omitted.
次に動作を説明する。今、入力端子1に他の
VTRからの複合映像信号(ノイズが多く含まれ
る)が印加されたとすると、前記複合映像信号
は、可変利得増幅回路2を介してクランプ回路3
に印加されクランプされる。そして、水平同期信
号の先端がクランプされた複合映像信号がローパ
スフイルタ15を介して加算増幅回路16に印加
される。又、同時に前記複合映像信号は、同期分
離回路5に印加される。すると、遅延された水平
同期信号が遅延回路6から加算増幅回路16に印
加される。ここで、前記クランプ回路3から発生
する複合映像信号中には高周波ノイズが多く含ま
れている。前記高周波ノイズがそのままピーク検
波回路8に印加されると、前述の如き問題が生じ
る。従つて、ピーク検波回路8の前段において、
前記高周波ノイズを除去しなければならないが、
例えばクランプ回路3の前段に配置すると次の問
題が生じる。すなわち、複合映像信号がノイズ除
去用のローパスフイルタを通過すると水平同期信
号がなまり、クランプ回路3において正しくクラ
ンプ動作が行なわれなくなる。その為、前記ロー
パスフイルタは、クランプ回路3の後段で、ピー
ク検波回路8の前段に配置しなければならない。
そこで、第1図の如き構成とすれば、加算増幅回
路16にはノイズ分が除去された複合映像信号が
印加される。そして、遅延回路6から水平同期信
号が印加されない期間は所定の利得で増幅され、
印加される期間はそれより大なる所定の利得で増
幅される。その為、前記複合映像信号は、見掛上
キードパルスが加算された形となり、ピーク検波
回路8に印加される。前記キードパルスは、ノイ
ズが除去されたバツクポーチ部分を増幅したもの
であるから、そのレベルはノイズの影響を受けな
い所望の振幅となつている。そして、前記キード
パルスのレベルが映像信号のホワイトピークより
大ならば、前記キードパルスのレベルがピーク検
波される。又、前記ホワイトピークのレベルの方
が前記キードパルスのレベルに比べて大であるな
らば、前記ホワイトピークがピーク検波される
が、映像信号中にはノイズが存在しない為、本来
の正しいホワイトピークをピーク検波することが
出来る。それ故、ピーク検波回路8の出力端には
常に複合映像信号の振幅に応じた適切なレベルの
検波出力が発生する。そして、前記検波出力は直
流増幅回路9を介して平滑回路12に印加され、
可変利得増幅回路2の利得を制御する。従つて、
第1図の回路に依れば、ノイズによる影響を受け
ずにホワイトピークが一定の複合映像信号を得る
ことが出来る。 Next, the operation will be explained. Now, input terminal 1 has another
Assuming that a composite video signal (containing a lot of noise) from a VTR is applied, the composite video signal is passed through a variable gain amplifier circuit 2 to a clamp circuit 3.
is applied and clamped. Then, the composite video signal in which the leading end of the horizontal synchronizing signal is clamped is applied to the summing amplifier circuit 16 via the low-pass filter 15. At the same time, the composite video signal is applied to the synchronization separation circuit 5. Then, the delayed horizontal synchronizing signal is applied from the delay circuit 6 to the summing amplifier circuit 16. Here, the composite video signal generated from the clamp circuit 3 contains a lot of high frequency noise. If the high frequency noise is directly applied to the peak detection circuit 8, the above-mentioned problem will occur. Therefore, in the previous stage of the peak detection circuit 8,
The high frequency noise must be removed,
For example, if it is placed before the clamp circuit 3, the following problem will occur. That is, when the composite video signal passes through a low-pass filter for removing noise, the horizontal synchronizing signal becomes dull, and the clamp circuit 3 does not perform a correct clamping operation. Therefore, the low-pass filter must be placed after the clamp circuit 3 and before the peak detection circuit 8.
Therefore, if the configuration is as shown in FIG. 1, a composite video signal from which noise has been removed is applied to the summing amplifier circuit 16. Then, during the period when the horizontal synchronization signal is not applied from the delay circuit 6, it is amplified with a predetermined gain,
The applied period is amplified by a predetermined gain greater than that period. Therefore, the composite video signal appears to have a keyed pulse added thereto, and is applied to the peak detection circuit 8. Since the keyed pulse is an amplified version of the back porch portion from which noise has been removed, its level has a desired amplitude that is not affected by noise. If the level of the keyed pulse is higher than the white peak of the video signal, the level of the keyed pulse is peak detected. Also, if the level of the white peak is higher than the level of the keyed pulse, the white peak will be peak detected, but since there is no noise in the video signal, the original correct white peak cannot be detected. Peak detection is possible. Therefore, a detection output of an appropriate level corresponding to the amplitude of the composite video signal is always generated at the output end of the peak detection circuit 8. The detected output is applied to the smoothing circuit 12 via the DC amplifier circuit 9,
Controls the gain of the variable gain amplifier circuit 2. Therefore,
According to the circuit shown in FIG. 1, a composite video signal with a constant white peak can be obtained without being affected by noise.
ところで、ローパスフイルタ15のカツトオフ
周波数をあまり低く設定すると複合映像信号の振
幅が縮み、正しくピーク検波することが出来なく
なる。しかしながら、高く設定するとノイズを十
分に除去出来なくなるので、両者の妥協点で定め
る必要がある。映像信号の周波数は、約4MHzま
でであるのでカツトオフ周波数を例えば2.8MHz
に設定する。2.8MHz程度であるならばノイズの
除去及び振幅の変化に悪影響を及ぼさない。その
場合、抵抗値を5.1KΩとすれば、コンデンサの容
量は約70P〔F〕程度で済む。70P〔F〕程度であ
れば窒化膜容量や接合容量でIC(集積回路)内に
容易に構成することが出来る。 By the way, if the cutoff frequency of the low-pass filter 15 is set too low, the amplitude of the composite video signal will be reduced, making it impossible to correctly detect the peak. However, if it is set too high, noise cannot be removed sufficiently, so it is necessary to decide on a compromise between the two. The frequency of the video signal is up to about 4MHz, so set the cutoff frequency to 2.8MHz, for example.
Set to . If the frequency is around 2.8MHz, it will not adversely affect noise removal and amplitude changes. In that case, if the resistance value is 5.1KΩ, the capacitance of the capacitor will be about 70P [F]. If it is about 70P [F], it can be easily constructed in an IC (integrated circuit) using nitride film capacitance or junction capacitance.
(ト) 考案の効果
以上述べた如く本考案に依ればクランプ回路と
ピーク検波回路との間にノイズ除去回路を挿入し
ているので、ノイズ分が多く含まれた複合映像信
号がAGC回路に印加されたとしてもAGC回路が
誤動作を起こすことは無い。又、実施例の如く、
ノイズ除去回路をローパスフイルタで構成すれ
ば、その時定数は比較的小さなもので済み、IC
内に構成することが出来、本考案を利用しても
ICの外付ピンや外付部品点数の増加を招かない。(g) Effects of the invention As described above, according to the invention, a noise removal circuit is inserted between the clamp circuit and the peak detection circuit, so that the composite video signal containing a lot of noise is transmitted to the AGC circuit. Even if this voltage is applied, the AGC circuit will not malfunction. Also, as in the example,
If the noise removal circuit is configured with a low-pass filter, its time constant will be relatively small, and the IC
Even if this invention is used,
Does not cause an increase in the number of external pins or external parts of the IC.
更に本考案を、遅延された水平同期信号に応じ
て利得の切換わる加算増幅回路に依つて疑似的に
キードパルスを加算する方法に適用すれば、ピー
クAGC動作時及びキードAGC動作時のいずれの
場合においても誤動作なく適切なAGCをかける
ことが出来る。 Furthermore, if the present invention is applied to a method in which keyed pulses are added in a pseudo manner using a summing amplifier circuit whose gain is switched according to a delayed horizontal synchronization signal, it will be possible to add keyed pulses in a pseudo manner during both peak AGC operation and keyed AGC operation. Appropriate AGC can be applied without malfunction even in
第1図は、本考案の一実施例を示す回路図、及
び第2図は従来のAGC回路を示す回路図。
2……可変利得増幅回路、3……クランプ回
路、8……ピーク検波回路、12……平滑回路、
15……ローパスフイルタ、16……加算増幅回
路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional AGC circuit. 2...Variable gain amplifier circuit, 3...Clamp circuit, 8...Peak detection circuit, 12 ...Smoothing circuit,
15...Low pass filter, 16...Summing amplifier circuit.
Claims (1)
と、該可変利得増幅回路の出力複合映像信号をク
ランプするクランプ回路と、該クランプ回路の出
力複合映像信号をピーク検波するピーク検波回路
と、該ピーク検波回路の出力信号を平滑し、利得
制御信号として前記可変利得増幅回路に印加する
平滑回路とを備えるAGC回路において、前記ク
ランプ回路と前記ピーク検波回路との間にノイズ
除去回路を挿入したことを特徴とするAGC回路。 a variable gain amplifier circuit to which a composite video signal is applied; a clamp circuit that clamps the output composite video signal of the variable gain amplifier circuit; a peak detection circuit that peak-detects the output composite video signal of the clamp circuit; An AGC circuit comprising a smoothing circuit for smoothing an output signal of the circuit and applying it as a gain control signal to the variable gain amplifier circuit, characterized in that a noise removal circuit is inserted between the clamp circuit and the peak detection circuit. AGC circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12021287U JPH0520065Y2 (en) | 1987-08-05 | 1987-08-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12021287U JPH0520065Y2 (en) | 1987-08-05 | 1987-08-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6425275U JPS6425275U (en) | 1989-02-13 |
JPH0520065Y2 true JPH0520065Y2 (en) | 1993-05-26 |
Family
ID=31366123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12021287U Expired - Lifetime JPH0520065Y2 (en) | 1987-08-05 | 1987-08-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0520065Y2 (en) |
-
1987
- 1987-08-05 JP JP12021287U patent/JPH0520065Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6425275U (en) | 1989-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0520065Y2 (en) | ||
JPS63287273A (en) | Automatic gain controller in video signal processor | |
US5982975A (en) | Video signal copying apparatus | |
JPH0213514B2 (en) | ||
JP2595713B2 (en) | Brightness signal processing circuit of magnetic recording and playback device | |
JP3074698B2 (en) | Noise removal circuit | |
JP2702250B2 (en) | Magnetic recording / reproducing device | |
JP2775801B2 (en) | Video signal processing circuit | |
JPH067645Y2 (en) | AGC circuit | |
JP2508819B2 (en) | Video signal circuit | |
JPH0543581Y2 (en) | ||
JPH0142859Y2 (en) | ||
KR940005720Y1 (en) | Noise deducting circuit for video signal reproducing | |
JPH0417485A (en) | Video signal processing unit | |
JPS6214781Y2 (en) | ||
JPH0453066A (en) | Reproducing device | |
JPS6019409Y2 (en) | television receiver | |
JP2855765B2 (en) | Video signal processing circuit | |
KR930000772Y1 (en) | Linear audio frequency improving circuit | |
JPH0159787B2 (en) | ||
JPH0727726Y2 (en) | Television receiver | |
JPH01269390A (en) | Video tape recorder | |
JPS6397074A (en) | Video signal reproducing device | |
JPS61153874A (en) | Inversion preventing circuit | |
JPS6163166A (en) | Sound circuit device |