JPH05199091A - 負荷電流しゃ断装置 - Google Patents
負荷電流しゃ断装置Info
- Publication number
- JPH05199091A JPH05199091A JP4153942A JP15394292A JPH05199091A JP H05199091 A JPH05199091 A JP H05199091A JP 4153942 A JP4153942 A JP 4153942A JP 15394292 A JP15394292 A JP 15394292A JP H05199091 A JPH05199091 A JP H05199091A
- Authority
- JP
- Japan
- Prior art keywords
- load current
- field effect
- current
- series
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/548—Electromechanical and static switch connected in series
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Keying Circuit Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】負荷電流をしゃ断回路と並列接続された、転流
回路に移し無アークしゃ断する装置を提供する。 【構成】被制御インピーダンス手段と直列接続された開
離可能な接点手段２８、および並列接続された転流手段
５４が交流電源６８と負荷２６との間に設けられる。被
制御インピーダンス手段は電界効果トランジスタ（ＦＥ
Ｔ）３０，７０で構成される。ＦＥＴ３０，７０は通
常、単一の固有接合だけをそなえているので、少なくと
も１対のＦＥＴ３０，７０が逆極性に接続されて、しゃ
断が命令されたとき電流の流れの方向に拘わらず負荷電
流をカットオフすることができる。ＦＥＴ３０，７０対
は逆極性で直列接続することができる。代替実施例で
は、各々がＦＥＴと開離可能な接点手段をそなえた二つ
の枝路回路が設けられる。しゃ断時、負荷電流は一方の
枝路回路から他方の枝路回路に、それから転流手段にと
順次転流される。
回路に移し無アークしゃ断する装置を提供する。 【構成】被制御インピーダンス手段と直列接続された開
離可能な接点手段２８、および並列接続された転流手段
５４が交流電源６８と負荷２６との間に設けられる。被
制御インピーダンス手段は電界効果トランジスタ（ＦＥ
Ｔ）３０，７０で構成される。ＦＥＴ３０，７０は通
常、単一の固有接合だけをそなえているので、少なくと
も１対のＦＥＴ３０，７０が逆極性に接続されて、しゃ
断が命令されたとき電流の流れの方向に拘わらず負荷電
流をカットオフすることができる。ＦＥＴ３０，７０対
は逆極性で直列接続することができる。代替実施例で
は、各々がＦＥＴと開離可能な接点手段をそなえた二つ
の枝路回路が設けられる。しゃ断時、負荷電流は一方の
枝路回路から他方の枝路回路に、それから転流手段にと
順次転流される。
Description
【０００１】
【従来の技術】米国特許第４，６３６，９０７号には、
電気エネルギー源と負荷回路とを相互接続する第一の回
路内の負荷電流の流れを変更する、すなわちしゃ断する
装置が記載されている。第一の回路を通って流れる負荷
電流は一時的に第二の回路、すなわち転流回路に転流さ
れる。負荷電流の転流時に、事実上零電流の状態のもと
で、したがってアーク発生無しに、第一の回路内のスイ
ッチを迅速に開くことができる。スイッチ開放の前の負
荷電流の転流は第一の回路内の被制御インピーダンス回
路によって行われる。スイッチと被制御インピーダンス
回路は電気エネルギー源と負荷回路との間に直列に接続
され、転流回路がスイッチと被制御インピーダンス回路
の直列組み合わせと並列に接続される。この目的のため
に種々の型の転流回路を使用することができる。代表的
な転流回路はたとえば、米国特許第４，７００，２５６
号ならびに米国特許第４，６３１，６２１号に記載され
ているものである。
電気エネルギー源と負荷回路とを相互接続する第一の回
路内の負荷電流の流れを変更する、すなわちしゃ断する
装置が記載されている。第一の回路を通って流れる負荷
電流は一時的に第二の回路、すなわち転流回路に転流さ
れる。負荷電流の転流時に、事実上零電流の状態のもと
で、したがってアーク発生無しに、第一の回路内のスイ
ッチを迅速に開くことができる。スイッチ開放の前の負
荷電流の転流は第一の回路内の被制御インピーダンス回
路によって行われる。スイッチと被制御インピーダンス
回路は電気エネルギー源と負荷回路との間に直列に接続
され、転流回路がスイッチと被制御インピーダンス回路
の直列組み合わせと並列に接続される。この目的のため
に種々の型の転流回路を使用することができる。代表的
な転流回路はたとえば、米国特許第４，７００，２５６
号ならびに米国特許第４，６３１，６２１号に記載され
ているものである。
【０００２】転流回路への負荷電流の転流は被制御イン
ピーダンス回路によって行われる。正規動作の間、すな
わち転流の前に、被制御インピーダンス回路の電圧降下
は実質的に非常に低いので、電力消費が小さい。負荷電
流の転流は制御信号によって行われ、これにより被制御
インピーダンス回路の両端間の電圧降下が事実上増大す
る。この電圧により、負荷電流および第一の回路の誘導
性構成要素に蓄積されたエネルギーが転流回路に転移さ
れる。これはたとえば、米国特許第４，７２３，１８７
号に説明されている。
ピーダンス回路によって行われる。正規動作の間、すな
わち転流の前に、被制御インピーダンス回路の電圧降下
は実質的に非常に低いので、電力消費が小さい。負荷電
流の転流は制御信号によって行われ、これにより被制御
インピーダンス回路の両端間の電圧降下が事実上増大す
る。この電圧により、負荷電流および第一の回路の誘導
性構成要素に蓄積されたエネルギーが転流回路に転移さ
れる。これはたとえば、米国特許第４，７２３，１８７
号に説明されている。
【０００３】負荷電流の転流のために使用される被制御
インピーダンス回路は種々の必要条件を満足しなければ
ならない。高インピーダンス状態にスイッチングされた
とき、負荷電流の流れは充分に高い速度で電流および蓄
積エネルギーを転移するのに充分な電圧降下を生じなけ
ればならない。正規の低インピーダンス状態で動作して
いる間、すなわち転流前に、負荷電流は最小の電力消費
で被制御インピーダンス回路を通って流れなければなら
ない。米国特許第４，６３６，９０７号には、たとえば
主電極がスイッチ、電気エネルギー源および負荷回路と
回路をなすように接続されるスイッチング可能な固体素
子を含む被制御インピーダンス回路が開示されている。
正規動作の間、固体素子がターンオンして飽和状態で動
作する。転流が命令されると、制御信号により固体素子
が高インピーダンスすなわちオフ状態となり、主電極両
端間に電圧降下を生じる。特に負荷電流が大きい場合に
は、スイッチがそのオン状態で極めて小さい電圧降下、
したがって極めて小さい電力消費を示すことが肝要であ
る。しかし、多くの型の固体素子、たとえばある型のサ
イリスタ構造およびバイポーラトランジスタはそれらの
オン状態で大きな接合電圧降下を示す。負荷電流が大き
い場合、これによりかなりの電力消費が生じることがあ
り得る。
インピーダンス回路は種々の必要条件を満足しなければ
ならない。高インピーダンス状態にスイッチングされた
とき、負荷電流の流れは充分に高い速度で電流および蓄
積エネルギーを転移するのに充分な電圧降下を生じなけ
ればならない。正規の低インピーダンス状態で動作して
いる間、すなわち転流前に、負荷電流は最小の電力消費
で被制御インピーダンス回路を通って流れなければなら
ない。米国特許第４，６３６，９０７号には、たとえば
主電極がスイッチ、電気エネルギー源および負荷回路と
回路をなすように接続されるスイッチング可能な固体素
子を含む被制御インピーダンス回路が開示されている。
正規動作の間、固体素子がターンオンして飽和状態で動
作する。転流が命令されると、制御信号により固体素子
が高インピーダンスすなわちオフ状態となり、主電極両
端間に電圧降下を生じる。特に負荷電流が大きい場合に
は、スイッチがそのオン状態で極めて小さい電圧降下、
したがって極めて小さい電力消費を示すことが肝要であ
る。しかし、多くの型の固体素子、たとえばある型のサ
イリスタ構造およびバイポーラトランジスタはそれらの
オン状態で大きな接合電圧降下を示す。負荷電流が大き
い場合、これによりかなりの電力消費が生じることがあ
り得る。
【０００４】直流ではなくて交流の負荷電流を転流する
ための構成に、もう一つの必要条件が当てはまる。交流
の負荷電流を転流するべきとき、被制御インピーダンス
回路は負荷電流および電源電位のいずれかの半サイク
ル、すなわちいずれかの極性の間にそのオフ状態にスイ
ッチングすることができなければならない。その主電極
が電源と負荷との間の回路内に接続されているスイッチ
ング可能な固体素子が被制御インピーダンス回路に含ま
れている場合、固体素子は双方向性動作を行うことがで
きなければならない。詳しく述べると、固体素子はその
主電極両端間の極性反転に拘わらずオフにスイッチング
されることができなければならない。しかし、多くの型
の固体スイッチ、たとえば、ある種のサイリスタ、バイ
ポーラトランジスタ、および電界効果素子はこの型の双
方向性動作を示さない。
ための構成に、もう一つの必要条件が当てはまる。交流
の負荷電流を転流するべきとき、被制御インピーダンス
回路は負荷電流および電源電位のいずれかの半サイク
ル、すなわちいずれかの極性の間にそのオフ状態にスイ
ッチングすることができなければならない。その主電極
が電源と負荷との間の回路内に接続されているスイッチ
ング可能な固体素子が被制御インピーダンス回路に含ま
れている場合、固体素子は双方向性動作を行うことがで
きなければならない。詳しく述べると、固体素子はその
主電極両端間の極性反転に拘わらずオフにスイッチング
されることができなければならない。しかし、多くの型
の固体スイッチ、たとえば、ある種のサイリスタ、バイ
ポーラトランジスタ、および電界効果素子はこの型の双
方向性動作を示さない。
【０００５】米国特許第４，６３６，９０７号には、上
記必要条件を満足する交流の負荷電流の転流およびしゃ
断のための代替実施例も開示されている。これによれ
ば、ダーリントン対として接続されたバイポーラトラン
ジスタの主電極両端間に交流の負荷電流が変圧器および
ブリッジ整流回路を介して結合される。変圧器は負荷電
流のスイッチと直列の一次巻線、およびブリッジ整流回
路の入力に接続された二次昇圧巻線をそなえている。バ
イポーラトランジスタが飽和伝導状態にターンオンされ
ると、一次巻線の電圧降下は極めて小さくなる。バイポ
ーラトランジスタがターンオフされると、一次巻線両端
間の電圧が充分に大きくなることにより負荷電流が転流
回路に転流される。ブリッジ整流回路はバイポーラトラ
ンジスタの主電極両端間に単方向電位を形成する。した
がって、トランジスタの不安定性が補償され、それらの
主電極両端間に交流電位が直接印加されたとき、充分な
スイッチングが行われる。変圧器の適切な巻数比によ
り、正規動作の間、一次巻線の電圧降下と電力消費が充
分に小さくなると共に、しゃ断命令に応動して負荷電流
を転流するための電圧降下も充分に大きくなる。後で述
べるように、ブリッジ整流回路およびバイポーラトラン
ジスタを含む回路は飽和伝導状態の間、最小電圧降下は
かなり大きくなり得る。これらの理由のため、一次巻線
の両端間に充分小さい電圧降下を維持するため適切な変
圧器昇圧比が必要とされる。したがって、トランジスタ
がカットオフしたとき負荷電流が確実に転流されるよう
に一次巻線の両端間に充分な電圧降下を生じるために
も、注意深い設計が必要とされる。また変圧器二次巻線
両端間に比較的高い電圧が生じることから、阻止電圧が
充分に高い固体素子を使用しなければならない。阻止電
圧が高い素子は飽和の際に電圧降下が比較的大きくなる
ことがあり、なお更に注意深い回路設計が必要とされ
る。また、阻止電圧の高い電力素子と変圧器の使用によ
り、生産コストが増大する。
記必要条件を満足する交流の負荷電流の転流およびしゃ
断のための代替実施例も開示されている。これによれ
ば、ダーリントン対として接続されたバイポーラトラン
ジスタの主電極両端間に交流の負荷電流が変圧器および
ブリッジ整流回路を介して結合される。変圧器は負荷電
流のスイッチと直列の一次巻線、およびブリッジ整流回
路の入力に接続された二次昇圧巻線をそなえている。バ
イポーラトランジスタが飽和伝導状態にターンオンされ
ると、一次巻線の電圧降下は極めて小さくなる。バイポ
ーラトランジスタがターンオフされると、一次巻線両端
間の電圧が充分に大きくなることにより負荷電流が転流
回路に転流される。ブリッジ整流回路はバイポーラトラ
ンジスタの主電極両端間に単方向電位を形成する。した
がって、トランジスタの不安定性が補償され、それらの
主電極両端間に交流電位が直接印加されたとき、充分な
スイッチングが行われる。変圧器の適切な巻数比によ
り、正規動作の間、一次巻線の電圧降下と電力消費が充
分に小さくなると共に、しゃ断命令に応動して負荷電流
を転流するための電圧降下も充分に大きくなる。後で述
べるように、ブリッジ整流回路およびバイポーラトラン
ジスタを含む回路は飽和伝導状態の間、最小電圧降下は
かなり大きくなり得る。これらの理由のため、一次巻線
の両端間に充分小さい電圧降下を維持するため適切な変
圧器昇圧比が必要とされる。したがって、トランジスタ
がカットオフしたとき負荷電流が確実に転流されるよう
に一次巻線の両端間に充分な電圧降下を生じるために
も、注意深い設計が必要とされる。また変圧器二次巻線
両端間に比較的高い電圧が生じることから、阻止電圧が
充分に高い固体素子を使用しなければならない。阻止電
圧が高い素子は飽和の際に電圧降下が比較的大きくなる
ことがあり、なお更に注意深い回路設計が必要とされ
る。また、阻止電圧の高い電力素子と変圧器の使用によ
り、生産コストが増大する。
【０００６】
【発明の目的】本発明の一つの目的は大きさの大きい負
荷電流の転流を行い、希望する場合にはしゃ断を行うた
めの改良された構成を提供することである。本発明のも
う一つの目的は交流電流および直流電流の転流を行うこ
とができ、希望する場合にはしゃ断を行うことができる
改良された構成を提供することである。
荷電流の転流を行い、希望する場合にはしゃ断を行うた
めの改良された構成を提供することである。本発明のも
う一つの目的は交流電流および直流電流の転流を行うこ
とができ、希望する場合にはしゃ断を行うことができる
改良された構成を提供することである。
【０００７】本発明のもう一つの目的は最小の電力消費
で上記の目的を達成することができる、このような構成
を提供することである。本発明の更にもう一つの目的は
簡単で、コスト効率の良い、このような構成を提供する
ことである。本発明のもう一つの目的は電気エネルギー
源と負荷回路との間の直列回路に固体スイッチング手段
が接続された改良された構成により交流電流の転流を行
えるようにすることである。
で上記の目的を達成することができる、このような構成
を提供することである。本発明の更にもう一つの目的は
簡単で、コスト効率の良い、このような構成を提供する
ことである。本発明のもう一つの目的は電気エネルギー
源と負荷回路との間の直列回路に固体スイッチング手段
が接続された改良された構成により交流電流の転流を行
えるようにすることである。
【０００８】
【発明の概要】本発明の一側面によれば、交流電流のし
ゃ断に有用であって、相互に直列接続され、かつ転流手
段と並列に接続された開離可能な接点手段および被制御
インピーダンス手段をそなえた型の電流しゃ断器に於い
て、被制御インピーダンス手段に電界効果トランジスタ
を用いる。負荷電流しゃ断の前では、ＦＥＴは完全な伝
導状態にあるので、被制御インピーダンス手段の両端間
の電圧降下は最小となる。開離可能な接点手段を開放す
る前に、ＦＥＴの伝導を小さくして、被制御インピーダ
ンス手段両端間の電圧降下を大きくすることによって負
荷電流を転流することにより電流しゃ断が開始される。
従来の電界効果トランジスタすなわち「ＦＥＴ」はソー
ス電極とドレーン電極の中間に単一の固有の接合だけを
含み、また一方向に流れる電流を阻止することだけがで
きる、すなわち単方向の電流阻止だけが行え、双方向の
電流阻止は行えない。
ゃ断に有用であって、相互に直列接続され、かつ転流手
段と並列に接続された開離可能な接点手段および被制御
インピーダンス手段をそなえた型の電流しゃ断器に於い
て、被制御インピーダンス手段に電界効果トランジスタ
を用いる。負荷電流しゃ断の前では、ＦＥＴは完全な伝
導状態にあるので、被制御インピーダンス手段の両端間
の電圧降下は最小となる。開離可能な接点手段を開放す
る前に、ＦＥＴの伝導を小さくして、被制御インピーダ
ンス手段両端間の電圧降下を大きくすることによって負
荷電流を転流することにより電流しゃ断が開始される。
従来の電界効果トランジスタすなわち「ＦＥＴ」はソー
ス電極とドレーン電極の中間に単一の固有の接合だけを
含み、また一方向に流れる電流を阻止することだけがで
きる、すなわち単方向の電流阻止だけが行え、双方向の
電流阻止は行えない。
【０００９】ソース電圧の瞬時極性および交流負荷電流
の方向にかかわらず電流しゃ断を可能とするため、少な
くとも一対のＦＥＴがそれらのソース電極とドレーン電
極が逆極性になるように接続される。したがって、電流
しゃ断の前に、少なくとも一つのＦＥＴがドレーンから
ソースに電流を通すのに対して、少なくとも他のＦＥＴ
はソースからドレーンに電流を通す。電流しゃ断命令に
応動して、制御手段はＦＥＴ対のうちの少なくとも一つ
のＦＥＴのゲート電極に印加されるバイアスを変えるこ
とにより、該ＦＥＴのソース電極とドレーン電極との間
の導電率を小さくする。これにより、負荷電流の流れの
瞬時方向にかかわらず被制御インピーダンス手段の両端
間の電圧降下が大きくなる。
の方向にかかわらず電流しゃ断を可能とするため、少な
くとも一対のＦＥＴがそれらのソース電極とドレーン電
極が逆極性になるように接続される。したがって、電流
しゃ断の前に、少なくとも一つのＦＥＴがドレーンから
ソースに電流を通すのに対して、少なくとも他のＦＥＴ
はソースからドレーンに電流を通す。電流しゃ断命令に
応動して、制御手段はＦＥＴ対のうちの少なくとも一つ
のＦＥＴのゲート電極に印加されるバイアスを変えるこ
とにより、該ＦＥＴのソース電極とドレーン電極との間
の導電率を小さくする。これにより、負荷電流の流れの
瞬時方向にかかわらず被制御インピーダンス手段の両端
間の電圧降下が大きくなる。
【００１０】ＦＥＴは直列に背中合わせすなわち逆極性
で接続し、一つのＦＥＴのドレーン電極またはソース電
極をもう一つのＦＥＴの同じ電極に接続することができ
る。これらの背中合わせに接続されたＦＥＴは開離可能
な接点手段と直接、直列に接続することができる。代案
として、背中合わせに接続されたＦＥＴは直列ループ回
路をなすように変圧器の二次巻線と接続してもよく、こ
の場合には、変圧器の一次巻線は開離可能な接点手段と
直列に接続される。
で接続し、一つのＦＥＴのドレーン電極またはソース電
極をもう一つのＦＥＴの同じ電極に接続することができ
る。これらの背中合わせに接続されたＦＥＴは開離可能
な接点手段と直接、直列に接続することができる。代案
として、背中合わせに接続されたＦＥＴは直列ループ回
路をなすように変圧器の二次巻線と接続してもよく、こ
の場合には、変圧器の一次巻線は開離可能な接点手段と
直列に接続される。
【００１１】もう一つの有益な実施例では、逆極性のＦ
ＥＴがそれぞれ第一および第二の開離可能な接点手段と
直列接続されることにより、転流手段と並列接続された
第一および第二の枝路回路が構成される。したがって、
枝路回路には第一および第二の開離可能な接点手段とそ
れぞれ直列接続された第一および第二のＦＥＴが含まれ
る。電流しゃ断命令に応動して制御手段は負荷電流を一
方の枝路回路から他方の枝路回路に、その後、転流手段
にと順次転流させ、また一方および他方の開離可能な接
点手段を順次開放する。実施例では、電流開始時に負荷
電流の方向を使って、負荷電流をそれから最初に転流さ
せる枝路回路が選択される。詳しく述べると、制御手段
は固有の接合が順極性になっている一つのＦＥＴのバイ
アスをスイッチングする。そのドレーン電極とソース電
極との間の電位が大きくなり、その枝路回路から負荷電
流が転流された後、それに対応する開離可能な接点手段
が開放される。次に、制御手段は他方のＦＥＴをスイッ
チオフし、それ固有のダイオードが逆極性となることに
より、その電流が転流手段に転流される。
ＥＴがそれぞれ第一および第二の開離可能な接点手段と
直列接続されることにより、転流手段と並列接続された
第一および第二の枝路回路が構成される。したがって、
枝路回路には第一および第二の開離可能な接点手段とそ
れぞれ直列接続された第一および第二のＦＥＴが含まれ
る。電流しゃ断命令に応動して制御手段は負荷電流を一
方の枝路回路から他方の枝路回路に、その後、転流手段
にと順次転流させ、また一方および他方の開離可能な接
点手段を順次開放する。実施例では、電流開始時に負荷
電流の方向を使って、負荷電流をそれから最初に転流さ
せる枝路回路が選択される。詳しく述べると、制御手段
は固有の接合が順極性になっている一つのＦＥＴのバイ
アスをスイッチングする。そのドレーン電極とソース電
極との間の電位が大きくなり、その枝路回路から負荷電
流が転流された後、それに対応する開離可能な接点手段
が開放される。次に、制御手段は他方のＦＥＴをスイッ
チオフし、それ固有のダイオードが逆極性となることに
より、その電流が転流手段に転流される。
【００１２】
【詳しい説明】図１は米国特許第４，６３６，９０７号
に開示された型の電流しゃ断装置を示す。これには電界
効果トランジスタ３０を使用する被制御インピーダンス
回路が開示されている。この電界効果トランジスタ３０
はＭＯＳＦＥＴであることが好ましく、スイッチ、電
源、および負荷回路と直列に接続される。電流しゃ断回
路は出力端子２０および２２をそなえており、出力端子
２０および２２は直列接続された電源２４と負荷回路２
６に接続されるように構成されている。端子２０および
２２はスイッチ２８ならびに電界効果トランジスタ３０
のドレーン３２およびソース３４によって相互接続され
る。このようにして、電源２４および負荷２６はスイッ
チ２８およびＦＥＴ３０と直列ループ回路で接続され
る。制御回路３６は電界効果トランジスタのゲート４０
に接続された出力線３８をそなえている。バリスタのよ
うな電圧に依存するクランプデバイス４２をＦＥＴの主
電極であるドレーン３２とソース３４との間に接続する
ことが好ましい。ＦＥＴと電圧クランプデバイスが被制
御インピーダンス回路を構成する。スイッチング手段２
８は米国特許第４，６４４，３０９号に開示されている
型とすることが好ましい。スイッチング手段は固定接点
４４および４６、ならびに負荷電流転移を行うために固
定接点の間に配置された橋絡（ブリッジ）接点４８を含
んでいる。スイッチング手段２８は普通は閉じている
が、電流パルス信号に応動して橋絡接点４８の変位によ
り素早く開くことができる。スイッチング手段がラッチ
不可能である場合には、別個のラッチング（latching)
スイッチをスイッチング手段と直列に接続することがで
きる。このラッチングスイッチはスイッチング手段が開
いたとき開き、手動で再び閉じることができる。スイッ
チング手段の橋絡接点４８を変位させるための機構は接
点ドライバ５０として概略表示されている。橋絡接点４
８を変位するための電流パルス信号は制御回路３６によ
り線５２を介して接点ドライバ５０に供給される。直列
接続されたスイッチング手段２８およびＦＥＴ３０を分
路するように端子２０と２２との間に転流回路５４が接
続されている。適当な転流回路については前述した。
に開示された型の電流しゃ断装置を示す。これには電界
効果トランジスタ３０を使用する被制御インピーダンス
回路が開示されている。この電界効果トランジスタ３０
はＭＯＳＦＥＴであることが好ましく、スイッチ、電
源、および負荷回路と直列に接続される。電流しゃ断回
路は出力端子２０および２２をそなえており、出力端子
２０および２２は直列接続された電源２４と負荷回路２
６に接続されるように構成されている。端子２０および
２２はスイッチ２８ならびに電界効果トランジスタ３０
のドレーン３２およびソース３４によって相互接続され
る。このようにして、電源２４および負荷２６はスイッ
チ２８およびＦＥＴ３０と直列ループ回路で接続され
る。制御回路３６は電界効果トランジスタのゲート４０
に接続された出力線３８をそなえている。バリスタのよ
うな電圧に依存するクランプデバイス４２をＦＥＴの主
電極であるドレーン３２とソース３４との間に接続する
ことが好ましい。ＦＥＴと電圧クランプデバイスが被制
御インピーダンス回路を構成する。スイッチング手段２
８は米国特許第４，６４４，３０９号に開示されている
型とすることが好ましい。スイッチング手段は固定接点
４４および４６、ならびに負荷電流転移を行うために固
定接点の間に配置された橋絡（ブリッジ）接点４８を含
んでいる。スイッチング手段２８は普通は閉じている
が、電流パルス信号に応動して橋絡接点４８の変位によ
り素早く開くことができる。スイッチング手段がラッチ
不可能である場合には、別個のラッチング（latching)
スイッチをスイッチング手段と直列に接続することがで
きる。このラッチングスイッチはスイッチング手段が開
いたとき開き、手動で再び閉じることができる。スイッ
チング手段の橋絡接点４８を変位させるための機構は接
点ドライバ５０として概略表示されている。橋絡接点４
８を変位するための電流パルス信号は制御回路３６によ
り線５２を介して接点ドライバ５０に供給される。直列
接続されたスイッチング手段２８およびＦＥＴ３０を分
路するように端子２０と２２との間に転流回路５４が接
続されている。適当な転流回路については前述した。
【００１３】正規動作の間、スイッチング手段２８は閉
じており、ＦＥＴ３０は完全な伝導状態にあるので、電
源２４は負荷２６に負荷電流を供給する。ゲート電圧を
適切にすれば、ＦＥＴのソース電極とドレーン電極との
間の電圧降下が最小となり、ＦＥＴの電力消費が最小と
なる。電流しゃ断は下記のように行われる。制御回路３
６は線３８を介してゲート４０に印加される信号をスイ
ッチングして、ＦＥＴをカットオフする。これにより、
ＦＥＴ両端間の電圧が増大して、バリスタ４２のクラン
プ電位に達する。その結果、負荷電流はスイッチング手
段２８およびＦＥＴ３０を含む回路から転流回路５４に
転流される。このような負荷電流の転流に続いて、制御
回路は線５２を介して接点ドライバ５０に電流パルスを
印加することによりスイッチング手段２８を開く。開く
ときにスイッチング手段を通って流れる負荷電流は殆ど
無いので、アークは事実上無い。より詳しい説明は前記
米国特許第４，６３６，９０７号を参照されたい。
じており、ＦＥＴ３０は完全な伝導状態にあるので、電
源２４は負荷２６に負荷電流を供給する。ゲート電圧を
適切にすれば、ＦＥＴのソース電極とドレーン電極との
間の電圧降下が最小となり、ＦＥＴの電力消費が最小と
なる。電流しゃ断は下記のように行われる。制御回路３
６は線３８を介してゲート４０に印加される信号をスイ
ッチングして、ＦＥＴをカットオフする。これにより、
ＦＥＴ両端間の電圧が増大して、バリスタ４２のクラン
プ電位に達する。その結果、負荷電流はスイッチング手
段２８およびＦＥＴ３０を含む回路から転流回路５４に
転流される。このような負荷電流の転流に続いて、制御
回路は線５２を介して接点ドライバ５０に電流パルスを
印加することによりスイッチング手段２８を開く。開く
ときにスイッチング手段を通って流れる負荷電流は殆ど
無いので、アークは事実上無い。より詳しい説明は前記
米国特許第４，６３６，９０７号を参照されたい。
【００１４】上記の被制御インピーダンス回路にＭＯＳ
ＦＥＴデバイスを使用することが望ましい。負荷電流が
大きい場合に特にそうである。その主な理由はＭＯＳＦ
ＥＴデバイスが他の多くの型の固体デバイスに比べて少
ない電力消費で、完全伝導状態で動作させることができ
るからである。殆どの型の固体デバイス、たとえば、ダ
イオード、バイポーラトランジスタ、およびサイリスタ
では、直列に接続された一つ以上のＰＮ接合を通って電
流が流れる。飽和の間でも、各接合は少なくとも所定の
接合電圧降下を示す。したがって、結果として生じる電
力消費はデューティサイクルが高い、たとえば１００％
の動作および大きい負荷電流の場合、かなり大きくなる
ことがあり得る。多数の接合を直列に接続したとき、そ
して一般に、高電圧阻止機能をそなえた固体デバイスを
使用する場合、接合電圧降下、したがって電力消費が大
きくなる。しかし、後で説明するように、ＦＥＴデバイ
スはＰＮ接合が存在しない状態で事実上、完全な伝導状
態で動作することができる。したがって、被制御インピ
ーダンス回路内でのＭＯＳＦＥＴデバイスの使用によっ
て電力消費が小さくなることがあり得る。ＭＯＳＦＥＴ
デバイスが望ましい理由としては、スイッチング時間が
特に高速であること、およびスイッチング特性が動作温
度の変化から比較的独立していることもある。
ＦＥＴデバイスを使用することが望ましい。負荷電流が
大きい場合に特にそうである。その主な理由はＭＯＳＦ
ＥＴデバイスが他の多くの型の固体デバイスに比べて少
ない電力消費で、完全伝導状態で動作させることができ
るからである。殆どの型の固体デバイス、たとえば、ダ
イオード、バイポーラトランジスタ、およびサイリスタ
では、直列に接続された一つ以上のＰＮ接合を通って電
流が流れる。飽和の間でも、各接合は少なくとも所定の
接合電圧降下を示す。したがって、結果として生じる電
力消費はデューティサイクルが高い、たとえば１００％
の動作および大きい負荷電流の場合、かなり大きくなる
ことがあり得る。多数の接合を直列に接続したとき、そ
して一般に、高電圧阻止機能をそなえた固体デバイスを
使用する場合、接合電圧降下、したがって電力消費が大
きくなる。しかし、後で説明するように、ＦＥＴデバイ
スはＰＮ接合が存在しない状態で事実上、完全な伝導状
態で動作することができる。したがって、被制御インピ
ーダンス回路内でのＭＯＳＦＥＴデバイスの使用によっ
て電力消費が小さくなることがあり得る。ＭＯＳＦＥＴ
デバイスが望ましい理由としては、スイッチング時間が
特に高速であること、およびスイッチング特性が動作温
度の変化から比較的独立していることもある。
【００１５】しかし、上記の回路は交流電流、すなわち
交流負荷電流の転流およびしゃ断には有用でないことが
あり得る。図１の回路についてこの問題が生じるのは、
電源２４の代わりに交流電源が用いられた場合、および
電界効果トランジスタ３０がそのソースと基板との間に
伝導接続をそなえた普通の型のパワーＭＯＳＦＥＴであ
る場合である。
交流負荷電流の転流およびしゃ断には有用でないことが
あり得る。図１の回路についてこの問題が生じるのは、
電源２４の代わりに交流電源が用いられた場合、および
電界効果トランジスタ３０がそのソースと基板との間に
伝導接続をそなえた普通の型のパワーＭＯＳＦＥＴであ
る場合である。
【００１６】図２を参照してこの問題を説明する。図２
は酸化金属シリコン電界効果トランジスタ、特にｎチャ
ネルのエンハンスメントモードのＭＯＳＦＥＴの構造を
示す。軽度にドーピングされたＰ形基板５６の形のシリ
コン半導体物質には、二つの高度にドーピングされたＮ
形領域、ソース５８およびドレーン６０が含まれてい
る。ソースとドレーンとの間の領域の上に、二酸化シリ
コンガラス６２の絶縁層が配置されている。絶縁層の上
面の上の金属導体６４がゲートを形成する。
は酸化金属シリコン電界効果トランジスタ、特にｎチャ
ネルのエンハンスメントモードのＭＯＳＦＥＴの構造を
示す。軽度にドーピングされたＰ形基板５６の形のシリ
コン半導体物質には、二つの高度にドーピングされたＮ
形領域、ソース５８およびドレーン６０が含まれてい
る。ソースとドレーンとの間の領域の上に、二酸化シリ
コンガラス６２の絶縁層が配置されている。絶縁層の上
面の上の金属導体６４がゲートを形成する。
【００１７】図２に示す極性の電位ＶDSが（正のゲート
電位なしに）ソースとドレーンとの間に印加される場
合、ソースと基板の界面、およびドレーンと基板の界面
のそれぞれにＰＮ接合が現れる。ソースのＰＮ接合は順
方向バイアスされ、ドレーンのＰＮ接合は逆方向バイア
スされる。これらの条件下では、ドレーンでの逆方向バ
イアスされたＰＮ接合のため、ドレーン電流は殆ど流れ
ない、すなわちドレーンとソースとの間に電流が流れな
い。
電位なしに）ソースとドレーンとの間に印加される場
合、ソースと基板の界面、およびドレーンと基板の界面
のそれぞれにＰＮ接合が現れる。ソースのＰＮ接合は順
方向バイアスされ、ドレーンのＰＮ接合は逆方向バイア
スされる。これらの条件下では、ドレーンでの逆方向バ
イアスされたＰＮ接合のため、ドレーン電流は殆ど流れ
ない、すなわちドレーンとソースとの間に電流が流れな
い。
【００１８】ゲートに正電位が印加されると、ソースと
ドレーンとの間の領域に自由電子が導入される。このエ
ンハンスメント動作により、ソースとドレーンとの間に
伸びる領域の中に連続したＮ形チャネルが形成される。
これにより、この領域の導電率が大きくなり、ソースお
よびドレーンに於けるＰＮ接合が実質的にバイパスされ
る。このようにして、Ｎ形チャネルはソースとドレーン
を相互接続する抵抗として動作する。その結果、相当大
きなドレーン電流が流れる、すなわちドレーンからソー
スに相当大きな電流が流れる。
ドレーンとの間の領域に自由電子が導入される。このエ
ンハンスメント動作により、ソースとドレーンとの間に
伸びる領域の中に連続したＮ形チャネルが形成される。
これにより、この領域の導電率が大きくなり、ソースお
よびドレーンに於けるＰＮ接合が実質的にバイパスされ
る。このようにして、Ｎ形チャネルはソースとドレーン
を相互接続する抵抗として動作する。その結果、相当大
きなドレーン電流が流れる、すなわちドレーンからソー
スに相当大きな電流が流れる。
【００１９】ゲート電位が正電位から零電位または負電
位にスイッチングされると、ドレーン電流は直ちにカッ
トオフされる筈である。しかし、続いて説明するよう
に、これは事実ではない。ソースとドレーンとの間のＮ
チャネルは消える。ソースとドレーンとの間の領域に
は、この場合もＰ形物質が含まれる。ソースおよびドレ
ーンのＰ形物質とＮ形物質の界面にＰＮ接合が再び生じ
る。ゲート電圧が零または負の電位にスイッチングされ
ると、ドレーンのＰＮ接合の両端間に電圧が形成され
る。デバイスは各ＰＮ接合の両端間に固有の容量を持
つ。逆バイアスされたドレーン接合両側間の電圧によ
り、ドレーン接合容量を充電するドレーン電流が生じ
る。このドレーン電流はＰ領域を通り、またソースの順
方向バイアスされたＰＮ接合を通る。ソース接合を通る
電流は増幅されたコレクタ−エミッタ電流を生じるよう
にトランジスタベースエミッタ接合に注入される電流に
等しい。その結果、ドレーン電流が増加する。ミラー効
果のため、これによりドレーンのＰＮ接合両側間の容量
が明らかに大きく増大する。この累積的な動作により、
迅速なしゃ断が妨げられ、カットオフの間の電力消費が
大きくなる。
位にスイッチングされると、ドレーン電流は直ちにカッ
トオフされる筈である。しかし、続いて説明するよう
に、これは事実ではない。ソースとドレーンとの間のＮ
チャネルは消える。ソースとドレーンとの間の領域に
は、この場合もＰ形物質が含まれる。ソースおよびドレ
ーンのＰ形物質とＮ形物質の界面にＰＮ接合が再び生じ
る。ゲート電圧が零または負の電位にスイッチングされ
ると、ドレーンのＰＮ接合の両端間に電圧が形成され
る。デバイスは各ＰＮ接合の両端間に固有の容量を持
つ。逆バイアスされたドレーン接合両側間の電圧によ
り、ドレーン接合容量を充電するドレーン電流が生じ
る。このドレーン電流はＰ領域を通り、またソースの順
方向バイアスされたＰＮ接合を通る。ソース接合を通る
電流は増幅されたコレクタ−エミッタ電流を生じるよう
にトランジスタベースエミッタ接合に注入される電流に
等しい。その結果、ドレーン電流が増加する。ミラー効
果のため、これによりドレーンのＰＮ接合両側間の容量
が明らかに大きく増大する。この累積的な動作により、
迅速なしゃ断が妨げられ、カットオフの間の電力消費が
大きくなる。
【００２０】通常のパワーＭＯＳＦＥＴデバイスでは、
図３の導電性部材６６で示されるように、基板とソース
との間の伝導接続によりこの問題が解消される。これに
より、ソースと基板との間のＰＮ接合が事実上短絡され
る。ゲート電位が正電位から零電位または負電位にスイ
ッチングされたとき、Ｐ形領域およびソース基板接合の
あたりの短絡回路を通ってソースに流れるドレーン電流
によってドレーン・基板間コンデンサが充電される。ソ
ースと基板との間の接合に電流が注入されないので、前
に述べたトランジスタ動作が妨げられる。したがって、
通常のパワーＭＯＳＦＥＴデバイスは最小の電力消費で
素早くスイッチオフすることができる。ＭＯＳＦＥＴの
コンデンサ充電電流の流れおよび関連の構成要素が図３
に図式的に示されている。これはドレーン−基板接合Ｄ
1 およびソース−基板接合Ｄ2 を示している。これらは
実質的に基板５６によって相互接続され、背中合わせ
（バックツーバック）の極性になっている。固有のドレ
ーン−基板容量Ｃ1 が接合Ｄ 1 の分路を形成し、上記の
基板−ソース接続６６が接合Ｄ2 の分路を形成する。Ｍ
ＯＳＦＥＴデバイスをカットオフモードで、すなわち零
または負のゲート電位で動作させると、唯一の動作する
ＰＮ接合Ｄ1 がドレーン電流の導通を阻止する。デバイ
スを伝導モードで、すなわち正のゲート電位で動作させ
たとき、介在する接合なしに介在するＮチャネルを通っ
てドレーンからソースに電流が流れる。
図３の導電性部材６６で示されるように、基板とソース
との間の伝導接続によりこの問題が解消される。これに
より、ソースと基板との間のＰＮ接合が事実上短絡され
る。ゲート電位が正電位から零電位または負電位にスイ
ッチングされたとき、Ｐ形領域およびソース基板接合の
あたりの短絡回路を通ってソースに流れるドレーン電流
によってドレーン・基板間コンデンサが充電される。ソ
ースと基板との間の接合に電流が注入されないので、前
に述べたトランジスタ動作が妨げられる。したがって、
通常のパワーＭＯＳＦＥＴデバイスは最小の電力消費で
素早くスイッチオフすることができる。ＭＯＳＦＥＴの
コンデンサ充電電流の流れおよび関連の構成要素が図３
に図式的に示されている。これはドレーン−基板接合Ｄ
1 およびソース−基板接合Ｄ2 を示している。これらは
実質的に基板５６によって相互接続され、背中合わせ
（バックツーバック）の極性になっている。固有のドレ
ーン−基板容量Ｃ1 が接合Ｄ 1 の分路を形成し、上記の
基板−ソース接続６６が接合Ｄ2 の分路を形成する。Ｍ
ＯＳＦＥＴデバイスをカットオフモードで、すなわち零
または負のゲート電位で動作させると、唯一の動作する
ＰＮ接合Ｄ1 がドレーン電流の導通を阻止する。デバイ
スを伝導モードで、すなわち正のゲート電位で動作させ
たとき、介在する接合なしに介在するＮチャネルを通っ
てドレーンからソースに電流が流れる。
【００２１】この型の通常のパワーＭＯＳＦＥＴデバイ
スは図１に示される直流負荷電流の転流としゃ断を行う
ための構成で、満足できる動作を行う。図３についての
上記の説明に基いて、図１の電界効果トランジスタ３０
の記号表現を図４に示すように描きなおすことができ
る。図４は従来通り三つの電極、ソース、ドレーン、お
よびゲートを示す。これは更にソースと基板との間の接
続を示す。基板を指す矢印はＰ形基板、したがって伝導
状態の間のＮチャネルをそなえたデバイスを表す。（Ｐ
チャネルＭＯＳＦＥＴデバイスは電圧および電流を適当
に逆転して使うこともできる。）ソースとドレーンとの
間に接続されるダイオードはデバイスの単一の動作する
接合、すなわち図３でＤ1 と表されたドレーンと基板と
の間のダイオード接合を表す。これは、ドレーンがソー
スに対して正であり、ゲート電圧が零または負であると
きに伝導を阻止する極性になっている。したがって、後
で説明するように、このようなＭＯＳＦＥＴデバイスは
印加電圧の一方向だけで電流を阻止することができる。
すなわち、非対称な阻止特性をそなえている。
スは図１に示される直流負荷電流の転流としゃ断を行う
ための構成で、満足できる動作を行う。図３についての
上記の説明に基いて、図１の電界効果トランジスタ３０
の記号表現を図４に示すように描きなおすことができ
る。図４は従来通り三つの電極、ソース、ドレーン、お
よびゲートを示す。これは更にソースと基板との間の接
続を示す。基板を指す矢印はＰ形基板、したがって伝導
状態の間のＮチャネルをそなえたデバイスを表す。（Ｐ
チャネルＭＯＳＦＥＴデバイスは電圧および電流を適当
に逆転して使うこともできる。）ソースとドレーンとの
間に接続されるダイオードはデバイスの単一の動作する
接合、すなわち図３でＤ1 と表されたドレーンと基板と
の間のダイオード接合を表す。これは、ドレーンがソー
スに対して正であり、ゲート電圧が零または負であると
きに伝導を阻止する極性になっている。したがって、後
で説明するように、このようなＭＯＳＦＥＴデバイスは
印加電圧の一方向だけで電流を阻止することができる。
すなわち、非対称な阻止特性をそなえている。
【００２２】今、図１の構成を使って交流の転流としゃ
断を行う、すなわち直流電源２４を交流電源に置き換え
るものとする。スイッチ２８が閉じた正規動作の間、Ｆ
ＥＴ３０のドレーンとソースの間に交流電位が印加され
る。制御回路３６が線３８を介してゲート４０に正電位
を印加している間、ＦＥＴ３０は完全な伝導状態とな
る。すなわち、ＦＥＴ３０は飽和モードになる。ソース
とドレーンとの間に印加される交流電位の両方の半サイ
クルの間、ＦＥＴ３０は正しく伝導状態となる。ＦＥＴ
３０はいずれの方向にも電流を通すことができる。すな
わち、ＦＥＴ３０は対称な伝導特性をそなえている。正
ゲート電圧が生じるＮチャネルのために、事実上ダイオ
ード接合がなく、したがって逆バイアスされた阻止接合
が存在しないからである。
断を行う、すなわち直流電源２４を交流電源に置き換え
るものとする。スイッチ２８が閉じた正規動作の間、Ｆ
ＥＴ３０のドレーンとソースの間に交流電位が印加され
る。制御回路３６が線３８を介してゲート４０に正電位
を印加している間、ＦＥＴ３０は完全な伝導状態とな
る。すなわち、ＦＥＴ３０は飽和モードになる。ソース
とドレーンとの間に印加される交流電位の両方の半サイ
クルの間、ＦＥＴ３０は正しく伝導状態となる。ＦＥＴ
３０はいずれの方向にも電流を通すことができる。すな
わち、ＦＥＴ３０は対称な伝導特性をそなえている。正
ゲート電圧が生じるＮチャネルのために、事実上ダイオ
ード接合がなく、したがって逆バイアスされた阻止接合
が存在しないからである。
【００２３】負荷電流しゃ断の前に、スイッチ２８およ
びＦＥＴ３０の主電極を含む第一の回路から転流回路５
４に負荷電流が転流される。転流は制御回路３６がゲー
ト４０の電位を正電位から零または負の電位にスイッチ
ングすることにより行われる。交流電源がソースに対し
て正の電圧をドレーンに印加する期間の間にこれが行わ
れると、前に述べたようにＦＥＴ３０が正しくカットオ
フされる。カットオフは主として、図３でＤ1 と表され
るドレーン−基板ダイオード接合の阻止動作によって生
じる。図４のＭＯＳＦＥＴデバイスの記号表現から、ソ
ースに対してドレーンが正であるとき、このダイオード
が逆バイアスされ、したがって阻止モードになることが
わかる。ＦＥＴ３０がカットオフして、負荷電流は転流
回路、すなわちしゃ断回路５４に転流される。電流が転
流されると、制御回路３６は接点ドライバ５０に電流パ
ルスを印加することによりスイッチ２８を開く。この過
程は極めて早い。これはマイクロ秒のオーダで、すなわ
ち交流電源が印加する交流電位の半サイクルの一部分の
時間内に行うことができる。しかし、負荷電流転流が命
令され、ＦＥＴ３０のドレーン３２の電位がソース３４
に対して負である期間の間にゲート電位が零または負の
電圧にスイッチングされた場合には、異なる状況が生じ
る。これは実質的に、図３の電圧源ＶDSの極性を逆にす
ることに相当する。このことから、また図４から明らか
なように、唯一の動作している接合であるドレーン−基
板接合がこのとき順方向バイアスされる。ＦＥＴを通る
電流の導通がダイオード接合によって終了しないので、
カットオフしない。したがって、ＦＥＴの両端間に充分
な電圧降下が生じることにより電流の転流が行われるこ
とはありそうもない。
びＦＥＴ３０の主電極を含む第一の回路から転流回路５
４に負荷電流が転流される。転流は制御回路３６がゲー
ト４０の電位を正電位から零または負の電位にスイッチ
ングすることにより行われる。交流電源がソースに対し
て正の電圧をドレーンに印加する期間の間にこれが行わ
れると、前に述べたようにＦＥＴ３０が正しくカットオ
フされる。カットオフは主として、図３でＤ1 と表され
るドレーン−基板ダイオード接合の阻止動作によって生
じる。図４のＭＯＳＦＥＴデバイスの記号表現から、ソ
ースに対してドレーンが正であるとき、このダイオード
が逆バイアスされ、したがって阻止モードになることが
わかる。ＦＥＴ３０がカットオフして、負荷電流は転流
回路、すなわちしゃ断回路５４に転流される。電流が転
流されると、制御回路３６は接点ドライバ５０に電流パ
ルスを印加することによりスイッチ２８を開く。この過
程は極めて早い。これはマイクロ秒のオーダで、すなわ
ち交流電源が印加する交流電位の半サイクルの一部分の
時間内に行うことができる。しかし、負荷電流転流が命
令され、ＦＥＴ３０のドレーン３２の電位がソース３４
に対して負である期間の間にゲート電位が零または負の
電圧にスイッチングされた場合には、異なる状況が生じ
る。これは実質的に、図３の電圧源ＶDSの極性を逆にす
ることに相当する。このことから、また図４から明らか
なように、唯一の動作している接合であるドレーン−基
板接合がこのとき順方向バイアスされる。ＦＥＴを通る
電流の導通がダイオード接合によって終了しないので、
カットオフしない。したがって、ＦＥＴの両端間に充分
な電圧降下が生じることにより電流の転流が行われるこ
とはありそうもない。
【００２４】考えられる一つの解答はドレーンがゲート
に対して正である交流電源の半サイクルの間だけ転流を
行えるように制御回路３６を変形することである。しか
し、このような構成は転流過程を過度に遅らせる恐れが
あるので、多数の用途で望ましくない。たとえば、短絡
障害の場合には、過負荷が検出されると直ちに転流とし
ゃ断を行うことにより、負荷電流がしゃ断の前に過大な
振幅に達しないようにしなければならない。
に対して正である交流電源の半サイクルの間だけ転流を
行えるように制御回路３６を変形することである。しか
し、このような構成は転流過程を過度に遅らせる恐れが
あるので、多数の用途で望ましくない。たとえば、短絡
障害の場合には、過負荷が検出されると直ちに転流とし
ゃ断を行うことにより、負荷電流がしゃ断の前に過大な
振幅に達しないようにしなければならない。
【００２５】図５は、電界効果トランジスタのドレーン
とソースとの間に印加される電圧の瞬時極性にかかわら
ず命令されたときはいつでも交流負荷電流の転流としゃ
断を行うための本発明の一実施例を示す。図５の回路は
大体図１の回路と同じであるが、次の点が相違してい
る。すなわち、直流電源２４の代わりに交流電源６８が
入力端子２０と２２との間に負荷２６と直列に接続され
ている。しかし、図５の回路は交流電位の代わりに直流
電源で動作させることもできる。第二の電界効果トラン
ジスタ７０は第一の電界効果トランジスタ３０と背中合
わせ、すなわち第一の電界効果トランジスタ３０と直列
に逆向きに接続される。したがって、そのソース７２は
ＦＥＴ３０のソース３４と接続され、そのドレーン７４
は出力端子２２に接続されている。ＦＥＴ７０のゲート
７６がＦＥＴ３０のゲート４０と並列に接続され、線３
８を介して制御回路３６の出力に接続される。相補的な
線、すなわち共通線７８が制御回路３６と電界効果トラ
ンジスタ３０および７０のソース電極３４および７２の
接続点８０との間に接続されている。電圧依存デバイ
ス、たとえばバリスタ４２が電界効果トランジスタの両
端間に、すなわちドレーン電極３２と端子２２との間に
接続されている。線８４を介して電流センサ８２を制御
回路３６の入力に接続することができる。この電流検知
構成は米国特許第４，７２３，１８７号に開示されてい
る。
とソースとの間に印加される電圧の瞬時極性にかかわら
ず命令されたときはいつでも交流負荷電流の転流としゃ
断を行うための本発明の一実施例を示す。図５の回路は
大体図１の回路と同じであるが、次の点が相違してい
る。すなわち、直流電源２４の代わりに交流電源６８が
入力端子２０と２２との間に負荷２６と直列に接続され
ている。しかし、図５の回路は交流電位の代わりに直流
電源で動作させることもできる。第二の電界効果トラン
ジスタ７０は第一の電界効果トランジスタ３０と背中合
わせ、すなわち第一の電界効果トランジスタ３０と直列
に逆向きに接続される。したがって、そのソース７２は
ＦＥＴ３０のソース３４と接続され、そのドレーン７４
は出力端子２２に接続されている。ＦＥＴ７０のゲート
７６がＦＥＴ３０のゲート４０と並列に接続され、線３
８を介して制御回路３６の出力に接続される。相補的な
線、すなわち共通線７８が制御回路３６と電界効果トラ
ンジスタ３０および７０のソース電極３４および７２の
接続点８０との間に接続されている。電圧依存デバイ
ス、たとえばバリスタ４２が電界効果トランジスタの両
端間に、すなわちドレーン電極３２と端子２２との間に
接続されている。線８４を介して電流センサ８２を制御
回路３６の入力に接続することができる。この電流検知
構成は米国特許第４，７２３，１８７号に開示されてい
る。
【００２６】閉じたスイッチ２８ならびに直列接続され
た電界効果トランジスタ３０および７０を含む第一の回
路を通って交流負荷電流が流れるが、所定の許容される
大きさを超えた場合にその負荷電流の流れをしゃ断すべ
きものと仮定して動作を説明する。正規状態で、制御回
路３６は線３８を介して正電圧を電界効果トランジスタ
３０および７０のベース電極４０および７６に印加し、
その結果両方のトランジスタが完全な伝導状態となる。
電流センサ８２は線電流の大きさを表す信号を制御回路
３６に供給する。線電流が所定の許容される大きさを超
えたとき、制御回路３６がベース電極に印加する電位が
正電位から零または負の電位に切り替わる。このように
して、バックツーバック接続された電界効果トランジス
タの中の一つの電界効果トランジスタがカットオフされ
る。このときデバイス３０のドレーン電極３２の電位が
端子２２に対して正であれば、デバイス３０はカットオ
フする。デバイス３０のドレーン電極３２の電位が負で
あれば、デバイス７０のドレーン電極７４の電位がデバ
イス７０のソース電極７２に対して正であるので、デバ
イス７０はカットオフする。このように、二つのＦＥＴ
デバイスをバックツーバックで接続することにより、そ
れらの主電極両端間の、たとえばドレーン電極３２と７
４の間の交流電位の瞬時極性にかかわらず二つのＦＥＴ
デバイスの中の一つのＦＥＴデバイスがカットオフす
る。
た電界効果トランジスタ３０および７０を含む第一の回
路を通って交流負荷電流が流れるが、所定の許容される
大きさを超えた場合にその負荷電流の流れをしゃ断すべ
きものと仮定して動作を説明する。正規状態で、制御回
路３６は線３８を介して正電圧を電界効果トランジスタ
３０および７０のベース電極４０および７６に印加し、
その結果両方のトランジスタが完全な伝導状態となる。
電流センサ８２は線電流の大きさを表す信号を制御回路
３６に供給する。線電流が所定の許容される大きさを超
えたとき、制御回路３６がベース電極に印加する電位が
正電位から零または負の電位に切り替わる。このように
して、バックツーバック接続された電界効果トランジス
タの中の一つの電界効果トランジスタがカットオフされ
る。このときデバイス３０のドレーン電極３２の電位が
端子２２に対して正であれば、デバイス３０はカットオ
フする。デバイス３０のドレーン電極３２の電位が負で
あれば、デバイス７０のドレーン電極７４の電位がデバ
イス７０のソース電極７２に対して正であるので、デバ
イス７０はカットオフする。このように、二つのＦＥＴ
デバイスをバックツーバックで接続することにより、そ
れらの主電極両端間の、たとえばドレーン電極３２と７
４の間の交流電位の瞬時極性にかかわらず二つのＦＥＴ
デバイスの中の一つのＦＥＴデバイスがカットオフす
る。
【００２７】電界効果トランジスタがカットオフする
と、前に述べたように動作が継続する。詳しく述べる
と、電界効果トランジスタ両端間の電圧により、転流回
路５４を通って電流転流が行われる。電流転流に続い
て、線５２で制御回路３６から接点ドライバ５０に供給
される電流パルスに応動してスイッチ２８が開く。図５
の回路は効果的に交流負荷電流とともに直流負荷電流の
転流としゃ断を行う。しかし、これには一つの不利な点
がある。二つの直列接続されたＦＥＴデバイスの直列オ
ン抵抗は実質的に単一のデバイスのオン抵抗の２倍であ
る。飽和状態で動作する二つのＦＥＴデバイスの電圧降
下は単一のバイポーラの通常のデバイスの電圧降下に近
づくか、またはそれを超えることすらある。したがっ
て、二つの直列接続されたＦＥＴデバイスを通って流れ
るとき、正規動作のもとで過大な電力が消費されること
がある。図６は電力消費を少なくする代替実施例を示
す。これは米国特許第４，６３６，９０７号に開示され
た構成を改良したものであり、電流転流のための固体ス
イッチング手段は正規状態で負荷電流を通す第一の回路
から変圧器結合されている。変圧器結合を追加した点を
除けば、図６の回路は図５の回路と同じである。詳しく
述べると、背中合わせに接続された電界効果トランジス
タ３０および７０は変圧器８６の二次巻線８８に接続さ
れたそれらのドレーン電極３２および７４をそなえてい
る。この変圧器の一次巻線９０は第一の回路のスイッチ
２８と直列に接続されている。したがって、一次巻線よ
り巻数の多い二次巻線８８が背中合わせに接続された電
界効果トランジスタと直列ループ回路で接続される。Ｆ
ＥＴの完全な伝導状態の間、変圧器の巻数比のため一次
巻線のインピーダンス、したがってその電力消費が非常
に小さい。背中合わせに接続されたＦＥＴデバイス３０
および７０は制御回路３６の制御下で双方向の導通と阻
止を行うことができる固体手段を構成する。説明したよ
うに、「双方向伝導」とはそれらの主電極間に印加され
る交流電圧の極性にかかわらず完全に伝導できるという
ことを意味する。「双方向阻止」とはこの交流電圧の極
性にかかわらず伝導状態を終了させ得るということを意
味する。米国特許第４，６３６，９０７号の変圧器結合
された実施例では、変圧器の二次巻線はブリッジ整流回
路およびダーリントンバイポーラトランジスタ対との直
列ループ回路で接続される。ダーリントンの伝導状態の
間、ブリッジの二つの接合およびダーリントンの接合を
直列に通って電流が流れる。したがって完全な伝導状態
では、少なくとも３個のダイオード接合電位の和に等し
い電圧降下がある。これにより、一次巻線の電力消費を
最小にするため変圧器の一次巻線と二次巻線との間に充
分な昇圧比が必要とされる。しかし、その比により二次
巻線両端間の電圧は相当大きくなるので、より高い電圧
阻止機能、したがってより高い接合電位降下をそなえた
固体デバイスを使用する必要がある。ダーリントン対が
固有の双方向伝導および阻止機能をそなえていないの
で、ブリッジ整流回路が使用される。図６の構成ではブ
リッジ整流回路が無くなっている。これにより、複数の
電力整流器を無くすことができるので、コストが節減さ
れる。これにより、直列接続されたＰＮ接合の数も少な
くなるので、飽和の間に回路の両端間に現れる電圧降下
が小さくなる。巻数比を小さくできるので、阻止定格の
小さい固体スイッチングデバイスを使用してもよい。
と、前に述べたように動作が継続する。詳しく述べる
と、電界効果トランジスタ両端間の電圧により、転流回
路５４を通って電流転流が行われる。電流転流に続い
て、線５２で制御回路３６から接点ドライバ５０に供給
される電流パルスに応動してスイッチ２８が開く。図５
の回路は効果的に交流負荷電流とともに直流負荷電流の
転流としゃ断を行う。しかし、これには一つの不利な点
がある。二つの直列接続されたＦＥＴデバイスの直列オ
ン抵抗は実質的に単一のデバイスのオン抵抗の２倍であ
る。飽和状態で動作する二つのＦＥＴデバイスの電圧降
下は単一のバイポーラの通常のデバイスの電圧降下に近
づくか、またはそれを超えることすらある。したがっ
て、二つの直列接続されたＦＥＴデバイスを通って流れ
るとき、正規動作のもとで過大な電力が消費されること
がある。図６は電力消費を少なくする代替実施例を示
す。これは米国特許第４，６３６，９０７号に開示され
た構成を改良したものであり、電流転流のための固体ス
イッチング手段は正規状態で負荷電流を通す第一の回路
から変圧器結合されている。変圧器結合を追加した点を
除けば、図６の回路は図５の回路と同じである。詳しく
述べると、背中合わせに接続された電界効果トランジス
タ３０および７０は変圧器８６の二次巻線８８に接続さ
れたそれらのドレーン電極３２および７４をそなえてい
る。この変圧器の一次巻線９０は第一の回路のスイッチ
２８と直列に接続されている。したがって、一次巻線よ
り巻数の多い二次巻線８８が背中合わせに接続された電
界効果トランジスタと直列ループ回路で接続される。Ｆ
ＥＴの完全な伝導状態の間、変圧器の巻数比のため一次
巻線のインピーダンス、したがってその電力消費が非常
に小さい。背中合わせに接続されたＦＥＴデバイス３０
および７０は制御回路３６の制御下で双方向の導通と阻
止を行うことができる固体手段を構成する。説明したよ
うに、「双方向伝導」とはそれらの主電極間に印加され
る交流電圧の極性にかかわらず完全に伝導できるという
ことを意味する。「双方向阻止」とはこの交流電圧の極
性にかかわらず伝導状態を終了させ得るということを意
味する。米国特許第４，６３６，９０７号の変圧器結合
された実施例では、変圧器の二次巻線はブリッジ整流回
路およびダーリントンバイポーラトランジスタ対との直
列ループ回路で接続される。ダーリントンの伝導状態の
間、ブリッジの二つの接合およびダーリントンの接合を
直列に通って電流が流れる。したがって完全な伝導状態
では、少なくとも３個のダイオード接合電位の和に等し
い電圧降下がある。これにより、一次巻線の電力消費を
最小にするため変圧器の一次巻線と二次巻線との間に充
分な昇圧比が必要とされる。しかし、その比により二次
巻線両端間の電圧は相当大きくなるので、より高い電圧
阻止機能、したがってより高い接合電位降下をそなえた
固体デバイスを使用する必要がある。ダーリントン対が
固有の双方向伝導および阻止機能をそなえていないの
で、ブリッジ整流回路が使用される。図６の構成ではブ
リッジ整流回路が無くなっている。これにより、複数の
電力整流器を無くすことができるので、コストが節減さ
れる。これにより、直列接続されたＰＮ接合の数も少な
くなるので、飽和の間に回路の両端間に現れる電圧降下
が小さくなる。巻数比を小さくできるので、阻止定格の
小さい固体スイッチングデバイスを使用してもよい。
【００２８】図７は交流または直流の負荷電流の転流と
しゃ断を行うための代替実施例を示す。この実施例の電
力消費は最小である。すなわち、図５の実施例の電力消
費に比べて大幅に小さい。また、図６の実施例で開示さ
れたような被制御インピーダンス回路の固体デバイスを
結合する変圧器も必要でない。図５および６の実施例の
ように、交流電源６８および負荷２６が端子２０と２２
との間に直列接続され、転流回路５４がこれらの端子の
間に接続される。端子２０および２２がそれぞれ線９４
および９６を介してスイッチおよび被制御インピーダン
ス回路網９２に接続される。被制御インピーダンス回路
網９２には二つの並列接続された枝路が含まれている。
各枝路には、スイッチおよび被制御インピーダンス回
路、すなわちＭＯＳＦＥＴデバイスおよび電流センサが
含まれている。線９４と９６との間に接続された第一の
枝路には、直列接続された第一のスイッチ２８および第
一の電界効果トランジスタ３０が含まれている。やはり
線９４と９６との間に接続された第二の枝路には、直列
接続された第二のスイッチ９８および第二の電界効果ト
ランジスタ１００が含まれている。これらの二つのトラ
ンジスタのドレーン電極およびソース電極は互いに逆に
なっている。第一のＭＯＳＦＥＴ３０のドレーン３２は
第一のスイッチ２８に接続され、そのソース３４は線９
６に接続されている。第二のＭＯＳＦＥＴ１００のソー
ス１０２は第二のスイッチ９８に接続され、そのドレー
ン１０４は線９６に接続されている。第一のスイッチの
橋絡接点４８は第一の接点ドライバ５０によって駆動さ
れ、第二のスイッチ９８の橋絡接点１０６は第二の接点
ドライバ１０８によって駆動される。制御回路１１０は
線１１２を介して電流センサ８２から入力を受ける。制
御回路１１０は出力線１１６、１１８、１２０および１
２２をそなえており、これらはそれぞれ第一のＭＯＳＦ
ＥＴ３０のゲート４０、接点ドライバ５０、第二のＭＯ
ＳＦＥＴ１００のゲート１１４、および接点ドライバ１
０８に接続されている。制御回路は線９６に接続された
共通線１２４もそなえている。電圧依存デバイス、たと
えばバリスタ１２６を第一のＭＯＳＦＥＴ３０と第一の
スイッチ２８との接続点から第二のＭＯＳＦＥＴ１００
と第二のスイッチ９８との接続点に接続することが好ま
しい。このようにしてデバイス１２６はＭＯＳＦＥＴデ
バイスの両端間に得られる最大電位をクランプする。
しゃ断を行うための代替実施例を示す。この実施例の電
力消費は最小である。すなわち、図５の実施例の電力消
費に比べて大幅に小さい。また、図６の実施例で開示さ
れたような被制御インピーダンス回路の固体デバイスを
結合する変圧器も必要でない。図５および６の実施例の
ように、交流電源６８および負荷２６が端子２０と２２
との間に直列接続され、転流回路５４がこれらの端子の
間に接続される。端子２０および２２がそれぞれ線９４
および９６を介してスイッチおよび被制御インピーダン
ス回路網９２に接続される。被制御インピーダンス回路
網９２には二つの並列接続された枝路が含まれている。
各枝路には、スイッチおよび被制御インピーダンス回
路、すなわちＭＯＳＦＥＴデバイスおよび電流センサが
含まれている。線９４と９６との間に接続された第一の
枝路には、直列接続された第一のスイッチ２８および第
一の電界効果トランジスタ３０が含まれている。やはり
線９４と９６との間に接続された第二の枝路には、直列
接続された第二のスイッチ９８および第二の電界効果ト
ランジスタ１００が含まれている。これらの二つのトラ
ンジスタのドレーン電極およびソース電極は互いに逆に
なっている。第一のＭＯＳＦＥＴ３０のドレーン３２は
第一のスイッチ２８に接続され、そのソース３４は線９
６に接続されている。第二のＭＯＳＦＥＴ１００のソー
ス１０２は第二のスイッチ９８に接続され、そのドレー
ン１０４は線９６に接続されている。第一のスイッチの
橋絡接点４８は第一の接点ドライバ５０によって駆動さ
れ、第二のスイッチ９８の橋絡接点１０６は第二の接点
ドライバ１０８によって駆動される。制御回路１１０は
線１１２を介して電流センサ８２から入力を受ける。制
御回路１１０は出力線１１６、１１８、１２０および１
２２をそなえており、これらはそれぞれ第一のＭＯＳＦ
ＥＴ３０のゲート４０、接点ドライバ５０、第二のＭＯ
ＳＦＥＴ１００のゲート１１４、および接点ドライバ１
０８に接続されている。制御回路は線９６に接続された
共通線１２４もそなえている。電圧依存デバイス、たと
えばバリスタ１２６を第一のＭＯＳＦＥＴ３０と第一の
スイッチ２８との接続点から第二のＭＯＳＦＥＴ１００
と第二のスイッチ９８との接続点に接続することが好ま
しい。このようにしてデバイス１２６はＭＯＳＦＥＴデ
バイスの両端間に得られる最大電位をクランプする。
【００２９】交流負荷電流が最初、両方の枝路を通って
流れると仮定して動作の説明を行う。スイッチ２８およ
び９８は共に閉じている。線１１６および１２０を介し
て制御回路が両方のＭＯＳＦＥＴデバイス３０および１
００のゲート電極４０および１１４に印加する正電位の
ため、ＭＯＳＦＥＴデバイス３０および１００は完全
な、すなわち飽和伝導状態になる。デバイス３０および
１００はそれぞれ、たとえば０．０１ボルトのオーダの
最小電位降下を持つ。これらの条件のもとで、最小電力
消費となる。並列に伝導する２個のデバイス３０および
１００の合計オン抵抗は単一のデバイスのオン抵抗の半
分に過ぎず、直列に接続された二つのデバイスのオン抵
抗の１／４に過ぎない。したがって、図７の回路の電力
消費は大幅に小さく、たとえば図５の回路の電力消費の
１／４である。しかし次の理由により、図７の構成はよ
り複雑な制御構成を必要とする。前に説明した実施例で
は、単に一つ以上のＭＯＳＦＥＴデバイスのゲート回路
に零または負の電位を印加することにより電流転流が行
われて、ドレーンからソースへの伝導がカットオフされ
る。しかし図７の回路では、実質的に並列接続された二
つの逆極性のＭＯＳＦＥＴデバイス３０および１００を
通って電流が流れる。これらのデバイスは非対称な阻止
特性をそなえているので、それらをこのようにして同時
にカットオフさせることはできない。たとえば、交流電
源の瞬時極性が端子２０で負で、端子２２で正であり、
電流が端子２２から端子２０に流れているときに転流が
命令されたものと仮定する。このとき、ＭＯＳＦＥＴ３
０の固有の接合ダイオードは順方向の極性になってい
る。すなわち、電流伝導の方向の極性になっている。こ
のときデバイス３０のゲート４０を正電位から零電位ま
たは負電位にスイッチングすると、デバイス３０は阻止
されない。すなわち、その電流の流れがカットオフされ
ない。
流れると仮定して動作の説明を行う。スイッチ２８およ
び９８は共に閉じている。線１１６および１２０を介し
て制御回路が両方のＭＯＳＦＥＴデバイス３０および１
００のゲート電極４０および１１４に印加する正電位の
ため、ＭＯＳＦＥＴデバイス３０および１００は完全
な、すなわち飽和伝導状態になる。デバイス３０および
１００はそれぞれ、たとえば０．０１ボルトのオーダの
最小電位降下を持つ。これらの条件のもとで、最小電力
消費となる。並列に伝導する２個のデバイス３０および
１００の合計オン抵抗は単一のデバイスのオン抵抗の半
分に過ぎず、直列に接続された二つのデバイスのオン抵
抗の１／４に過ぎない。したがって、図７の回路の電力
消費は大幅に小さく、たとえば図５の回路の電力消費の
１／４である。しかし次の理由により、図７の構成はよ
り複雑な制御構成を必要とする。前に説明した実施例で
は、単に一つ以上のＭＯＳＦＥＴデバイスのゲート回路
に零または負の電位を印加することにより電流転流が行
われて、ドレーンからソースへの伝導がカットオフされ
る。しかし図７の回路では、実質的に並列接続された二
つの逆極性のＭＯＳＦＥＴデバイス３０および１００を
通って電流が流れる。これらのデバイスは非対称な阻止
特性をそなえているので、それらをこのようにして同時
にカットオフさせることはできない。たとえば、交流電
源の瞬時極性が端子２０で負で、端子２２で正であり、
電流が端子２２から端子２０に流れているときに転流が
命令されたものと仮定する。このとき、ＭＯＳＦＥＴ３
０の固有の接合ダイオードは順方向の極性になってい
る。すなわち、電流伝導の方向の極性になっている。こ
のときデバイス３０のゲート４０を正電位から零電位ま
たは負電位にスイッチングすると、デバイス３０は阻止
されない。すなわち、その電流の流れがカットオフされ
ない。
【００３０】次に、電流の転流としゃ断がどのように行
われるかを説明する。線１１２を介して、電流センサ８
２が交流負荷電流を表す信号を制御回路１１０に印加す
る。このようにして制御回路は、交流負荷電流がその最
大許容値をいつ超えたかということ、およびこのような
ときの電流の瞬時方向も識別する。これにより制御回路
はまず、固有ダイオード接合がこのとき順方向の極性に
なっているＭＯＳＦＥＴデバイスのゲート電位のスイッ
チングを行う。負荷電流が端子２２から端子２０に流れ
るときにこれが行われると仮定すれば、ＭＯＳＦＥＴ１
００ではなくてＭＯＳＦＥＴ３０の固有ダイオード接合
が順方向の極性になっている。したがって、制御回路１
１０は線１１６の電位、したがってデバイス３０のゲー
ト４０を正電位から零電位または負電位にスイッチング
する。このとき、デバイス３０の負荷電流はデバイスの
固有接合ダイオードを通って流れる。デバイス両端間の
電位降下は固有ダイオード接合両端間の電位降下まで増
大し、これは０．８ボルトのオーダになることがある。
他方のＭＯＳＦＥＴデバイス１００はまだ完全伝導状態
すなわち飽和伝導状態にある。このとき他方のＭＯＳＦ
ＥＴデバイス１００は固有接合ダイオードを持っていな
いので、その電位降下は低く、たとえば０．０１ボルト
である。このとき、デバイス３０両端間の電位降下はデ
バイス１００両端間の電位降下に比べて大幅に大きい。
したがって、第一の枝路両端間の電圧降下は第二の枝路
両端間の電圧降下に比べて大きい。これにより、第一の
枝路を通って流れる負荷電流が第二の枝路に転流され
る。このとき、負荷電流の殆どすべて、あるいは少なく
とも大部分が第二の枝路を通って流れる。この大きな転
流が生じる理由は、負荷電流転流のパーセントがそれぞ
れのＭＯＳＦＥＴデバイス両端間の電位降下の比に対数
的に逆比例するからである。
われるかを説明する。線１１２を介して、電流センサ８
２が交流負荷電流を表す信号を制御回路１１０に印加す
る。このようにして制御回路は、交流負荷電流がその最
大許容値をいつ超えたかということ、およびこのような
ときの電流の瞬時方向も識別する。これにより制御回路
はまず、固有ダイオード接合がこのとき順方向の極性に
なっているＭＯＳＦＥＴデバイスのゲート電位のスイッ
チングを行う。負荷電流が端子２２から端子２０に流れ
るときにこれが行われると仮定すれば、ＭＯＳＦＥＴ１
００ではなくてＭＯＳＦＥＴ３０の固有ダイオード接合
が順方向の極性になっている。したがって、制御回路１
１０は線１１６の電位、したがってデバイス３０のゲー
ト４０を正電位から零電位または負電位にスイッチング
する。このとき、デバイス３０の負荷電流はデバイスの
固有接合ダイオードを通って流れる。デバイス両端間の
電位降下は固有ダイオード接合両端間の電位降下まで増
大し、これは０．８ボルトのオーダになることがある。
他方のＭＯＳＦＥＴデバイス１００はまだ完全伝導状態
すなわち飽和伝導状態にある。このとき他方のＭＯＳＦ
ＥＴデバイス１００は固有接合ダイオードを持っていな
いので、その電位降下は低く、たとえば０．０１ボルト
である。このとき、デバイス３０両端間の電位降下はデ
バイス１００両端間の電位降下に比べて大幅に大きい。
したがって、第一の枝路両端間の電圧降下は第二の枝路
両端間の電圧降下に比べて大きい。これにより、第一の
枝路を通って流れる負荷電流が第二の枝路に転流され
る。このとき、負荷電流の殆どすべて、あるいは少なく
とも大部分が第二の枝路を通って流れる。この大きな転
流が生じる理由は、負荷電流転流のパーセントがそれぞ
れのＭＯＳＦＥＴデバイス両端間の電位降下の比に対数
的に逆比例するからである。
【００３１】第一の枝路から第二の枝路へ負荷電流が転
流される際、制御回路１１０は実質的に零電流状態のも
とで第一の枝路のスイッチ２８を開く。詳しく述べる
と、制御回路１１０は線１１８で接点ドライバ５０に電
流パルスを供給する。これにより、接点ドライバ５０は
橋絡接点４８を開く。次に、制御回路１１０はＦＥＴデ
バイス１００をターンオフさせる。詳しく述べると、制
御回路１１０は線１２０の電位、したがってゲート１１
４の電位を正電位から零電位または負電位にスイッチン
グする。このときデバイス１００の固有接合ダイオード
が逆極性になっているので、これによりデバイス１００
の伝導がカットオフされる。（デバイス１２６はデバイ
ス１００両端間の電位を所定の許容値に制限する。）こ
れにより、第二の枝路の負荷電流が転流回路５４に転流
される。
流される際、制御回路１１０は実質的に零電流状態のも
とで第一の枝路のスイッチ２８を開く。詳しく述べる
と、制御回路１１０は線１１８で接点ドライバ５０に電
流パルスを供給する。これにより、接点ドライバ５０は
橋絡接点４８を開く。次に、制御回路１１０はＦＥＴデ
バイス１００をターンオフさせる。詳しく述べると、制
御回路１１０は線１２０の電位、したがってゲート１１
４の電位を正電位から零電位または負電位にスイッチン
グする。このときデバイス１００の固有接合ダイオード
が逆極性になっているので、これによりデバイス１００
の伝導がカットオフされる。（デバイス１２６はデバイ
ス１００両端間の電位を所定の許容値に制限する。）こ
れにより、第二の枝路の負荷電流が転流回路５４に転流
される。
【００３２】最後に、負荷電流が転流回路５４に転流ら
れたとき、ほぼ零電流状態のもとで制御回路１１０はス
イッチ９８を開く。詳しく述べると、線１２２を介して
接点ドライバ１０８に電流パルスが供給される。図８は
電流センサ８２ならびに出力線１１６、１１８、１２０
および１２２を含む制御回路１１０の一実施例の簡略化
されたブロック図を示す。これは継続的に負荷電流の大
きさと方向を検出する。負荷電流が所定の最大許容値を
超えると、上記の電流の転流の動作を遂行するために必
要な制御信号を制御回路が供給する。制御信号は所定の
順序をそなえている。第一に、それの固有ダイオードが
そのとき順方向極性になっているＦＥＴがターンオフさ
れる、すなわちそれのゲート電位が零または負の値にス
イッチングされる。これにより、それの負荷電流が他方
の並列枝路に転移される。第二に、制御回路から与えら
れる電流パルス信号に応動して、そのＦＥＴと結合され
たスイッチが開かれる。第三に、他方の枝路のＦＥＴを
ターンオフすることにより、負荷電流が転流回路に転流
される。第四に、このＦＥＴと結合されたスイッチは制
御回路から与えられる電流パルス信号に応動して開かれ
る。これらの動作は正しい順序だけでなく、適当な間隔
でも遂行されなければならない。図８の実施例では、こ
れらの動作は所定の時間間隔で逐次遂行される。制御回
路がスイッチの接点ドライバに印加する電流パルスの時
間生起は電流パルスの印加とそれに続くスイッチの開放
との間に経過する時間を反映しなければならない。本発
明者が以前、たとえば、米国特許第４，６４４，３０９
号で提案した型のスイッチは非常に早く開く。それらは
電流パルスの印加から２ミリ秒から３ミリ秒以内に開
く。したがってこの実施例では、スイッチを開くための
電流パルスは、それと結合されたＦＥＴデバイスがター
ンオフされた後間もなく生じる。しかし場合によって
は、電流パルスをもっと早く供給することが望ましいこ
とがある。たとえば、電流パルスはＦＥＴデバイスのタ
ーンオンと同時に印加されるかも知れない。場合によっ
ては、たとえば遅いスイッチを使っているときなど、Ｆ
ＥＴデバイスがターンオフされる前に電流パルスが印加
されることさえある。これは図５−７の実施例を含む種
々の実施例に当てはまる。
れたとき、ほぼ零電流状態のもとで制御回路１１０はス
イッチ９８を開く。詳しく述べると、線１２２を介して
接点ドライバ１０８に電流パルスが供給される。図８は
電流センサ８２ならびに出力線１１６、１１８、１２０
および１２２を含む制御回路１１０の一実施例の簡略化
されたブロック図を示す。これは継続的に負荷電流の大
きさと方向を検出する。負荷電流が所定の最大許容値を
超えると、上記の電流の転流の動作を遂行するために必
要な制御信号を制御回路が供給する。制御信号は所定の
順序をそなえている。第一に、それの固有ダイオードが
そのとき順方向極性になっているＦＥＴがターンオフさ
れる、すなわちそれのゲート電位が零または負の値にス
イッチングされる。これにより、それの負荷電流が他方
の並列枝路に転移される。第二に、制御回路から与えら
れる電流パルス信号に応動して、そのＦＥＴと結合され
たスイッチが開かれる。第三に、他方の枝路のＦＥＴを
ターンオフすることにより、負荷電流が転流回路に転流
される。第四に、このＦＥＴと結合されたスイッチは制
御回路から与えられる電流パルス信号に応動して開かれ
る。これらの動作は正しい順序だけでなく、適当な間隔
でも遂行されなければならない。図８の実施例では、こ
れらの動作は所定の時間間隔で逐次遂行される。制御回
路がスイッチの接点ドライバに印加する電流パルスの時
間生起は電流パルスの印加とそれに続くスイッチの開放
との間に経過する時間を反映しなければならない。本発
明者が以前、たとえば、米国特許第４，６４４，３０９
号で提案した型のスイッチは非常に早く開く。それらは
電流パルスの印加から２ミリ秒から３ミリ秒以内に開
く。したがってこの実施例では、スイッチを開くための
電流パルスは、それと結合されたＦＥＴデバイスがター
ンオフされた後間もなく生じる。しかし場合によって
は、電流パルスをもっと早く供給することが望ましいこ
とがある。たとえば、電流パルスはＦＥＴデバイスのタ
ーンオンと同時に印加されるかも知れない。場合によっ
ては、たとえば遅いスイッチを使っているときなど、Ｆ
ＥＴデバイスがターンオフされる前に電流パルスが印加
されることさえある。これは図５−７の実施例を含む種
々の実施例に当てはまる。
【００３３】制御信号が発生する特定の順序は転流およ
びしゃ断が開始されたときの負荷電流の瞬時方向で決ま
る。詳しく述べると、これは二つのＦＥＴデバイスのど
ちらがそのとき順方向バイアスされた固有ダイオードを
そなえているかによって決まる。これが第一の枝路のＦ
ＥＴであれば、制御信号は最初にそのＦＥＴに印加さ
れ、第一の枝路のスイッチに、続いて第二の枝路のＦＥ
Ｔに、そして第二の枝路のスイッチに印加される。図８
の制御回路１１０には、第一の枝路のＦＥＴが順方向極
性のその固有のダイオードをそなえている場合に適当な
タイミングの制御信号を供給するためのデバイスの第一
のチェーンが含まれている。この第一のチェーンで作成
される制御信号は第一の枝路のＦＥＴ３０およびスイッ
チ２８を順次制御し、続いて第二の枝路のＦＥＴ１００
およびスイッチ９８を制御する。しかし、第二の枝路の
ＦＥＴが転流としゃ断の際、順方向極性の固有ダイオー
ドをそなえている場合には、制御信号がまず第二の枝路
のＦＥＴおよびスイッチに、続いて第一の枝路のＦＥＴ
およびスイッチに印加される。したがって、図８の制御
回路１１０には、これらの制御信号を供給するためのデ
バイスの第二のチェーンが含まれている。第二のチェー
ンのこれらの適当にタイミングをとった信号が第二の枝
路のＦＥＴ１００およびスイッチ９８を順次制御し、続
いて第一の枝路のＦＥＴ３０およびスイッチ９８を制御
する。
びしゃ断が開始されたときの負荷電流の瞬時方向で決ま
る。詳しく述べると、これは二つのＦＥＴデバイスのど
ちらがそのとき順方向バイアスされた固有ダイオードを
そなえているかによって決まる。これが第一の枝路のＦ
ＥＴであれば、制御信号は最初にそのＦＥＴに印加さ
れ、第一の枝路のスイッチに、続いて第二の枝路のＦＥ
Ｔに、そして第二の枝路のスイッチに印加される。図８
の制御回路１１０には、第一の枝路のＦＥＴが順方向極
性のその固有のダイオードをそなえている場合に適当な
タイミングの制御信号を供給するためのデバイスの第一
のチェーンが含まれている。この第一のチェーンで作成
される制御信号は第一の枝路のＦＥＴ３０およびスイッ
チ２８を順次制御し、続いて第二の枝路のＦＥＴ１００
およびスイッチ９８を制御する。しかし、第二の枝路の
ＦＥＴが転流としゃ断の際、順方向極性の固有ダイオー
ドをそなえている場合には、制御信号がまず第二の枝路
のＦＥＴおよびスイッチに、続いて第一の枝路のＦＥＴ
およびスイッチに印加される。したがって、図８の制御
回路１１０には、これらの制御信号を供給するためのデ
バイスの第二のチェーンが含まれている。第二のチェー
ンのこれらの適当にタイミングをとった信号が第二の枝
路のＦＥＴ１００およびスイッチ９８を順次制御し、続
いて第一の枝路のＦＥＴ３０およびスイッチ９８を制御
する。
【００３４】図８を参照して、この実施例を説明する。
電流センサ８２には、負荷電流線９４のまわりの二次巻
線が含まれている。これは変流器を構成し、その出力は
線１１２’および１１２”を介して、破線で表される制
御回路１１０に結合されている。続いて説明する構成要
素はすべて制御回路１１０の中にある。線１１２’およ
び１１２”はダイオードＤ1 、負担抵抗１２８、および
ダイオードＤ2 を含む第一の直列ループ内に接続されて
いる。端子２２から端子２０に向かう方向の負荷電流の
流れ（図７）が抵抗１２８両端間に電圧を生じるよう
に、ダイオードは単方向伝導の極性になっている。した
がって、ＦＥＴ３０の固有ダイオードが順方向の極性に
なっているときはいつでも、この電圧が現れる。抵抗１
２８の出力が線１３２を介してデバイス１３０に印加さ
れる。デバイス１３０は電流しゃ断をあやまって開始す
る恐れのあるスプリアス過渡現象を除去するために必要
な半波信号のフィルタリングを行う。デバイス１３０の
出力は比較器１３４の第一の入力１３６に印加される。
直流基準電圧源ＶREF が比較器の第二の入力１３８に印
加される。基準電位は負荷電流の最大許容値に等しい値
に調整される。負荷電流がこの最大値を超えた場合、す
なわち第一の入力１３６の信号の大きさが第二の入力１
３８の基準電位を超えた場合、比較器出力１４０が第一
の値、たとえば負の飽和限界から第二の値、たとえば正
の飽和限界にスイッチングする。この遷移により、負荷
電流を第一の枝路から第二の枝路に転移し、負荷電流を
転流回路に転流し、スイッチを開く制御信号が開始され
る。
電流センサ８２には、負荷電流線９４のまわりの二次巻
線が含まれている。これは変流器を構成し、その出力は
線１１２’および１１２”を介して、破線で表される制
御回路１１０に結合されている。続いて説明する構成要
素はすべて制御回路１１０の中にある。線１１２’およ
び１１２”はダイオードＤ1 、負担抵抗１２８、および
ダイオードＤ2 を含む第一の直列ループ内に接続されて
いる。端子２２から端子２０に向かう方向の負荷電流の
流れ（図７）が抵抗１２８両端間に電圧を生じるよう
に、ダイオードは単方向伝導の極性になっている。した
がって、ＦＥＴ３０の固有ダイオードが順方向の極性に
なっているときはいつでも、この電圧が現れる。抵抗１
２８の出力が線１３２を介してデバイス１３０に印加さ
れる。デバイス１３０は電流しゃ断をあやまって開始す
る恐れのあるスプリアス過渡現象を除去するために必要
な半波信号のフィルタリングを行う。デバイス１３０の
出力は比較器１３４の第一の入力１３６に印加される。
直流基準電圧源ＶREF が比較器の第二の入力１３８に印
加される。基準電位は負荷電流の最大許容値に等しい値
に調整される。負荷電流がこの最大値を超えた場合、す
なわち第一の入力１３６の信号の大きさが第二の入力１
３８の基準電位を超えた場合、比較器出力１４０が第一
の値、たとえば負の飽和限界から第二の値、たとえば正
の飽和限界にスイッチングする。この遷移により、負荷
電流を第一の枝路から第二の枝路に転移し、負荷電流を
転流回路に転流し、スイッチを開く制御信号が開始され
る。
【００３５】比較器の出力１４０は信号整形回路ＦＥＴ
1 に印加される。比較器出力の遷移に応動して、信号整
形回路ＦＥＴ1 は適当な休止出力レベル、たとえば零ボ
ルト、および適当に整形されたトリガ信号、たとえば正
のパルスを供給する。回路ＦＥＴ1 の出力は第一のＯＲ
（オア）ゲート１４２の一方の入力および時間遅延回路
ＳＷ1 の入力に供給される。それの入力の中の少なくと
も一つの入力のパルスに応動して、ＯＲゲートは出力パ
ルスをパルス整形回路１４４に供給する。回路１４４の
出力が線１１６を介して第一の枝路のＭＯＳＦＥＴ３０
のゲート４０に結合されている。正規状態で、回路１４
４はゲート４０に正の電圧を供給することにより、ＭＯ
ＳＦＥＴ３０の伝導を維持する。しかし、比較器出力の
遷移に応動して、その出力は充分な期間の間、零電位ま
たは負電位にスイッチングされて、負荷電流が第一の枝
路から第二の枝路に転移される。時間遅延回路ＳＷ1 は
休止レベル出力、たとえば零レベル出力を供給するが、
デバイスＦＥＴ1 からその入力に供給されるパルスの生
起から所定の時間後にパルス出力を発生する。ＳＷ 1 の
出力パルスはＯＲゲート１４６の一方の入力および時間
遅延デバイスＦＥＴ 2 に供給される。入力に印加される
パルスに応動して、ＯＲゲート１４６は電流パルス発生
器１４８に出力パルスを供給する。デバイス１４８は線
１１８を介して接点ドライバ５０に供給することによ
り、第一の枝路回路のスイッチ２８を開く。
1 に印加される。比較器出力の遷移に応動して、信号整
形回路ＦＥＴ1 は適当な休止出力レベル、たとえば零ボ
ルト、および適当に整形されたトリガ信号、たとえば正
のパルスを供給する。回路ＦＥＴ1 の出力は第一のＯＲ
（オア）ゲート１４２の一方の入力および時間遅延回路
ＳＷ1 の入力に供給される。それの入力の中の少なくと
も一つの入力のパルスに応動して、ＯＲゲートは出力パ
ルスをパルス整形回路１４４に供給する。回路１４４の
出力が線１１６を介して第一の枝路のＭＯＳＦＥＴ３０
のゲート４０に結合されている。正規状態で、回路１４
４はゲート４０に正の電圧を供給することにより、ＭＯ
ＳＦＥＴ３０の伝導を維持する。しかし、比較器出力の
遷移に応動して、その出力は充分な期間の間、零電位ま
たは負電位にスイッチングされて、負荷電流が第一の枝
路から第二の枝路に転移される。時間遅延回路ＳＷ1 は
休止レベル出力、たとえば零レベル出力を供給するが、
デバイスＦＥＴ1 からその入力に供給されるパルスの生
起から所定の時間後にパルス出力を発生する。ＳＷ 1 の
出力パルスはＯＲゲート１４６の一方の入力および時間
遅延デバイスＦＥＴ 2 に供給される。入力に印加される
パルスに応動して、ＯＲゲート１４６は電流パルス発生
器１４８に出力パルスを供給する。デバイス１４８は線
１１８を介して接点ドライバ５０に供給することによ
り、第一の枝路回路のスイッチ２８を開く。
【００３６】時間遅延デバイスＦＥＴ2 も休止出力、た
とえば零レベル出力をそなえており、デバイスＳＷ1 が
入力に供給するパルスの生起から所定の時間後にパルス
出力を発生する。ＦＥＴ2 の出力パルスは第三のＯＲゲ
ート１５０の一方の入力およびデバイスＳＷ2 の入力に
供給される。ＯＲゲート１５０の対応する出力はパルス
整形回路１５２に供給される。パルス整形回路１５２は
パルス整形回路１４４と同じ型になっている。線１２０
を介してＭＯＳＦＥＴ１００のゲート１１４に接続され
た、回路１５２の出力はデバイスＦＥＴ2 の出力パルス
に応動して正電位から零電位または負電位にスイッチン
グする。これにより、負荷電流が第二の枝路から転流回
路５４に転流される。
とえば零レベル出力をそなえており、デバイスＳＷ1 が
入力に供給するパルスの生起から所定の時間後にパルス
出力を発生する。ＦＥＴ2 の出力パルスは第三のＯＲゲ
ート１５０の一方の入力およびデバイスＳＷ2 の入力に
供給される。ＯＲゲート１５０の対応する出力はパルス
整形回路１５２に供給される。パルス整形回路１５２は
パルス整形回路１４４と同じ型になっている。線１２０
を介してＭＯＳＦＥＴ１００のゲート１１４に接続され
た、回路１５２の出力はデバイスＦＥＴ2 の出力パルス
に応動して正電位から零電位または負電位にスイッチン
グする。これにより、負荷電流が第二の枝路から転流回
路５４に転流される。
【００３７】最後に、型および機能がデバイスＳＷ1 と
同じであるデバイスＳＷ2 は第四のＯＲゲート１５４の
一方の入力にパルス出力を供給する。デバイスＳＷ2 の
入力に印加されたパルスから所定の時間後に生じるこの
ＯＲゲートの出力パルスがパルス発生器１５６に印加さ
れる。デバイス１５６は線１２２を介して接点ドライバ
１０８に電流パルスを供給することにより第二の枝路回
路のスイッチ９８を開く。
同じであるデバイスＳＷ2 は第四のＯＲゲート１５４の
一方の入力にパルス出力を供給する。デバイスＳＷ2 の
入力に印加されたパルスから所定の時間後に生じるこの
ＯＲゲートの出力パルスがパルス発生器１５６に印加さ
れる。デバイス１５６は線１２２を介して接点ドライバ
１０８に電流パルスを供給することにより第二の枝路回
路のスイッチ９８を開く。
【００３８】制御回路の上記部分は、第一の所定の方向
に、すなわち端子２２から端子２０に交流負荷電流が流
れる期間の間に検知される過負荷電流に応動して負荷電
流の転流としゃ断を行うための制御信号を供給する。付
加的な同等の構成が、交流負荷電流が逆方向に、すなわ
ち端子２０から２２に流れる期間の間にこの機能を遂行
する。制御回路入力線１１２’および１１２”はダイオ
ードＤ3 、負担抵抗１５８、およびダイオードＤ4 を含
む第二の直列ループで接続される。これらのダイオード
は単方向伝導の極性になっているので、端子２０から端
子２２に向かう方向の負荷電流の流れが抵抗１５８の両
端間に電圧を生じる。したがって、第二の枝路のＦＥＴ
１００の固有ダイオードが順方向の極性になっていると
きはいつでも、この電圧が現れる。抵抗１５８の出力は
フィルタデバイス１６０を介して比較器１６２の第一の
入力１６４に印加される。デバイス１６０はデバイス１
３０に相当し、デバイス１３０のフィルタリング機能を
遂行する。直流基準電位Ｖ REF が比較器１６２の第二の
入力１６６に印加される。負荷電流が負荷電流の最大許
容値を超えると、比較器１６２の出力が前記のようにし
てスイッチングする。この遷移により、第二の枝路から
第一の枝路への負荷電流の転流、転流回路への負荷電流
の転流、およびスイッチの開放を行う制御信号が開始さ
れる。
に、すなわち端子２２から端子２０に交流負荷電流が流
れる期間の間に検知される過負荷電流に応動して負荷電
流の転流としゃ断を行うための制御信号を供給する。付
加的な同等の構成が、交流負荷電流が逆方向に、すなわ
ち端子２０から２２に流れる期間の間にこの機能を遂行
する。制御回路入力線１１２’および１１２”はダイオ
ードＤ3 、負担抵抗１５８、およびダイオードＤ4 を含
む第二の直列ループで接続される。これらのダイオード
は単方向伝導の極性になっているので、端子２０から端
子２２に向かう方向の負荷電流の流れが抵抗１５８の両
端間に電圧を生じる。したがって、第二の枝路のＦＥＴ
１００の固有ダイオードが順方向の極性になっていると
きはいつでも、この電圧が現れる。抵抗１５８の出力は
フィルタデバイス１６０を介して比較器１６２の第一の
入力１６４に印加される。デバイス１６０はデバイス１
３０に相当し、デバイス１３０のフィルタリング機能を
遂行する。直流基準電位Ｖ REF が比較器１６２の第二の
入力１６６に印加される。負荷電流が負荷電流の最大許
容値を超えると、比較器１６２の出力が前記のようにし
てスイッチングする。この遷移により、第二の枝路から
第一の枝路への負荷電流の転流、転流回路への負荷電流
の転流、およびスイッチの開放を行う制御信号が開始さ
れる。
【００３９】比較器１６２の出力は前に述べた第一のチ
ェーンのデバイスに対応する第二のチェーンのデバイス
に順次印加される。したがって、比較器出力は回路ＦＥ
Ｔ1 に対応するパルス整形回路ＦＥＴ2Aの入力に接続さ
れる。ＦＥＴ2Aの出力は時間遅延デバイスＳＷ2A、ＦＥ
Ｔ1A、およびＳＷ1Aに縦続接続される。これらの各々は
第一のチェーンの対になるものに対応する。すなわち、
ＳＷ2AはＳＷ1 、ＦＥＴ1AはＦＥＴ2 に、そしてＳＷ1A
はＳＷ2 に対応する。この第二のチェーンの動作は制御
信号の順序を除けば第一のチェーンの動作と合致する。
第一のチェーンは第二の枝路に対する制御信号の前に第
一の枝路に対する制御信号をＦＥＴ1 、ＳＷ1 、ＦＥＴ
2 、ＳＷ2 の順序で発生する。第二のチェーンは第一の
枝路に対する制御信号の前に第二の枝路に対する制御信
号をＦＥＴ2A、ＳＷ2A、ＦＥＴ1A、ＳＷ1Aの順序で発生
する。第二のチェーンのデバイスの出力は、パルス整形
回路およびパルス発生回路ならびに制御線の冗長性を避
けるように、前に述べたＯＲゲートの第二の入力に供給
される。このようにして、第一または第二のチェーンが
印加するパルスは適正な制御信号を発生する。勿論、第
二のチェーンのデバイスの出力は適当な制御信号を開始
するＯＲゲートの入力に接続されている。詳しく述べる
と、デバイスの出力は次のようにＯＲゲートの第二の入
力に接続されている。すなわち、ＦＥＴ2AはＯＲゲート
１５０に、ＳＷ2AはＯＲゲート１５４に、ＦＥＴ1AはＯ
Ｒゲート１４２に、ＳＷ1AはＯＲゲート１４６に接続さ
れている。
ェーンのデバイスに対応する第二のチェーンのデバイス
に順次印加される。したがって、比較器出力は回路ＦＥ
Ｔ1 に対応するパルス整形回路ＦＥＴ2Aの入力に接続さ
れる。ＦＥＴ2Aの出力は時間遅延デバイスＳＷ2A、ＦＥ
Ｔ1A、およびＳＷ1Aに縦続接続される。これらの各々は
第一のチェーンの対になるものに対応する。すなわち、
ＳＷ2AはＳＷ1 、ＦＥＴ1AはＦＥＴ2 に、そしてＳＷ1A
はＳＷ2 に対応する。この第二のチェーンの動作は制御
信号の順序を除けば第一のチェーンの動作と合致する。
第一のチェーンは第二の枝路に対する制御信号の前に第
一の枝路に対する制御信号をＦＥＴ1 、ＳＷ1 、ＦＥＴ
2 、ＳＷ2 の順序で発生する。第二のチェーンは第一の
枝路に対する制御信号の前に第二の枝路に対する制御信
号をＦＥＴ2A、ＳＷ2A、ＦＥＴ1A、ＳＷ1Aの順序で発生
する。第二のチェーンのデバイスの出力は、パルス整形
回路およびパルス発生回路ならびに制御線の冗長性を避
けるように、前に述べたＯＲゲートの第二の入力に供給
される。このようにして、第一または第二のチェーンが
印加するパルスは適正な制御信号を発生する。勿論、第
二のチェーンのデバイスの出力は適当な制御信号を開始
するＯＲゲートの入力に接続されている。詳しく述べる
と、デバイスの出力は次のようにＯＲゲートの第二の入
力に接続されている。すなわち、ＦＥＴ2AはＯＲゲート
１５０に、ＳＷ2AはＯＲゲート１５４に、ＦＥＴ1AはＯ
Ｒゲート１４２に、ＳＷ1AはＯＲゲート１４６に接続さ
れている。
【００４０】本発明の実施例の説明を行ってきたが、熟
練した当業者には明らかなように本発明の趣旨と範囲を
実際に逸脱することなく、開示された実施例に変更を加
えることができる。たとえば、ここに開示された実施例
では、より大きな電流が扱えるように、また複数の開離
可能な接点構造を使用できるように、並列接続されたト
ランジスタおよび開離可能な接点組を用いることができ
る。詳しく述べると、単一のデバイスの代わりの複数の
並列接続された半導体デバイス、単一組の開離可能な接
点の代わりの複数組の並列接続された開離可能な接点、
および単一組の開離可能な接点および単一の半導体デバ
イスの代わりの並列アレーの開離可能な接点および半導
体デバイスを使用することができる。
練した当業者には明らかなように本発明の趣旨と範囲を
実際に逸脱することなく、開示された実施例に変更を加
えることができる。たとえば、ここに開示された実施例
では、より大きな電流が扱えるように、また複数の開離
可能な接点構造を使用できるように、並列接続されたト
ランジスタおよび開離可能な接点組を用いることができ
る。詳しく述べると、単一のデバイスの代わりの複数の
並列接続された半導体デバイス、単一組の開離可能な接
点の代わりの複数組の並列接続された開離可能な接点、
および単一組の開離可能な接点および単一の半導体デバ
イスの代わりの並列アレーの開離可能な接点および半導
体デバイスを使用することができる。
【図１】主として直流負荷電流をしゃ断するために構成
された従来技術の回路の簡略化された概略回路図であ
る。
された従来技術の回路の簡略化された概略回路図であ
る。
【図２】従来のｎチャネルのエンハンスメントモードの
ＭＯＳＦＥＴデバイスの横断面構造を簡略化して表した
断面図である。
ＭＯＳＦＥＴデバイスの横断面構造を簡略化して表した
断面図である。
【図３】従来のパワーＭＯＳＦＥＴデバイスおよびドレ
ーン基板容量の概略回路図である。
ーン基板容量の概略回路図である。
【図４】従来のパワーＭＯＳＦＥＴデバイスの記号表現
図である。
図である。
【図５】交流負荷電流の転流としゃ断を行うための、本
発明の一実施例の概略回路図である。
発明の一実施例の概略回路図である。
【図６】変圧器結合構成を使用する本発明の代替実施例
の概略回路図である。
の概略回路図である。
【図７】それぞれＭＯＳＦＥＴデバイスを含む二つの並
列路をそなえた本発明のもう一つの代替実施例の概略回
路図である。
列路をそなえた本発明のもう一つの代替実施例の概略回
路図である。
【図８】図７の実施例と一緒に使用するための電流検知
制御回路の一実施例のブロック図である。
制御回路の一実施例のブロック図である。
２０，２２ 端子 ２６ 負荷 ２８ スイッチ ３０，７０，１００ 電界効果トランジスタ ３２，７４ ドレーン電極 ３４，７２ ソース電極 ３６ 制御回路 ３８，７８ 制御回路出力線 ４０，７６，１１４ ベース電極 ４４，４６，４８ 接極子 ５０ 接点ドライバ ５４ 転流回路 ６８ 交流電源 ８２ 電流センサ ８６ 変圧器 ８８ 変圧器二次巻線 ９０ 変圧器一次巻線 ９８ スイッチ １１０ 制御回路 １１６，１２０ 制御回路出力線
Claims (14)
- 【請求項１】 電流しゃ断命令に応動して、電流しゃ断
命令の生起時の負荷電流の方向に拘わらず交流電源から
電気負荷への負荷電流の流れを迅速にしゃ断するための
装置に於いて、 開離可能な接点手段を含むスイッチング手段、 交流電源と電気負荷との間に上記の開離可能な接点手段
と直列に接続された被制御インピーダンス手段であっ
て、ソース電極、ドレーン電極およびゲート電極を持つ
複数の電界効果トランジスタを含み、該電界効果トラン
ジスタは双方向に伝導できるが、その固有の単一の接合
のためソース電極とドレーン電極との間で双方向性では
なくて単方向性の電流阻止を行うことができるものであ
ると共に、正規動作の間、ソース電極とドレーン電極と
の間で導電率が最大となって、負荷電流の流れにより当
該被制御インピーダンス手段の両端間に最小電圧降下が
生じるようにバイアスされるものであり、さらに少なく
とも１対の上記電界効果トランジスタは、正規動作の
間、電流が該対の一方の電界効果トランジスタのドレー
ン電極からソース電極へ流れ、そして該対の他方の電界
効果トランジスタのソース電極からドレーン電極へ流れ
るように夫々のソース電極およびドレーン電極が逆極性
となるように接続されている被制御インピーダンス手
段、 電流しゃ断命令に応動して、上記対の少なくとも一方の
電界効果トランジスタのゲート電極に印加されるバイア
スを変えて、該少なくとも一方の電界効果トランジスタ
のソース電極とドレーン電極との間の導電率を小さくす
ることにより、電流しゃ断命令生起時の負荷電流の流れ
の方向に拘わらず上記被制御インピーダンス手段の両端
間に生じる電圧降下を大きくする制御手段、 上記被制御インピーダンス手段両端間の電圧降下が増大
したときに負荷電流の流れを一時的に転流するために、
上記の直列接続された開離可能な接点手段および被制御
インピーダンス手段と並列接続された転流手段、および
負荷電流が転流手段に転流されたときに上記の開離可能
な接点手段を開くための手段を含むことを特徴とする負
荷電流しゃ断装置。 - 【請求項２】 上記の少なくとも１対の電界効果トラン
ジスタが直列に逆極性で接続され、一方の電界効果トラ
ンジスタのドレーン電極またはソース電極が他方の電界
効果トランジスタの同じ電極に接続されている請求項１
記載の負荷電流しゃ断装置。 - 【請求項３】 上記の少なくとも１対の電界効果トラン
ジスタが上記の開離可能な接点手段と直列に接続され、
正規動作の間、上記の少なくとも１対の電界効果トラン
ジスタのドレーン電極およびソース電極を通って負荷電
流が流れる請求項２記載の負荷電流しゃ断装置。 - 【請求項４】 上記被制御インピーダンス手段には一次
巻線および二次巻線をそなえた変圧器も含まれており、
正規動作の間、負荷電流を伝導するように上記一次巻線
が上記の開離可能な接点手段と直列に接続され、上記二
次巻線が上記の少なくとも１対の電界効果トランジスタ
と直列ループ回路内で接続された請求項１記載の負荷電
流しゃ断装置。 - 【請求項５】 上記の少なくとも１対の電界効果トラン
ジスタのゲート電極が相互に接続され、上記制御手段が
上記両ゲート電極と上記の１対の電界効果トランジスタ
間の接続点とに結合された出力をそなえている請求項
２、３または４記載の負荷電流しゃ断装置。 - 【請求項６】 負荷電流の大きさを表す信号を上記制御
手段に供給する電流検知手段が設けられており、所定の
大きさを超える負荷電流に応動して上記制御手段がその
出力をスイッチングすることにより、上記１対のトラン
ジスタのうちの少なくとも一方のトランジスタが伝導状
態からカットオフにスイッチングされる請求項５記載の
負荷電流しゃ断装置。 - 【請求項７】 ａ．上記スイッチング手段は上記の少な
くとも１対の電界効果トランジスタのうちの第一の電界
効果トランジスタおよび第二の電界効果トランジスタと
それぞれに直列に接続された第一および第二の開離可能
な接点手段を含み、これにより、直列接続された第一の
開離可能な接点手段および第一の電界効果トランジスタ
を含む第一の枝路回路、ならびに直列接続された第二の
開離可能な接点手段および第二の電界効果トランジスタ
を含む第二の枝路回路が構成され、 ｂ．上記第一および第二の電界効果トランジスタのドレ
ーン電極およびソース電極したがってそれらの中の固有
の接合ダイオードが互いに逆極性となるように、上記の
第一および第二の枝路回路が相互に、また上記転流手段
と並列に接続され、 ｃ．上記制御手段が、 １．上記第一および第二の枝路回路のうちの一方の枝路
回路から他方の枝路回路に負荷電流を転流し、そのあと
すぐに該一方の枝路回路の開離可能な接点手段を開くよ
うに、電流しゃ断命令に応動して、固有の接合ダイオー
ドが順方向極性になっている上記第一および第二のトラ
ンジスタのうちの一方のトランジスタのドレーン電極と
ソース電極との間の電位を大きくする第一の手段、およ
び ２．上記他方の枝路回路から上記転流手段に負荷電流を
転流し、そのあとすぐに上記他方の枝路回路の開離可能
な接点手段を開くように、固有の接合ダイオードが逆極
性になっているトランジスタをカットオフする第二の手
段を含んでいる、請求項１記載の負荷電流しゃ断装置。 - 【請求項８】 上記制御手段の上記第一および第二の手
段が全体として、 ａ．上記一対の電界効果トランジスタのうちの第一の電
界効果トランジスタのゲートバイアスを伝導状態からス
イッチングすることにより、負荷電流を転流して第一の
開離可能な接点手段を開くための第一の回路、 ｂ．一対の電界効果トランジスタの中の第二の電界効果
トランジスタのゲートバイアスを伝導状態からスイッチ
ングすることにより、負荷電流を転流して第二の開離可
能な接点手段を開くための第二の回路、 ｃ．電流しゃ断命令に応動して上記の第一の回路および
第二の回路のうち、一方を作動し、次いで他方を作動す
るための手段、および ｄ．電流しゃ断命令が生じたときの負荷電流の方向に応
動して、そのとき固有の接合が順方向の極性になってい
る上記トランジスタのうちの一方のトランジスタのゲー
トバイアスをスイッチングする上記の第一の回路および
第二の回路のうちの一方の回路を最初に活性化するため
の手段 で構成されている請求項７記載の負荷電流しゃ断装置。 - 【請求項９】 負荷電流の大きさを表す信号を上記制御
手段に供給する電流検知手段が設けられ、上記制御手段
は負荷電流の過大な大きさに応動して電流しゃ断命令を
発生するように構成されている請求項８記載の負荷電流
しゃ断装置。 - 【請求項１０】 電流しゃ断命令に応動して、電流しゃ
断命令の生起時の負荷電流の方向に拘わらず交流電源か
ら電気負荷への負荷電流の流れを迅速にしゃ断するため
の装置に於いて、 開離可能な接点手段、上記の開離可能な接点手段と直列
に接続された被制御インピーダンス手段、および交流電
源と電気負荷の間に、上記の直列接続された被制御イン
ピーダンス手段および開離可能な接点手段を接続するた
めの端子手段を含み、 上記被制御インピーダンス手段はソース電極、ドレーン
電極およびゲート電極をそなえた少なくとも１対の電界
効果トランジスタを含み、 上記少なくとも１対の電界効果トランジスタは直列に逆
極性で接続されて、一方の電界効果トランジスタのドレ
ーン電極またはソース電極が他方の電界効果トランジス
タの同じ電極に接続されており、 更に、上記少なくとも１対の電界効果トランジスタのゲ
ート電極に接続された制御手段であって、電流しゃ断命
令に応動して、上記少なくとも１対のトランジスタのう
ちの少なくとも一つのトランジスタのソース電極とドレ
ーン電極との間の導電率を下げて、電流しゃ断命令が生
じたときの負荷電流の流れの方向に拘わらず上記被制御
インピーダンス手段両端間の電圧降下を大きくする制御
手段、 上記の直列接続された開離可能な接点手段および被制御
インピーダンス手段に対して並列に接続された転流手段
であって、被制御インピーダンス手段両端間の電圧降下
が増大したときに負荷電流を一時的に転流するための転
流手段、および負荷電流が上記転流手段に転流されたと
きに上記の開離可能な接点手段を開くための手段が設け
られていることを特徴とする負荷電流しゃ断装置。 - 【請求項１１】 上記少なくとも１対の電界効果トラン
ジスタが上記の開離可能な接点手段と直列に接続された
請求項１０記載の負荷電流しゃ断装置。 - 【請求項１２】 上記の被制御インピーダンス手段はさ
らに一次巻線および二次巻線をそなえた変圧器を含み、
上記一次巻線は上記の開離可能な接点手段と直列に接続
されており、上記二次巻線は上記少なくとも１対の電界
効果トランジスタと直列ループ回路をなすように接続さ
れている請求項１０記載の負荷電流しゃ断装置。 - 【請求項１３】 電流しゃ断命令に応動して、電流しゃ
断命令の生起時の負荷電流の方向に拘わらず電気負荷へ
の負荷電流の流れを迅速にしゃ断するための装置に於い
て、 ａ．第一および第二の開離可能な接点手段、 ｂ．ソース電極、ドレーン電極およびゲート電極をそな
えた第一および第二の電界効果トランジスタ、 ｃ．上記第一のトランジスタのソース電極と直列接続さ
れた上記第一の接点手段を含む第一の枝路回路、 ｄ．上記第二のトランジスタのドレーン電極と直列接続
された上記第二の接点手段を含む第二の枝路回路、 ｅ．負荷電流を一時的に転流するための転流手段、 ｆ．上記の第一枝路回路と第二の枝路回路と転流手段を
交流電源と電気負荷との間に並列接続する端子手段、お
よび ｇ．上記の第一および第二のトランジスタのゲート電極
に接続された出力をそなえた制御手段であって、電流し
ゃ断命令に応動して負荷電流を上記枝路回路の一方から
他方に、次いで転流手段にと順次転流させ、上記の開離
可能な接点手段の一方および他方を順次開く制御手段 を含むことを特徴とする負荷電流しゃ断装置。 - 【請求項１４】 上記電界効果トランジスタが単一の固
有の接合を持つ型のものであり、上記電界効果トランジ
スタのゲート電極に印加される信号がソース電極とドレ
ーン電極との間で一方の方向に流れるが、他方の方向に
は流れない電流だけをカットオフでき、そして上記制御
手段が更に ａ．電流しゃ断命令に応動して、固有の接合が順方向の
極性になっている第一および第二のトランジスタのうち
の一方のトランジスタのドレーン電極とソース電極との
間の電位を大きくすることにより、上記一方のトランジ
スタが入っている上記枝路回路のうちの一方の枝路回路
から他方の枝路回路に負荷電流を転流し、そのあとすぐ
に上記一方の枝路回路の開離可能な接点手段を開く第一
の手段、および ｂ．固有の接合が逆極性になっている上記の第一および
第二のトランジスタのうちの他方のトランジスタをカッ
トオフすることにより、上記他方の枝路回路から上記転
流手段に負荷電流を転流させ、そのあとすぐに上記他方
の枝路回路の開離可能な接点手段を開く第二の手段 を含んでいる請求項１３記載の負荷電流しゃ断装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US716496 | 1991-06-17 | ||
| US07/716,496 US5164872A (en) | 1991-06-17 | 1991-06-17 | Load circuit commutation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199091A true JPH05199091A (ja) | 1993-08-06 |
| JP3234280B2 JP3234280B2 (ja) | 2001-12-04 |
Family
ID=24878224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15394292A Expired - Fee Related JP3234280B2 (ja) | 1991-06-17 | 1992-06-15 | 負荷電流しゃ断装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5164872A (ja) |
| JP (1) | JP3234280B2 (ja) |
| CA (1) | CA2068186C (ja) |
| FR (1) | FR2678769A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009095225A (ja) * | 2007-10-03 | 2009-04-30 | General Electric Co <Ge> | 微小電気機械システムベースのスイッチにおけるアーク形成を抑制するための回路を有するシステム |
| JP2010530730A (ja) * | 2007-06-19 | 2010-09-09 | ゼネラル・エレクトリック・カンパニイ | 電流制限装置ベースのリセット可能ｍｅｍｓマイクロスイッチアレイ |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488530A (en) * | 1993-04-22 | 1996-01-30 | Mcdonnell Douglas Corporation | System and method for protecting relay contacts |
| US5691628A (en) * | 1995-03-21 | 1997-11-25 | Rochester Instrument Systems, Inc. | Regulation of current or voltage with PWM controller |
| US5640300A (en) * | 1995-08-31 | 1997-06-17 | Harris Corporation | Interrupter circuit with MCTS and pulse resonant commutation for rapidly switching off kilo-AMP AC load currents |
| DE19812341A1 (de) * | 1998-03-20 | 1999-09-23 | Asea Brown Boveri | Schneller Trenner in Halbleitertechnologie |
| US5933304A (en) * | 1998-04-28 | 1999-08-03 | Carlingswitch, Inc. | Apparatus and method of interrupting current for reductions in arcing of the switch contacts |
| FR2791144B1 (fr) * | 1999-03-19 | 2001-11-30 | Sextant Avionique | Dispositif de surveillance de la circulation d'un courant sensiblement continu dans une charge et procede pour la mise en oeuvre de ce dispositif |
| US20020159212A1 (en) * | 2001-04-25 | 2002-10-31 | Oughton George W. | Voltage protection apparatus and methods using switched clamp circuits |
| US6891705B2 (en) * | 2002-02-08 | 2005-05-10 | Tyco Electronics Corporation | Smart solid state relay |
| KR100434153B1 (ko) * | 2002-04-12 | 2004-06-04 | 엘지산전 주식회사 | 하이브리드 직류 전자 접촉기 |
| AU2003219535A1 (en) * | 2003-03-14 | 2004-09-30 | Magnetek S.P.A. | Electronic circuit breaker |
| ES2259409T3 (es) * | 2003-12-05 | 2006-10-01 | Societe Technique Pour L'energie Atomique Technicatome | Dispositivo disyuntor hibrido. |
| DE202004004156U1 (de) * | 2004-03-17 | 2005-08-04 | Erben Kammerer Kg | Schnell auslösendes Ventil |
| US20060238936A1 (en) * | 2005-04-25 | 2006-10-26 | Blanchard Richard A | Apparatus and method for transient blocking employing relays |
| US7342762B2 (en) * | 2005-11-10 | 2008-03-11 | Littelfuse, Inc. | Resettable circuit protection apparatus |
| US7643256B2 (en) | 2006-12-06 | 2010-01-05 | General Electric Company | Electromechanical switching circuitry in parallel with solid state switching circuitry selectively switchable to carry a load appropriate to such circuitry |
| US7542250B2 (en) * | 2007-01-10 | 2009-06-02 | General Electric Company | Micro-electromechanical system based electric motor starter |
| US7808764B2 (en) * | 2007-10-31 | 2010-10-05 | General Electric Company | System and method for avoiding contact stiction in micro-electromechanical system based switch |
| US9350269B2 (en) | 2009-07-31 | 2016-05-24 | Alstom Technology Ltd. | Configurable hybrid converter circuit |
| CN102696087B (zh) * | 2009-10-13 | 2015-07-08 | Abb研究有限公司 | 混合式断路器 |
| CN105206449B (zh) * | 2009-11-16 | 2018-01-02 | Abb 技术有限公司 | 使输电线路或配电线路的电流断路的装置和方法以及限流布置 |
| NZ599794A (en) * | 2009-11-16 | 2013-07-26 | Abb Technology Ag | Direct current circuit breaker with parallel connection of main breaker, auxiliary breaker and non-linear resistor |
| US8130023B2 (en) * | 2009-11-23 | 2012-03-06 | Northrop Grumman Systems Corporation | System and method for providing symmetric, efficient bi-directional power flow and power conditioning |
| US8619395B2 (en) | 2010-03-12 | 2013-12-31 | Arc Suppression Technologies, Llc | Two terminal arc suppressor |
| US9130458B2 (en) | 2010-03-15 | 2015-09-08 | Alstom Technology Ltd. | Static VAR compensator with multilevel converter |
| EP2569793B1 (en) * | 2010-05-11 | 2014-07-16 | ABB Technology AG | A high voltage dc breaker apparatus |
| CN103026603B (zh) | 2010-06-18 | 2016-04-13 | 阿尔斯通技术有限公司 | 用于hvdc传输和无功功率补偿的转换器 |
| CN102593809B (zh) * | 2011-01-14 | 2015-06-03 | 同济大学 | 一种具有过电压抑制功能的固态断路器 |
| JP2012203528A (ja) * | 2011-03-24 | 2012-10-22 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| CA2833450A1 (en) | 2011-06-08 | 2012-12-13 | Alstom Technology Ltd | High voltage dc/dc converter with cascaded resonant tanks |
| EP2740204B1 (en) | 2011-08-01 | 2020-09-30 | General Electric Technology GmbH | A dc to dc converter assembly |
| CA2848325C (en) | 2011-11-07 | 2018-03-27 | Alstom Technology Ltd | Control circuit |
| CN103959634B (zh) | 2011-11-17 | 2017-09-01 | 通用电气技术有限公司 | 用于hvdc应用的混合ac/dc转换器 |
| WO2013091700A1 (en) * | 2011-12-21 | 2013-06-27 | Abb Technology Ltd | An arrangement for controlling the electric power transmission in a hvdc power transmission system |
| CN104272416A (zh) * | 2012-03-01 | 2015-01-07 | 阿尔斯通技术有限公司 | 复合的高压dc断路器 |
| EP2820734B1 (en) | 2012-03-01 | 2016-01-13 | Alstom Technology Ltd | Control circuit |
| CN103972875B (zh) * | 2013-01-31 | 2016-07-06 | 南京南瑞继保电气有限公司 | 限制线路电流或使电流分断的装置及其控制方法 |
| CN103971965B (zh) * | 2013-01-31 | 2015-12-23 | 南京南瑞继保电气有限公司 | 一种使线路电流分断的装置及其控制方法 |
| EP2979291B1 (en) | 2013-03-27 | 2017-05-10 | ABB Schweiz AG | Circuit breaking arrangement |
| ES2654098T3 (es) * | 2014-01-21 | 2018-02-12 | Siemens Aktiengesellschaft | Dispositivo para conectar una corriente continua |
| US9543751B2 (en) * | 2014-03-27 | 2017-01-10 | Illinois Institute Of Technology | Self-powered DC solid state circuit breakers |
| US10978865B2 (en) | 2016-01-19 | 2021-04-13 | Blixt Tech Ab | Circuit for breaking alternating current |
| JP7115127B2 (ja) * | 2018-08-06 | 2022-08-09 | 富士電機株式会社 | スイッチ装置 |
| US11798756B2 (en) * | 2022-01-18 | 2023-10-24 | Siemens Industry, Inc. | Solid-state circuit breaker trips an air gap actuator and solid-state switching components at the same time or the solid-state switching components with a delay |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4429339A (en) * | 1982-06-21 | 1984-01-31 | Eaton Corporation | AC Transistor switch with overcurrent protection |
| US4700256A (en) * | 1984-05-16 | 1987-10-13 | General Electric Company | Solid state current limiting circuit interrupter |
| US4631621A (en) * | 1985-07-11 | 1986-12-23 | General Electric Company | Gate turn-off control circuit for a solid state circuit interrupter |
| US4636907A (en) * | 1985-07-11 | 1987-01-13 | General Electric Company | Arcless circuit interrupter |
| US4644309A (en) * | 1985-12-30 | 1987-02-17 | General Electric Company | High speed contact driver for circuit interruption device |
| US4723187A (en) * | 1986-11-10 | 1988-02-02 | General Electric Company | Current commutation circuit |
-
1991
- 1991-06-17 US US07/716,496 patent/US5164872A/en not_active Expired - Lifetime
-
1992
- 1992-05-07 CA CA002068186A patent/CA2068186C/en not_active Expired - Fee Related
- 1992-06-15 JP JP15394292A patent/JP3234280B2/ja not_active Expired - Fee Related
- 1992-06-16 FR FR9207252A patent/FR2678769A1/fr not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076607B2 (en) | 2007-01-10 | 2015-07-07 | General Electric Company | System with circuitry for suppressing arc formation in micro-electromechanical system based switch |
| JP2010530730A (ja) * | 2007-06-19 | 2010-09-09 | ゼネラル・エレクトリック・カンパニイ | 電流制限装置ベースのリセット可能ｍｅｍｓマイクロスイッチアレイ |
| JP2009095225A (ja) * | 2007-10-03 | 2009-04-30 | General Electric Co <Ge> | 微小電気機械システムベースのスイッチにおけるアーク形成を抑制するための回路を有するシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5164872A (en) | 1992-11-17 |
| JP3234280B2 (ja) | 2001-12-04 |
| CA2068186C (en) | 2003-02-11 |
| CA2068186A1 (en) | 1992-12-18 |
| FR2678769A1 (fr) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234280B2 (ja) | 負荷電流しゃ断装置 | |
| US6952335B2 (en) | Solid-state DC circuit breaker | |
| US5793586A (en) | Hybrid high direct current circuit interrupter | |
| US5742463A (en) | Protection device using field effect transistors | |
| US5339210A (en) | DC circuit interrupter | |
| US6075684A (en) | Method and arrangement for direct current circuit interruption | |
| US7082020B2 (en) | Electronic switching device and an operating method thereof | |
| US11295919B2 (en) | Circuit-breaker with reduced breakdown voltage requirement | |
| KR100299580B1 (ko) | 교류제어기 | |
| JPS63131411A (ja) | 転流回路 | |
| KR20170078658A (ko) | 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템 | |
| US5999387A (en) | Current limiting device | |
| JP3547135B2 (ja) | 電界効果トランジスタを用いた保護デバイス | |
| US6049447A (en) | Current limiting device | |
| CN109950866B (zh) | 电流切断器 | |
| US3401303A (en) | Circuit closing and interrupting apparatus | |
| JPS61153905A (ja) | 消弧装置 | |
| US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
| US4415963A (en) | FET commutated current-FED inverter | |
| CN113437858A (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| JP2002252552A (ja) | 半導体開閉器 | |
| CN216016708U (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| US5880506A (en) | Solid-state switching element with two source electrodes and solid-state switch with such an element | |
| JPS59225A (ja) | 双方向性制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |