JPH0519817B2 - - Google Patents

Info

Publication number
JPH0519817B2
JPH0519817B2 JP59032830A JP3283084A JPH0519817B2 JP H0519817 B2 JPH0519817 B2 JP H0519817B2 JP 59032830 A JP59032830 A JP 59032830A JP 3283084 A JP3283084 A JP 3283084A JP H0519817 B2 JPH0519817 B2 JP H0519817B2
Authority
JP
Japan
Prior art keywords
fuse element
insulating film
interlayer insulating
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59032830A
Other languages
English (en)
Other versions
JPS60176250A (ja
Inventor
Shozo Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59032830A priority Critical patent/JPS60176250A/ja
Priority to US06/681,294 priority patent/US4602420A/en
Priority to DE8484115741T priority patent/DE3477099D1/de
Priority to EP84115741A priority patent/EP0162145B1/en
Publication of JPS60176250A publication Critical patent/JPS60176250A/ja
Publication of JPH0519817B2 publication Critical patent/JPH0519817B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関する。
〔発明の技術的背景とその問題点〕 近年、所謂VLSI（Very Large Scale Integ−
ration）と称せられる半導体装置では、メモリの
大容量化に伴つて素子の寸法も極めて微細なもの
になつている。このため、半導体装置を構成する
１チツプ内に不良素子が発生する確立が増大して
いる。この問題を解消するために、予備のビツト
やゲートを予めチツプ内に形成しておき、不良素
子が発生した際にこれらのビツトやゲートを使用
することにより、不良素子を正常な素子に回復す
る所謂冗長回路からなる半導体装置の製造が行わ
れている。而して、予備のビツトやゲートを不良
なものと置換する手段として、プログラム可能な
フユーズ素子を使用し、このフユーズ素子からな
るデコーダに不良ビツト或は不良ゲートを切り離
して、予備の正常なビツトやゲートを選択するプ
ログラムをすることが行われている。第１図は、
このようなプログラム可能なフユーズ素子を備え
た冗長回路を構成した段階の従来の半導体装置を
示している。図中１は、半導体基板である。半導
体基板１上には、フイールド酸化膜２を介して多
結晶シリコンからなる所定パターンのフユーズ素
子３が形成されている。フユーズ素子３は、薄肉
の層間絶縁膜４で覆われている。層間絶縁膜４に
は、フユーズ素子３に通じるコンタクトホール５
が開口されている。このコンタクトホール５を介
してフユーズ素子３に接続するようにして導体配
線層６が層間絶縁膜４上に形成されている。導体
配線層６及び層間絶縁膜４は、約10000Åと厚肉
のパツシペーシヨン膜７で覆われている。而し
て、正常なビツトやゲートの選択は、フユーズ素
子３を溶断することにより行われる。フユーズ素
子３の溶断手段としては、電流によるものとレー
ザによるものとがあるが、設計上の多様性、フユ
ーズ素子３の信頼性、冗長回路が占める面積等の
観点からレーザによるものが採用されている。す
なわち、第１図に示すような冗長回路が構成され
たウエハをテスタで測定し、不良のビツトやゲー
トの場所をまず検知する。次いで、予備のビツト
やゲートを選択できるようなデコーダを、フユー
ズ素子３にレーザを照射してこれを溶断すること
により作り上げる。換言すれば、フユーズ素子３
を溶断する際のレーザの照射エネルギーは、フユ
ーズ素子３上の層間絶縁膜４及びパツシベーシヨ
ン膜７の材質や厚さによつて変動する。つまり、
パツシベーシヨン膜７の膜厚のばらつき等は当然
存在するので、フユーズ素子３の溶断成功率が一
定でなくなり、就中、膜厚の大きいパツシベーシ
ヨン膜７ために溶断成功率が悪くなる。このよう
な場合にもフユーズ素子３の溶断を確実に行うた
め、レーザのエネルギーを高めると被溶断領域の
近傍のパツシベーシヨン膜７や層絶縁膜４等が大
きく破壊される。その結果、信頼性の高い半導体
装置を得ることができない問題があつた。
〔発明の目的〕
本発明は、溶断成功率を高め、しかも信頼性の
向上を達成した半導体装置を容易に得ることがで
きる半導体装置の製造方法を提供することをその
目的とするものである。
〔発明の概要〕
本発明は、フユーズ素子の被溶断領域に対応す
る層間絶縁膜の部分を露出する窓を形成したパツ
シベーシヨン膜を設ける工程と、フユーズ素子の
溶断後に保護用の樹脂層を形成する工程とを設け
て、溶断成功率を高め、しかも信頼性の向上を達
成した半導体装置を容易に得ることができる半導
体装置の製造方法である。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して
説明する。
第２図Ａ及至同図Ｄは、本発明方法を工程順に
示す説明図である。先ず、第２図Ａに示す如く、
半導体基板１０上に熱酸化法におりフイールド酸
化膜１１を形成する。次いで、フイールド酸化膜
１１上に例えば多結晶シリコン層を形成し、これ
を周知の写真蝕刻法によりパターニングして所定
パターンのフユーズ素子１２を形成する。次い
で、フユーズ素子１２を含むフイールド酸化膜１
１上に厚さ約3000Åの層間絶縁膜１３を例えばC.
V.D（Chemical Vapor Deposition）法にて形成
する。この層間絶縁膜１３の所定領域にフユーズ
素子１２に通じるコンタクトホール１４ａ，１４
ｂを２個開口する。
次に、同図Ｂに示す如く、コンタクトホール１
４ａ，１４ｂを介してブユーズ素子に接続する導
体部材を層間絶縁膜１３上に堆積し、これにパタ
ーニングを施して所定パターンの導体配線層１５
ａ，１５ｂを得る。
次に、同図Ｃに示す如く、露出した層間絶縁膜
１３及び導体配線層１５ａ，１５ｂを覆う厚さ約
10000Åのパツシベーシヨン膜１６を形成する。
パツシベーシヨン膜１６は例えばPSG（リンケイ
酸化ガラス膜）で形成されている。次いで、パツ
シベーシヨン膜１６のフユーズ素子１２の被溶断
領域に対応する部分に、層間絶縁膜１３にまで達
する窓１７を開口し、冗長回路を構成する。
次に、同図Ｄに示す如く、窓１７を介して例え
ばYAGレーザによるレーザ光を層間絶縁膜１３
照射し、その直下のフユーズ素子１２の被溶断領
域を溶断する。この時レーザ光のビームの直径を
数μｍに設定する。然る後、フユーズ素子１２の
溶断によつて露出したフイールド酸化膜の領域及
び層間絶縁膜１３、パツシベーシヨン膜１６を覆
う保護用の樹脂層１８を形成して半導体装置２０
を得る。ここで樹脂層１８は、例えばα線の遮へ
い作用を有するポリイミド樹脂を使用する。
このようにして半導体装置２０を得るもので
は、フユーズ素子１２の被溶断領域の上方には、
薄肉の層間絶縁膜１３だけが存在するように窓１
７を開口しているので、極めて高い溶断成功率で
フユーズ素子１２の溶断をすることができる。ま
た、フユーズ素子１２を溶断する前は、フユーズ
素子１２の表面を覆つている層間絶縁膜１３によ
りフユーズ素子１２が保護されているので、半導
体装置２０の信頼性を向上させることできる。し
かも、窓１７の開口は、ボンデイングパツド部の
開口工程を利用して行うことができるので、製造
工程を簡略化したものとすることができる。ま
た、フユーズ素子１２の溶断後には、保護用の樹
脂層１８を形成するので、所謂ソフトエラーが発
生するのを防止して、信頼性の高い半導体装置を
得ることができる。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の
製造方法によれば、溶断成功率を高め、しかも信
頼性の向上を達成した半導体装置を容易に得るこ
とができるものである。
【図面の簡単な説明】
第１図は、従来の冗長回路用半導体装置の断面
図、第２図Ａ及至同図Ｄは、本発明方法を工程順
に示す説明図である。 １０……半導体基板、１１……フイールド酸化
膜、１２……フユーズ素子、１３……層間絶縁
膜、１４ａ，１４ｂ……コンタクトホール、１５
ａ，１５ｂ……導体配線層、１６……パツシベー
シヨン膜、１７……窓、１８……樹脂層、２０…
…半導体装置。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に絶縁層を介してフユーズ素子
    を形成する工程と、該フユーズ素子を覆う層間絶
    縁膜を形成する工程と、該層間絶縁膜に前記フユ
    ーズ素子に通じるコンタクトホールを開口する工
    程と、該コンタクトホールを介して前記フユーズ
    素子に接続する導体配線層を前記層間絶縁膜上に
    形成する工程と、該導体配線層を覆うパツシベー
    シヨン膜を前記層間絶縁膜上に形成する工程と、
    該パツシベーシヨン膜に前記フユーズ素子の被溶
    断領域に対応して前記層間絶縁膜を露出する窓を
    開口する工程と、該窓を介して前記層間絶縁膜及
    びその直下の前記被溶断領域を溶断した後、露出
    した前記絶縁膜及び前記パツシベーシヨン膜を覆
    う樹脂層を形成することを特徴とする半導体装置
    の製造方法。 ２ フユーズ素子の溶断手段がレーザ照射である
    特許請求の範囲第１項記載の半導体装置の製造方
    法。 ３ 樹脂層は、α線遮へい作用を有するものであ
    る特許請求の範囲第１項または第２項記載の半導
    体装置の製造方法。
JP59032830A 1984-02-23 1984-02-23 半導体装置の製造方法 Granted JPS60176250A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59032830A JPS60176250A (ja) 1984-02-23 1984-02-23 半導体装置の製造方法
US06/681,294 US4602420A (en) 1984-02-23 1984-12-13 Method of manufacturing a semiconductor device
DE8484115741T DE3477099D1 (en) 1984-02-23 1984-12-18 Method of melting a fuse using a laser beam
EP84115741A EP0162145B1 (en) 1984-02-23 1984-12-18 Method of melting a fuse using a laser beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59032830A JPS60176250A (ja) 1984-02-23 1984-02-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60176250A JPS60176250A (ja) 1985-09-10
JPH0519817B2 true JPH0519817B2 (ja) 1993-03-17

Family

ID=12369740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59032830A Granted JPS60176250A (ja) 1984-02-23 1984-02-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4602420A (ja)
EP (1) EP0162145B1 (ja)
JP (1) JPS60176250A (ja)
DE (1) DE3477099D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122650A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 欠陥救済方法および装置
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
JPH0821623B2 (ja) * 1985-09-20 1996-03-04 株式会社日立製作所 レ−ザ処理方法
JPH0628290B2 (ja) * 1985-10-09 1994-04-13 三菱電機株式会社 回路用ヒューズを備えた半導体装置
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
US4826785A (en) * 1987-01-27 1989-05-02 Inmos Corporation Metallic fuse with optically absorptive layer
IL81849A0 (en) * 1987-03-10 1987-10-20 Zvi Orbach Integrated circuits and a method for manufacture thereof
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
DE3731621A1 (de) * 1987-09-19 1989-03-30 Texas Instruments Deutschland Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
JPH02256258A (ja) * 1988-11-17 1990-10-17 Mitsubishi Electric Corp 半導体装置の製造方法
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
EP0374690B1 (en) * 1988-12-19 1993-04-21 National Semiconductor Corporation Programmable fusible link structure allowing for plasma metal etching.
JP2816394B2 (ja) * 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5241212A (en) * 1990-05-01 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit portion and a manufacturing method of the same
US5236551A (en) * 1990-05-10 1993-08-17 Microelectronics And Computer Technology Corporation Rework of polymeric dielectric electrical interconnect by laser photoablation
US5285099A (en) * 1992-12-15 1994-02-08 International Business Machines Corporation SiCr microfuses
US5389814A (en) * 1993-02-26 1995-02-14 International Business Machines Corporation Electrically blowable fuse structure for organic insulators
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
KR0126101B1 (ko) * 1994-07-07 1997-12-26 김주용 리페어 마스크 형성방법
TW278229B (en) * 1994-12-29 1996-06-11 Siemens Ag Fuse structure for an integrated circuit device and method for manufacturing a fuse structure
JPH08222710A (ja) * 1995-02-17 1996-08-30 Mitsubishi Electric Corp 半導体装置
US5641701A (en) * 1995-03-30 1997-06-24 Texas Instruments Incorporated Method for fabricating a semiconductor device with laser programable fuses
JPH09153552A (ja) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6004834A (en) * 1995-11-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a fuse
JPH09213804A (ja) * 1996-01-29 1997-08-15 Mitsubishi Electric Corp ヒューズ層を有する半導体装置
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
US5986319A (en) 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6121074A (en) * 1998-11-05 2000-09-19 Siemens Aktiengesellschaft Fuse layout for improved fuse blow process window
US7238620B1 (en) 2004-02-18 2007-07-03 National Semiconductor Corporation System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641898B2 (ja) * 1973-08-17 1981-10-01
JPS56146268A (en) * 1980-04-15 1981-11-13 Fujitsu Ltd Manufacture of semiconductor memory unit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3330696A (en) * 1967-07-11 Method of fabricating thin film capacitors
US3584183A (en) * 1968-10-03 1971-06-08 North American Rockwell Laser encoding of diode arrays
US3649806A (en) * 1970-12-16 1972-03-14 Dieter Konig Process and apparatus for material excavation by beam energy
US4217570A (en) * 1978-05-30 1980-08-12 Tektronix, Inc. Thin-film microcircuits adapted for laser trimming
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
GB2098300B (en) * 1981-04-08 1985-04-24 Tracey Stephen Improvements in and relating to the lining of sewers pipes or the like
JPS5940558B2 (ja) * 1981-09-17 1984-10-01 株式会社巴組「鉄」工所 板継溶接反転装置
JPS5880852A (ja) * 1981-11-10 1983-05-16 Toshiba Corp 半導体装置の製造方法
JPS58115692A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd プログラマブル・リードオンリメモリのヒューズ切断方法
US4413020A (en) * 1982-02-01 1983-11-01 Texas Instruments Incorporated Device fabrication incorporating liquid assisted laser patterning of metallization
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641898B2 (ja) * 1973-08-17 1981-10-01
JPS56146268A (en) * 1980-04-15 1981-11-13 Fujitsu Ltd Manufacture of semiconductor memory unit

Also Published As

Publication number Publication date
JPS60176250A (ja) 1985-09-10
EP0162145A1 (en) 1985-11-27
DE3477099D1 (en) 1989-04-13
EP0162145B1 (en) 1989-03-08
US4602420A (en) 1986-07-29

Similar Documents

Publication Publication Date Title
JPH0519817B2 (ja)
US4628590A (en) Method of manufacture of a semiconductor device
US4455194A (en) Method for producing a semiconductor device
US7323760B2 (en) Fuse structure for semiconductor integrated circuit with improved insulation film thickness uniformity and moisture resistance
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
KR20090017466A (ko) 반도체 집적 회로 장치
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
US5252844A (en) Semiconductor device having a redundant circuit and method of manufacturing thereof
US6235557B1 (en) Programmable fuse and method therefor
US6579734B2 (en) Wire bonding method
EP0735583B1 (en) Process of trimming a fuse in an integrated circuit
US6664141B1 (en) Method of forming metal fuses in CMOS processes with copper interconnect
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
JP2006332216A (ja) 半導体装置およびその製造方法
US6127721A (en) Soft passivation layer in semiconductor fabrication
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
US6306746B1 (en) Backend process for fuse link opening
CN110137152B (zh) 半导体器件及其制造方法
JP2007201485A (ja) 半導体集積回路装置及びその製造方法
JPS5948543B2 (ja) 半導体装置
JPH06163702A (ja) プログラム可能コンタクト構成体及び方法
JPS59163859A (ja) 半導体装置の製造方法
KR100605599B1 (ko) 반도체 장치 및 그 제조방법
JPH067583B2 (ja) 半導体装置の製法
JPH09260601A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term