JPH05191221A - Ring oscillator type voltage controlled oscillator - Google Patents
Ring oscillator type voltage controlled oscillatorInfo
- Publication number
- JPH05191221A JPH05191221A JP4003020A JP302092A JPH05191221A JP H05191221 A JPH05191221 A JP H05191221A JP 4003020 A JP4003020 A JP 4003020A JP 302092 A JP302092 A JP 302092A JP H05191221 A JPH05191221 A JP H05191221A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- circuit
- inverting circuit
- control voltage
- gate terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、リング発振器型電圧制
御発振器（ＶＣＯ；Voltage Controlled Oscilator）に
関するもので、特に周波数シンセサイザやデジタルオー
ディオインターフェース等のＰＬＬ（Phase Locked Loo
p ）回路の一部として使用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ring oscillator type voltage controlled oscillator (VCO), and particularly to a PLL (Phase Locked Loo) such as a frequency synthesizer or a digital audio interface.
p) Used as part of a circuit.
【０００２】[0002]
【従来の技術】従来、電圧制御により伝達遅延時間を制
御した反転回路を奇数段接続して成るリング発振器型電
圧制御発振器（以下、ＶＣＯ；Voltage Controlled Osc
ilatorと略す）として、図１０に示す回路（日本楽器製
造株式会社製「ＹＭ３６２３」に内蔵；カタログＮｏ．
ＬＳＩ−１１３６２３０のＰ５に記載）がある。2. Description of the Related Art Conventionally, a ring oscillator type voltage controlled oscillator (hereinafter, referred to as VCO) is formed by connecting an odd number of inverting circuits whose transmission delay time is controlled by voltage control.
The circuit shown in Fig. 10 (abbreviated as "ilator") is incorporated in "YM3623" manufactured by Nippon Musical Instrument Manufacturing Co., Ltd .; Catalog No.
LSI-1136230, P5).
【０００３】図１０中の一点鎖線内が、一段分の反転回
路である。この反転回路は、ソース端子を電源ＶDDに、
ゲート端子を接地ＶSSに、それぞれ接続したＰチャネル
トランジスタＰ１に対し、直列接続されゲート端子を前
段反転回路の出力に接続したＰチャネルトランジスタＰ
２のドレイン端子と、ソース端子を接地ＶSSに、ゲート
端子を制御電源Ｖc にそれぞれ接続したＮチャネルトラ
ンジスタＮ１に対し、直列接続されゲート端子を前段反
転回路の出力に接続したＮチャネルトランジスタＮ２の
ドレインとを接続して構成されている。The one-dot chain line in FIG. 10 is an inversion circuit for one stage. In this inverting circuit, the source terminal is set to the power supply V DD ,
A P-channel transistor P1 having a gate terminal connected to the ground V SS and a P-channel transistor P1 connected in series and having a gate terminal connected to the output of the previous stage inverting circuit
An N-channel transistor N2 having its drain terminal and source terminal connected to the ground V SS and its gate terminal connected to the control power supply V c , and an N-channel transistor N2 connected in series and having its gate terminal connected to the output of the preceding inverting circuit. It is configured by connecting to the drain of.
【０００４】この反転回路の入出力伝達遅延時間ｔｐｄ
は、Ｎ１のゲート・ソース間電圧ＶGS対ドレイン・ソー
ス間電流ＩDS特性に依存しており、Ｎ１のゲート電圧Ｖ
c が低い場合は、ＶGSが少でＩDSも少となり、出力端子
の寄生容量および次段ゲート容量の放電時間が長くな
り、ｔｐｄが遅くなる。Input / output transmission delay time tpd of this inverting circuit
Is dependent on the gate-source voltage V GS of the N1 vs. the drain-source current I DS characteristic, and the gate voltage V GS of the N1 is
When c is low, V GS is small and I DS is small, the discharge time of the parasitic capacitance of the output terminal and the gate capacitance of the next stage is long, and tpd is slow.
【０００５】一方、Ｖc が高い場合は、ＶGSが大でＩDS
も大となり、前記放電時間が短かくなり、ｔｐｄが速く
なる。このように一段分の反転回路のｔｐｄがＶc によ
って制御可能であり、この反転回路を図１０のようにリ
ング型に奇数段接続する事で、制御電圧Ｖc によって制
御された一段分の反転回路のｔｐｄ×段数の逆数で求め
られる周波数で発振するリング発振器型ＶＣＯとなる。On the other hand, when V c is high, V GS is large and I DS
Becomes larger, the discharge time becomes shorter, and tpd becomes faster. In this way, the tpd of the inverting circuit for one stage can be controlled by V c, and by connecting the inverting circuit in an odd number of stages as shown in FIG. 10, the inverting circuit for one stage controlled by the control voltage V c can be performed. This is a ring oscillator type VCO that oscillates at a frequency determined by the reciprocal of the circuit tpd × the number of stages.
【０００６】[0006]
【発明が解決しようとする課題】図１０に示した従来技
術のリング発振器型ＶＣＯの制御電圧Ｖc 対発振周波数
ｆの特性を図１１に示す。一般にＶＣＯの可変周波数帯
域は、使用される用途やシステムによって決定され、シ
ステムの安定性を考慮して必要以上広くしないようにす
る事が好ましい。FIG. 11 shows the characteristic of the control voltage V c vs. the oscillation frequency f of the conventional ring oscillator type VCO shown in FIG. Generally, the variable frequency band of the VCO is determined by the application and system in which it is used, and it is preferable that the variable frequency band is not set wider than necessary in consideration of system stability.
【０００７】従来技術によれば、制御電圧Ｖc が低くな
ると図１０中のＮチャネルトランジスタＮ１が完全にオ
フしてしまう為に、図１１に示した特性曲線のようにＶ
ＣＯが発振を停止してしまう。According to the prior art, when the control voltage V c becomes low, the N-channel transistor N1 in FIG. 10 is completely turned off. Therefore, as shown in the characteristic curve of FIG.
CO stops oscillating.
【０００８】このような発振特性を持ったＶＣＯを用い
てＰＬＬ回路を構成した場合、ＶＣＯからの発振出力を
システムのクロック等として使用するので、制御電圧Ｖ
c が低くなるとクロックが停止してしまう為にシステム
が不安定になったり、誤動作をしてしまう事になる。こ
れを防止する為に、制御電圧を発生させる位相比較器の
出力に、外付け部品としてダイオードを付加して制御電
圧が一定値以下に下がらないようにクランプしたり、シ
ステム内で速度（周波数）検出回路等を設けてＶＣＯの
発振周波数が一定の周波数以下になると制御電圧を固定
にしてしまう等の対策が必要になるという問題点が有
る。When a PLL circuit is constructed using a VCO having such an oscillation characteristic, the oscillation output from the VCO is used as a system clock or the like, so that the control voltage V
If c becomes low, the clock will stop and the system will become unstable or malfunction. In order to prevent this, a diode is added as an external component to the output of the phase comparator that generates the control voltage to clamp it so that the control voltage does not drop below a certain value, or speed (frequency) in the system. There is a problem in that it is necessary to provide a detection circuit or the like to fix the control voltage when the oscillation frequency of the VCO falls below a certain frequency.
【０００９】本発明のリング発振器型電圧ＶＣＯはこの
ような課題に着目してなされたもので、その目的とする
ところは、ＶＣＯの制御電圧が低下した場合において
も、特別な回路や外付け部品等を付加すること無く、所
望の低域周波数で発振させる事が可能なリング発振器型
ＶＣＯを提供することにある。The ring oscillator type voltage VCO of the present invention has been made by paying attention to such a problem, and an object thereof is to provide a special circuit or an external component even when the control voltage of the VCO is lowered. Another object of the present invention is to provide a ring oscillator type VCO that can oscillate at a desired low frequency without adding the above.
【００１０】[0010]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、接地電位ＶSSとＶSSに対して
高い電位ＶDDの２つの電源を持ち、一端をＶDDに接続し
ゲート端子をＶSSに接続したＰチャネルトランジスタＰ
１と、ＰチャネルトランジスタＰ１の他端に一端を接続
しゲート端子を前段の反転回路出力に接続したＰチャネ
ルトランジスタＰ２と、一端をＶSSに接続しゲート端子
を伝達遅延時間制御用電位ＶC 接続したＮチャネルトラ
ンジスタＮ１と、ＮチャネルトランジスタＮ１の他端に
一端を接続しゲート端子を前段の反転回路出力に接続し
たＮチャネルトランジスタＮ２とを具備し、Ｐチャネル
トランジスタＰ２の他端とＮチャネルトランジスタＮ２
の他端を接続して出力とした反転回路を奇数段接続して
成るリング発振器型電圧制御発振器において、前記Ｎチ
ャネルトランジスタＮ１のドレイン・ソース間に並列に
接続されかつ、ゲート端子をＶSSに対して高電位にバイ
アスしたＮチャネルトランジスタＮ３をさらに付加す
る。In order to achieve the above object, the present invention has two power supplies of a ground potential V SS and a potential V DD higher than V SS , and one end of which is connected to V DD . P-channel transistor P whose gate terminal is connected to V SS
1, a P-channel transistor P2 having one end connected to the other end of the P-channel transistor P1 and a gate terminal connected to the output of the inverting circuit of the preceding stage, and one end connected to V SS and the gate terminal connected to the transmission delay time control potential V C It comprises a connected N-channel transistor N1 and an N-channel transistor N2 whose one end is connected to the other end of the N-channel transistor N1 and whose gate terminal is connected to the output of the inverting circuit of the preceding stage. Transistor N2
Of a ring oscillator type voltage controlled oscillator in which an inverting circuit connected to the other end of the N-channel transistor and connected as an output is connected in an odd number of stages, and is connected in parallel between the drain and source of the N-channel transistor N1 and the gate terminal is connected to V SS . On the other hand, an N-channel transistor N3 biased to a high potential is further added.
【００１１】[0011]
【作用】すなわち、本発明においては、電圧制御により
伝達遅延時間を制御した反転回路を奇数段接続したリン
グ発振器型電圧制御発振器において、反転回路中の制御
電圧Ｖc によって制御されるＮチャネルトランジスタの
ドレイン・ソース間と並列にＮチャネルトランジスタを
接続し、そのゲート端子をソース電位に対して高電位に
バイアスする。That is, according to the present invention, in the ring oscillator type voltage controlled oscillator in which the inverting circuit whose transmission delay time is controlled by the voltage control is connected in odd stages, the N-channel transistor controlled by the control voltage V c in the inverting circuit is used. An N-channel transistor is connected in parallel with the drain and source, and its gate terminal is biased at a higher potential than the source potential.
【００１２】[0012]
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は、本発明の実施例に係るリング発振器型ＶＣ
Ｏに用いられる反転回路を示す回路図であり、図２は図
１に示す反転回路を用いてリング発振器型ＶＣＯを構成
した場合の回路図の一例であり、図３は図１に示した実
施例による回路の制御電圧Ｖc 対発振周波数ｆの特性図
である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a ring oscillator type VC according to an embodiment of the present invention.
2 is a circuit diagram showing an inverting circuit used for O, FIG. 2 is an example of a circuit diagram when a ring oscillator type VCO is configured using the inverting circuit shown in FIG. 1, and FIG. 3 is an embodiment shown in FIG. FIG. 7 is a characteristic diagram of control voltage V c vs. oscillation frequency f of a circuit according to an example.
【００１３】図１において、図１０で説明した従来技術
の反転回路に付記したものと同一のものについては同一
の名称を付記したので説明は省略する。図１において、
Ｐ１、Ｐ２、Ｎ１、Ｎ２は従来技術の反転回路と同一で
あるが、制御電圧Ｖc によって制御されるＮチャネルト
ランジスタＮ１のソース・ドレイン間と並列にＮチャネ
ルトランジスタＮ３を接続し、ゲート端子ＶB をソース
ＶSSに対して高電位（例えばＶDD）に接続するようにし
たものである。この反転回路においてはＮ３が常にオン
状態となる為、Ｎ１の制御電圧の大小とは無関係にＰ
１、Ｐ２、Ｎ２、Ｎ３により、ある伝達遅延時間を持っ
た回路として動作する。In FIG. 1, the same components as those of the prior art inverting circuit described in FIG. 10 are designated by the same names, and the description thereof will be omitted. In FIG.
P1, P2, N1, and N2 are the same as those of the conventional inversion circuit, but the N-channel transistor N3 is connected in parallel between the source and drain of the N-channel transistor N1 controlled by the control voltage V c , and the gate terminal V B is connected to a high potential (for example, V DD ) with respect to the source V SS . In this inverting circuit, N3 is always in the ON state, so P3 is independent of the control voltage of N1.
1, P2, N2, N3 operate as a circuit having a certain transmission delay time.
【００１４】よって、この反転回路を用いて図２に示す
ようなリング発振器型ＶCOを構成した場合、制御電圧Ｖ
c が低い時でもＮ１はオフ状態となっているが、多段の
反転回路が入力（前段の出力）電圧に応じてそれぞれＰ
１、Ｐ２によって充電動作をＮ２、Ｎ３によって放電動
作を行ない、図３に示した特性曲線のように低域周波数
で発振する。Therefore, when the ring oscillator type V CO as shown in FIG. 2 is constructed by using this inverting circuit, the control voltage V
Even when c is low, N1 is in the off state, but the multi-stage inverting circuit outputs P1 depending on the input (preceding stage output) voltage.
The charging operation is performed by 1 and P2, and the discharging operation is performed by N2 and N3, and oscillation is performed at a low frequency as shown by the characteristic curve in FIG.
【００１５】一方、制御電圧Ｖc が高い時は、Ｎ１もオ
ン状態となり放電時間がＮ２、Ｎ３に加えてＮ１により
加速され、一段当りのｔｐｄが短かくなり、発振周波数
が高くなるような周波数特性が得られる。On the other hand, when the control voltage V c is high, N1 is also in the ON state, and the discharge time is accelerated by N1 in addition to N2 and N3, the tpd per stage becomes short, and the oscillation frequency becomes high. The characteristics are obtained.
【００１６】以下に他の実施例について説明する。図４
に示す実施例は図１に示した回路に対して、Ｐ１のドレ
イン・ソース間に並列にＰチャネルトランジスタＰ３を
接続した回路である。Ｐ３のゲート端子は制御電圧Ｖc
のアナログ反転電圧（例えば、Ｖc が０〜５Ｖで変化さ
せた場合、Ｖc バーは５〜０Ｖに変化する）Ｖc バーが
印加される。図１０の従来例及び図１の実施例では、共
にＮチャネルトランジスタＮ１のみで発振周波数の制御
を行なっているために、発振出力波形はＬｏｗ区間のパ
ルスデューティが主に変化するもので、図４の実施例に
よれば、Ｎ１，Ｐ３のＰ／Ｎチャネルトランジスタによ
って相補的に制御を行なうので、発振出力波形は発振周
波数によらず、Ｈｉｇｈ／Ｌｏｗ区間のパルスデューテ
ィを合わせることが可能、かつ、Ｈｉｇｈ区間のパルス
デューティをも制御できるので、可変周波数帯域がより
フレキシブルにできる。Another embodiment will be described below. Figure 4
The embodiment shown in is a circuit in which a P-channel transistor P3 is connected in parallel between the drain and source of P1 in the circuit shown in FIG. The gate terminal of P3 has a control voltage V c
Of the analog inversion voltage of V c (for example, when V c changes from 0 to 5 V, V c changes from 5 to 0 V), V c bar is applied. In both the conventional example of FIG. 10 and the embodiment of FIG. 1, since the oscillation frequency is controlled only by the N-channel transistor N1, the pulse duty in the Low section of the oscillation output waveform mainly changes. According to the embodiment of the present invention, the complementary control is performed by the P / N channel transistors of N1 and P3, so that the oscillation output waveform can match the pulse duty in the High / Low section regardless of the oscillation frequency, and Since the pulse duty in the High section can also be controlled, the variable frequency band can be made more flexible.
【００１７】図５に示した実施例は図１に示した回路に
おいて、低域発振周波数設定用に接続したＮチャネルト
ランジスタＮ３のゲート端子を入力（前段の出力）に接
続した回路である。この実施例においては、制御電圧Ｖ
c が低い電圧でＮ１がオフしていてもＰ１，Ｐ２，Ｎ
２，Ｎ３にて決まる伝搬遅延時間を持った反転回路とし
て動作し、図１に示した実施例と同様な特性、効果が得
られる。The embodiment shown in FIG. 5 is a circuit in which the gate terminal of the N-channel transistor N3 connected for setting the low-frequency oscillation frequency is connected to the input (the output of the previous stage) in the circuit shown in FIG. In this embodiment, the control voltage V
Even if N1 is off at a low voltage of c, P1, P2, N
2 and N3 operate as an inverting circuit having a propagation delay time, and the same characteristics and effects as those of the embodiment shown in FIG. 1 are obtained.
【００１８】図６に示した実施例は図５に示した回路に
対して図４に示した実施例と同様に、反転電圧Ｖc バー
で制御されるＰチャネルトランジスタＰ３を追加したも
のである。The embodiment shown in FIG. 6 is similar to the embodiment shown in FIG. 4 in that the P-channel transistor P3 controlled by the inversion voltage V c is added to the circuit shown in FIG. ..
【００１９】図７に示した実施例は前記した実施例とは
構成が異なり、低域周波数設定用の反転回路をゲート端
子が全て共通の入力（前段の出力）に接続されたＰ１，
Ｐ２，Ｎ２，Ｎ３によって構成したものであり、図１に
示した実施例と同様な特性、効果が得られる。The embodiment shown in FIG. 7 is different from the above-mentioned embodiment in that the inverting circuit for setting the low frequency is connected to the common input (the output of the previous stage) with the gate terminals P1.
It is composed of P2, N2 and N3, and the same characteristics and effects as those of the embodiment shown in FIG. 1 can be obtained.
【００２０】さらに、図８に示した実施例は図７に示し
た回路に対して図４に示した実施例と同様に、反転電圧
Ｖc バーで制御されるＰチャネルトランジスタＰ３を追
加したものである。なお、図９（ａ）、（ｂ）はそれぞ
れ、制御電圧Ｖc に対するアナログ反転電圧Ｖc バーを
発生するための回路例を示す。Further, the embodiment shown in FIG. 8 is similar to the embodiment shown in FIG. 4 in that the P-channel transistor P3 controlled by the inversion voltage V c is added to the circuit shown in FIG. Is. 9A and 9B show examples of circuits for generating the analog inversion voltage V c bar with respect to the control voltage V c .
【００２１】なお、反転回路をＰチャネルとＮチャネル
のそれぞれのトランジスタを対象に入れ換えた場合にお
いても、本発明による実施例と同一の効果が得られる事
は言うまでも無い。Needless to say, even when the P-channel and N-channel transistors are replaced by the inverting circuit, the same effect as that of the embodiment of the present invention can be obtained.
【００２２】[0022]
【発明の効果】前述のごとく本発明によれば、従来技術
の反転回路中の制御電圧Ｖc によって制御されるＮチャ
ネルトランジスタのドレイン・ソース間に対して並列に
Ｎチャネルトランジスタを接続し、そのゲート端子をソ
ース電位に対して高電位にバイアスする事により、制御
電圧Ｖc が低下した場合においても、並列に接続したＮ
チャネルトランジスタが常にオン状態となっている為、
反転回路として動作するので電圧制御発振器の発振が停
止することは無い。As described above, according to the present invention, the N-channel transistor is connected in parallel between the drain and the source of the N-channel transistor controlled by the control voltage V c in the inverting circuit of the prior art, and By biasing the gate terminal to a high potential with respect to the source potential, N connected in parallel even when the control voltage V c drops.
Since the channel transistor is always on,
Since it operates as an inverting circuit, the oscillation of the voltage controlled oscillator does not stop.
【００２３】よって、従来技術のように特別な回路や外
付け部品を付加すること無く、電圧制御発振器の発振停
止を防止でき、システムが不安定になったり、誤動作を
おこすようなことが無くなると共に、並列に接続したＮ
チャネルトランジスタの素子寸法であるＷ（チャネル
幅）／Ｌ（チャネル長）を調整することにより容易に低
域発振周波数を設定可能なリング発振器型電圧制御発振
器が実現できる。Therefore, it is possible to prevent the oscillation of the voltage controlled oscillator from being stopped without adding a special circuit or external parts as in the prior art, and to prevent the system from becoming unstable or malfunctioning. , N connected in parallel
By adjusting W (channel width) / L (channel length) which is the element size of the channel transistor, a ring oscillator type voltage controlled oscillator in which the low band oscillation frequency can be easily set can be realized.
【図１】本発明によるリング発振器型電圧制御発振器に
用いられる一段分の反転回路を示した一実施例の回路図
である。FIG. 1 is a circuit diagram of an embodiment showing an inversion circuit for one stage used in a ring oscillator type voltage controlled oscillator according to the present invention.
【図２】図１の反転回路を奇数段接続してなるリング発
振器型電圧制御発振器の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a ring oscillator type voltage controlled oscillator in which the inverting circuit of FIG. 1 is connected in an odd number of stages.
【図３】図１に示した本発明の一実施例によるリング発
振器型電圧制御発振器の制御電圧Ｖc 対発振周波数ｆの
特性図である。FIG. 3 is a characteristic diagram of control voltage V c vs. oscillation frequency f of the ring oscillator type voltage controlled oscillator according to the embodiment of the present invention shown in FIG.
【図４】本発明の他の実施例を示す回路図である。FIG. 4 is a circuit diagram showing another embodiment of the present invention.
【図５】本発明の他の実施例を示す回路図である。FIG. 5 is a circuit diagram showing another embodiment of the present invention.
【図６】本発明の他の実施例を示す回路図である。FIG. 6 is a circuit diagram showing another embodiment of the present invention.
【図７】本発明の他の実施例を示す回路図である。FIG. 7 is a circuit diagram showing another embodiment of the present invention.
【図８】本発明の他の実施例を示す回路図である。FIG. 8 is a circuit diagram showing another embodiment of the present invention.
【図９】アナログ反転電圧の発生回路の例を示す構成図
である。FIG. 9 is a configuration diagram showing an example of an analog inversion voltage generation circuit.
【図１０】従来技術によるリング発振器型電圧制御発振
器を示す図である。FIG. 10 is a diagram showing a conventional ring oscillator type voltage controlled oscillator.
【図１１】図１０に示した従来技術によるリング発振器
型電圧制御発振器の制御電圧Ｖc対発振周波数ｆの特性
図である。11 is a characteristic diagram of control voltage V c vs. oscillation frequency f of the ring oscillator type voltage controlled oscillator according to the prior art shown in FIG.
Ｐ１，Ｐ２…Ｐチャネルトランジスタ、Ｎ１，Ｎ２，Ｎ
３…Ｎチャネルトランジスタ。P1, P2 ... P-channel transistors, N1, N2, N
3 ... N-channel transistor.
Claims (1)
DDの２つの電源を持ち、一端をＶDDに接続しゲート端子
をＶSSに接続したＰチャネルトランジスタＰ１と、 ＰチャネルトランジスタＰ１の他端に一端を接続しゲー
ト端子を前段の反転回路出力に接続したＰチャネルトラ
ンジスタＰ２と、 一端をＶSSに接続しゲート端子を伝達遅延時間制御用電
位ＶC 接続したＮチャネルトランジスタＮ１と、 ＮチャネルトランジスタＮ１の他端に一端を接続しゲー
ト端子を前段の反転回路出力に接続したＮチャネルトラ
ンジスタＮ２とを具備し、ＰチャネルトランジスタＰ２
の他端とＮチャネルトランジスタＮ２の他端を接続して
出力とした反転回路を奇数段接続して成るリング発振器
型電圧制御発振器において、 前記ＮチャネルトランジスタＮ１のドレイン・ソース間
に並列に接続されかつ、ゲート端子をＶSSに対して高電
位にバイアスしたＮチャネルトランジスタＮ３をさらに
付加したことを特徴とするリング発振器型電圧制御発振
器。1. A high potential V with respect to ground potentials V SS and V SS
It has two power DD, a gate terminal connected at one end to the V DD and P-channel transistors P1 connected to V SS, a gate terminal connected to one end to the other end of the P-channel transistor P1 in front of the inverting circuit output Connected P-channel transistor P2, N-channel transistor N1 whose one end is connected to V SS and whose gate terminal is connected to the transmission delay time controlling potential V C , and one end which is connected to the other end of N-channel transistor N1 And an N-channel transistor N2 connected to the output of the inverting circuit of
Of the N-channel transistor N2 and the other end of the N-channel transistor N2 connected as an output in an odd number of stages, the ring-oscillator type voltage-controlled oscillator is connected in parallel between the drain and source of the N-channel transistor N1. A ring oscillator type voltage controlled oscillator further comprising an N channel transistor N3 whose gate terminal is biased at a high potential with respect to V SS .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003020A JPH05191221A (en) | 1992-01-10 | 1992-01-10 | Ring oscillator type voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003020A JPH05191221A (en) | 1992-01-10 | 1992-01-10 | Ring oscillator type voltage controlled oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191221A true JPH05191221A (en) | 1993-07-30 |
Family
ID=11545652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4003020A Pending JPH05191221A (en) | 1992-01-10 | 1992-01-10 | Ring oscillator type voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191221A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0856158A (en) * | 1994-08-12 | 1996-02-27 | Nec Corp | Voltage controlled oscillator |
| US6724268B2 (en) | 2001-12-21 | 2004-04-20 | Denso Corporation | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator |
| US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
-
1992
- 1992-01-10 JP JP4003020A patent/JPH05191221A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0856158A (en) * | 1994-08-12 | 1996-02-27 | Nec Corp | Voltage controlled oscillator |
| US6724268B2 (en) | 2001-12-21 | 2004-04-20 | Denso Corporation | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator |
| US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469116A (en) | Clock generator circuit with low current frequency divider | |
| CA2159762C (en) | Duty cycled control implemented within a frequency synthesizer | |
| US20050258911A1 (en) | Ring oscillation circuit | |
| JPH08139597A (en) | Clock generation circuit | |
| JP2000059181A (en) | Voltage controlled oscillator | |
| US20030117202A1 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
| US7015766B1 (en) | CMOS voltage-controlled oscillator (VCO) with a current-adaptive resistor for improved linearity | |
| US5545941A (en) | Crystal oscillator circuit | |
| KR100293769B1 (en) | Charge pumping circuit and PLL frequency synthesizer | |
| KR100214548B1 (en) | Voltage controlled oscillator | |
| JP3201339B2 (en) | Oscillation circuit | |
| JP2743853B2 (en) | Current source circuit | |
| US20020067215A1 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| JPH05191221A (en) | Ring oscillator type voltage controlled oscillator | |
| US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
| US11637549B2 (en) | Replica circuit and oscillator including the same | |
| US7321270B2 (en) | Current-controlled CMOS ring oscillator circuit | |
| JP3087683B2 (en) | Voltage controlled oscillator | |
| JP2001094418A (en) | Voltage controlled oscillator | |
| JP3512137B2 (en) | Voltage controlled oscillator and PLL circuit | |
| US6414556B1 (en) | Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation | |
| JPH0427729B2 (en) | ||
| JP4455734B2 (en) | Oscillator circuit | |
| JP2001094404A (en) | Voltage controlled delay circuit | |
| JPH07202646A (en) | Voltage controlled oscillation circuit |