JPH05182999A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05182999A
JPH05182999A JP3356764A JP35676491A JPH05182999A JP H05182999 A JPH05182999 A JP H05182999A JP 3356764 A JP3356764 A JP 3356764A JP 35676491 A JP35676491 A JP 35676491A JP H05182999 A JPH05182999 A JP H05182999A
Authority
JP
Japan
Prior art keywords
glass
potting
semiconductor element
temperature glass
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3356764A
Other languages
English (en)
Inventor
Takashi Nakayama
高志 中山
Hideo Yamamoto
秀男 山本
Hiroshi Suzushima
浩 鈴島
Yoshiro Nishimura
芳郎 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP3356764A priority Critical patent/JPH05182999A/ja
Publication of JPH05182999A publication Critical patent/JPH05182999A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 耐湿性及び耐熱応力性に優れたポッティング
封止型半導体装置を提供する。 【構成】 基板１上に半導体素子２を搭載し、ワイヤ３
でボンディングしたのち、半導体素子２及びワイヤ３と
その接続部の周囲を、常温ガラス４でポッティング封止
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に半導体素子に封止材を滴下して得られるポッティン
グ封止型半導体装置に関する。
【０００２】
【従来の技術】一般にポッティング封止型半導体装置
は、図７に示すように、基板101 上に半導体素子102 を
搭載し、ワイヤ103 で所定の電気的接続を行ったのち、
封止樹脂104 を滴下して硬化させることで得られるよう
になっている。
【０００３】ところで、封止樹脂としては、エポキシ系
樹脂，フェノール系樹脂等が用いられるが、その性質上
吸湿は避けられない。そこで、特開昭６１−１９１５４
号においては、図８に示すように、内部に耐湿性の優れ
た樹脂のプリコート層105 を用いることが提案されてい
る。また封止樹脂と半導体素子との熱膨張係数の違いに
よる熱応力を緩和するために、特開昭６４−２７２４９
号に開示されているように、内部にシリコン樹脂をバッ
ファとして用いることもある。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
にプリコート層を設けたり、バッファ層を設ける構成に
おいては、ポッティング工程を２度行わなければならな
いという煩雑さが生じてくる。またシリコン樹脂は耐熱
応力性には優れているものの、密着性は劣っており、そ
のため封止樹脂との界面及び半導体素子との界面が剥が
れ易く、結局水分の侵入を許してしまうという問題点が
ある。
【０００５】本発明は、従来のポッティング封止型半導
体装置における上記問題点を解消するためになされたも
ので、ポッティング時の煩雑さを解消し、しかも耐熱
性，耐熱応力性に優れたポッティング封止型半導体装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、配線回路が施されたベース部材
上に少なくとも１個の半導体素子を搭載し、半導体素子
と配線回路とを電気的に接続し、半導体素子及び電気的
接続部並びにその周辺部をポッティング封止した半導体
装置において、前記ポッティング封止材として常温ガラ
スを用いるものである。
【０００７】常温ガラス（SiＯ2 ）は、常温でのポッテ
ィング時には封止樹脂と同様の流動性をもっており、20
0 ℃以下の封止樹脂とほぼ同様の低温で硬化が可能で、
硬化すると完全なガラスになるもので、時間はかかるが
常温でも硬化する。
【０００８】したがって、上記のようにポッティング封
止材として樹脂の代わりに常温ガラスを用いた場合、ガ
ラスという性質上、吸湿は皆無といってよく、その結
果、内部に耐湿性の優れた樹脂を用いる必要はなく、２
度ポッティングを行う煩雑さが解消されると共に、飛躍
的な耐湿性の向上を計ることができる。また常温ガラス
の熱膨張係数が半導体素子に近いので、中間にバッファ
を用いる必要もなく、耐熱応力性の優れた半導体装置が
得られる。なお常温ガラスは、通常は透明であるが顔料
を混入することにより着色が可能であり、遮光封止への
応用が可能となる。
【０００９】
【実施例】次に実施例について説明する。図１は、本発
明に係る半導体装置の第１実施例を示す断面図である。
図において、１は基板で、該基板１上に半導体素子２を
搭載し、ワイヤ３でボンディングしたのち、半導体素子
２及びワイヤ３とその接続部の周囲を、常温ガラス４で
ポッティング封止する。常温ガラス４は吸湿しないため
耐湿性が向上し、また半導体素子２と熱膨張係数が近い
ため、耐熱応力性も向上する。また常温ガラス４に顔料
を入れて着色することにより、遮光の役割も果たさせる
ことができる。
【００１０】図２は、第２実施例を示す断面図である。
この実施例は、基板１上に半導体素子２を搭載し、ワイ
ヤ３でボンディングする点は第１実施例と同様である
が、基板１上にポッティング枠５を設けて常温ガラス４
でポッティング封止するものである。この実施例は第１
実施例と同様の効果が得られるほかに、ポッティング枠
５によりポッティング封止の常温ガラス４の形状，高さ
を制御することができ、また表面の平坦度も期待でき
る。なおポッティング枠５は常温ガラス４の硬化後に取
り除いてもよい。
【００１１】図３は、第３実施例を示す断面図である。
この実施例は、基板１に搭載する半導体素子と基板１と
の電気的接続をバンプ６を用いて行っているものに本発
明を適用したもので、ワイヤを用いていないため実装面
積を小さくできるという利点が得られる。更に基板１と
して透明な部材を用いた場合には、光センサの封止に適
用することができる。
【００１２】図４は、第４実施例を示す断面図である。
この実施例は、図３に示した第３実施例において、半導
体素子２の裏面を除いて、その側面及び下面のみを常温
ガラス４でポッティング封止したもので、第３実施例よ
り更に小型化を計ることができる。
【００１３】図５は、第５実施例を示す断面図である。
この実施例は、ベース部材として基板の代わりにキャビ
ティ付のパッケージ７を用い、該パッケージ７に半導体
素子２を搭載し、ワイヤ３でボンディングしたのち、パ
ッケージ７のキャビティ内に常温ガラス４をポッティン
グ封止したものである。この実施例は、パッケージ７の
キャビティ内に常温ガラス４をポッティングするだけで
簡単に半導体装置を得ることができ、また図２に示した
第２実施例と同様に、表面の平坦度が期待できるため、
表面にガラス板を貼り付けるというような従来の方法を
とらなくても、例えばラインセンサ，イメージセンサ等
の光センサにも応用が可能である。
【００１４】図６は、第６実施例を示す断面図である。
この実施例は、図５に示した第５実施例において、半導
体素子２上に透明ガラス８を設け、該透明ガラス８の表
面を除いてパッケージ７のキャビティ内に常温ガラス４
をポッティング封止したものである。この場合、常温ガ
ラス４に顔料を混合し着色することにより、常温ガラス
封止部分は遮光され、透明ガラス８部分のみを透光性に
することができ、この構成はＥＰＲＯＭ等のポッティン
グ封止に適用が可能となる。また透明ガラス８の代わり
に、各種フィルタを用いることにより、例えばＵＶカッ
トフィルタ付のラインセンサや、カラーフィルタ付のイ
メージセンサへの応用が可能である。
【００１５】なお上記第５及び第６実施例においては、
キャビティ付のパッケージを用いたものを示したが、キ
ャビティ付の基板を用いても同様な効果が勿論得られ
る。
【００１６】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、ポッティング封止材に常温ガラスを用
いたので、吸湿せず耐湿性が向上し、また常温ガラスと
半導体素子の熱膨張係数が近いため耐熱応力性が向上
し、しかも常温ガラスは、常温でも硬化が可能であるた
め、熱に弱い半導体素子のポッティング封止が可能であ
る。通常の硬化封止は、150 ℃程度の加熱でよく、特別
の封止炉等を必要とせず、樹脂封止と同じレベルで高信
頼性，長寿命の半導体装置が得られる。また常温ガラス
は顔料を混入することにより着色できるため、一般のＩ
Ｃの封止から光センサの封止まで、幅広く応用すること
ができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１実施例を示す断
面図である。
【図２】第２実施例を示す断面図である。
【図３】第３実施例を示す断面図である。
【図４】第４実施例を示す断面図である。
【図５】第５実施例を示す断面図である。
【図６】第６実施例を示す断面図である。
【図７】従来の半導体装置の構成例を示す断面図であ
る。
【図８】従来の半導体装置の他の構成例を示す断面図で
ある。
【符号の説明】
１ 基板 ２ 半導体素子 ３ ワイヤ ４ 常温ガラス ５ ポッティング枠 ６ バンプ ７ キャビティ付パッケージ ８ 透明ガラス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 芳郎 東京都渋谷区幡ケ谷２丁目43番２号 オリ ンパス光学工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 配線回路が施されたベース部材上に少な
    くとも１個の半導体素子を搭載し、半導体素子と配線回
    路とを電気的に接続し、半導体素子及び電気的接続部並
    びにその周辺部をポッティング封止した半導体装置にお
    いて、前記ポッティング封止材として常温ガラスを用い
    たことを特徴とする半導体装置。
  2. 【請求項２】 前記半導体素子と配線回路とは、金属配
    線又は突起電極を介して電気的に接続されていることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ベース部材は、基板又はキャビティ
    付のパッケージ又はキャビティ付の基板であることを特
    徴とする請求項１又は２記載の半導体装置。
  4. 【請求項４】 前記常温ガラスは、顔料が混合され着色
    されていることを特徴とする請求項１〜３のいずれか１
    項に記載の半導体装置。
JP3356764A 1991-12-26 1991-12-26 半導体装置 Withdrawn JPH05182999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3356764A JPH05182999A (ja) 1991-12-26 1991-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3356764A JPH05182999A (ja) 1991-12-26 1991-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH05182999A true JPH05182999A (ja) 1993-07-23

Family

ID=18450656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3356764A Withdrawn JPH05182999A (ja) 1991-12-26 1991-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH05182999A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189282A (ja) * 2006-01-11 2007-07-26 Epson Toyocom Corp 圧電デバイスとその製造方法
JP2014016434A (ja) * 2012-07-06 2014-01-30 Citizen Finetech Miyota Co Ltd 液晶表示デバイス
JP2017500979A (ja) * 2014-01-23 2017-01-12 セント・ジュード・メディカル，カーディオロジー・ディヴィジョン，インコーポレイテッド 高強度の接合継手を含む医療装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189282A (ja) * 2006-01-11 2007-07-26 Epson Toyocom Corp 圧電デバイスとその製造方法
JP2014016434A (ja) * 2012-07-06 2014-01-30 Citizen Finetech Miyota Co Ltd 液晶表示デバイス
JP2017500979A (ja) * 2014-01-23 2017-01-12 セント・ジュード・メディカル，カーディオロジー・ディヴィジョン，インコーポレイテッド 高強度の接合継手を含む医療装置およびその製造方法
US10182863B2 (en) 2014-01-23 2019-01-22 St. Jude Medical, Cardiology Division, Inc. Medical devices including high strength bond joints and methods of making same
US10716622B2 (en) 2014-01-23 2020-07-21 St. Jude Medical, Cardiology Division, Inc. Medical devices including high strength bond joints and methods of making same

Similar Documents

Publication Publication Date Title
US4710797A (en) Erasable and programable read only memory devices
JP3507251B2 (ja) 光センサｉｃパッケージおよびその組立方法
US7274094B2 (en) Leadless packaging for image sensor devices
US6774481B2 (en) Solid-state image pickup device
JP2006332680A (ja) イメージセンサをパッケージングするための方法及びパッケージングされたイメージセンサ
JP3173586B2 (ja) 全モールド型固体撮像装置およびその製造方法
JP2008192769A (ja) 樹脂封止型半導体受光素子、樹脂封止型半導体受光素子の製造方法、及び樹脂封止型半導体受光素子を用いた電子機器
JPH0621414A (ja) 固体撮像装置とその製造方法
JPS62273768A (ja) 固体撮像装置
JPH05182999A (ja) 半導体装置
JP4730135B2 (ja) 画像センサパッケージ
JP3816114B2 (ja) 光結合装置
JPH02229453A (ja) 半導体装置及びその製造方法
JP2561329B2 (ja) 光結合型半導体装置
JPS62190776A (ja) 光電変換装置
US20050167773A1 (en) Semiconductor element for solid state image sensing device and solid state image sensing device using the same
JP2009164362A (ja) 固体撮像装置及びその製造方法
JP2878875B2 (ja) Ｃｃｄモジュール
JPH05183072A (ja) 半導体装置
JPH04114456A (ja) 光電変換装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPS6062279A (ja) 固体撮像装置
JPH05183071A (ja) 半導体装置
JPH02103967A (ja) 光センサ用パッケージ
JPH025553A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311