JPH05182853A - 平面型磁気素子の製造方法 - Google Patents
平面型磁気素子の製造方法Info
- Publication number
- JPH05182853A JPH05182853A JP37292A JP37292A JPH05182853A JP H05182853 A JPH05182853 A JP H05182853A JP 37292 A JP37292 A JP 37292A JP 37292 A JP37292 A JP 37292A JP H05182853 A JPH05182853 A JP H05182853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- temperature
- magnetic
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Thin Magnetic Films (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】 （修正有）
【目的】薄膜プロセスを利用して平面型磁気素子を製造
する場合に、基板として用いられるウェハの大きさにか
かわらず、ウェハの反りを低減する。 【構成】基板上に、磁性膜３、絶縁膜４、コイル導体
５、絶縁膜６、磁性膜７を成膜する工程を有する平面型
磁気素子の製造方法において、基板の温度を成膜後の反
りが生じないように低温例えば１００℃以下に維持す
る。
する場合に、基板として用いられるウェハの大きさにか
かわらず、ウェハの反りを低減する。 【構成】基板上に、磁性膜３、絶縁膜４、コイル導体
５、絶縁膜６、磁性膜７を成膜する工程を有する平面型
磁気素子の製造方法において、基板の温度を成膜後の反
りが生じないように低温例えば１００℃以下に維持す
る。
Description
【０００１】
【産業上の利用分野】本発明は平面インダクタや平面ト
ランスなどの平面型磁気素子の製造方法に関する。
ランスなどの平面型磁気素子の製造方法に関する。
【０００２】
【従来の技術】近年、各種電子機器の小形化が盛んに進
められ、これに伴って機器全体に占める電源部の容積比
率が増大する傾向にある。これは各種の回路がＬＳＩ化
される一方で、電源部に必須の回路要素であるインダク
タやトランスなどの磁気部品の小形・集積化が遅れてい
るためである。
められ、これに伴って機器全体に占める電源部の容積比
率が増大する傾向にある。これは各種の回路がＬＳＩ化
される一方で、電源部に必須の回路要素であるインダク
タやトランスなどの磁気部品の小形・集積化が遅れてい
るためである。
【０００３】インダクタやトランスなどの磁気素子を小
形化するために、これらの磁気素子を平面型にすること
が試みられている。従来、平面型インダクタとしては、
スパイラル平面コイルの両面を絶縁体層で挟み、さらに
これらの両面を磁性体で挟んだ構造のものが知られてい
る。同様に、平面型トランスとしては、絶縁体層を介し
て１次側のスパイラル平面コイルと２次側のスパイラル
平面コイルとを形成し、これらの両面を絶縁体層で挟
み、さらにこれらの両面を磁性体層で挟んだ構造のもの
が知られている。なお、スパイラル平面コイルは、１層
のスパイラル平面コイル導体からなるものでもよいし、
絶縁体層の両面に２層のスパイラル状コイル導体を形成
して発生磁界が同一方向となるように接続したものでも
よい。
形化するために、これらの磁気素子を平面型にすること
が試みられている。従来、平面型インダクタとしては、
スパイラル平面コイルの両面を絶縁体層で挟み、さらに
これらの両面を磁性体で挟んだ構造のものが知られてい
る。同様に、平面型トランスとしては、絶縁体層を介し
て１次側のスパイラル平面コイルと２次側のスパイラル
平面コイルとを形成し、これらの両面を絶縁体層で挟
み、さらにこれらの両面を磁性体層で挟んだ構造のもの
が知られている。なお、スパイラル平面コイルは、１層
のスパイラル平面コイル導体からなるものでもよいし、
絶縁体層の両面に２層のスパイラル状コイル導体を形成
して発生磁界が同一方向となるように接続したものでも
よい。
【０００４】これらの平面型磁気素子については、Ｈｉ
ｇｈ−Ｆｒｅｑｕｅｎｃｙ ｏｆａ Ｐｌａｎａｒ−Ｔ
ｙｐｅ Ｍｉｃｒｏｔｒａｎｓｄｕｃｅｒ ａｎｄ Ｉ
ｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ Ｍｕｌｔｉｌａ
ｙｅｒｅｄ Ｓｗｉｔｃｈｉｎｇ Ｒｅｇｕｌａｔｉｏ
ｎｓ；Ｋ．Ｙａｍａｓａｗａ ｅｔ ａｌ．，ＩＥＥＥ
Ｔｒａｎｓ．Ｍａｇ．，Ｖｏｌ．２６，Ｎｏ．３，Ｍ
ａｙ １９９０，ｐｐ．１２０４−１２０９に報告され
ている。また、同様の平面型磁気素子は、米国特許第
４，８０３，６０９号にも開示されている。しかし、こ
れらの平面型磁気素子は、動作に対する損失が大きく、
集積化にも限界がある。
ｇｈ−Ｆｒｅｑｕｅｎｃｙ ｏｆａ Ｐｌａｎａｒ−Ｔ
ｙｐｅ Ｍｉｃｒｏｔｒａｎｓｄｕｃｅｒ ａｎｄ Ｉ
ｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ Ｍｕｌｔｉｌａ
ｙｅｒｅｄ Ｓｗｉｔｃｈｉｎｇ Ｒｅｇｕｌａｔｉｏ
ｎｓ；Ｋ．Ｙａｍａｓａｗａ ｅｔ ａｌ．，ＩＥＥＥ
Ｔｒａｎｓ．Ｍａｇ．，Ｖｏｌ．２６，Ｎｏ．３，Ｍ
ａｙ １９９０，ｐｐ．１２０４−１２０９に報告され
ている。また、同様の平面型磁気素子は、米国特許第
４，８０３，６０９号にも開示されている。しかし、こ
れらの平面型磁気素子は、動作に対する損失が大きく、
集積化にも限界がある。
【０００５】さらに、これらの平面型磁気素子を小形化
するには、半導体製造プロセスと同様に薄膜プロセスを
利用して製造することが検討されている。この場合、コ
イル導体材料としてＡｌまたはＡｌ合金を用いるとする
と、使用周波数が１００ＭＨｚの場合約１０μｍ、１Ｇ
Ｈｚの場合約３μｍという比較的厚いコイル導体薄膜を
堆積し、これをパターン加工した後、コイル導体間に絶
縁物を埋め込む工程が必要となる。しかしながら、半導
体ウェハ全体に反りが生じ、実用化の妨げとなってい
る。
するには、半導体製造プロセスと同様に薄膜プロセスを
利用して製造することが検討されている。この場合、コ
イル導体材料としてＡｌまたはＡｌ合金を用いるとする
と、使用周波数が１００ＭＨｚの場合約１０μｍ、１Ｇ
Ｈｚの場合約３μｍという比較的厚いコイル導体薄膜を
堆積し、これをパターン加工した後、コイル導体間に絶
縁物を埋め込む工程が必要となる。しかしながら、半導
体ウェハ全体に反りが生じ、実用化の妨げとなってい
る。
【０００６】
【発明が解決しようとする課題】本発明の目的は、半導
体製造プロセスと同様に薄膜プロセスを利用して平面型
磁気素子を製造する場合に、基板として用いられるウェ
ハの大きさにかかわらず、ウェハの反りを低減できる方
法を提供する。
体製造プロセスと同様に薄膜プロセスを利用して平面型
磁気素子を製造する場合に、基板として用いられるウェ
ハの大きさにかかわらず、ウェハの反りを低減できる方
法を提供する。
【０００７】
【課題を解決するための手段と作用】本発明者らの研究
によれば、このような反りは、線膨張係数の異なる膜厚
の厚い数種類の薄膜が積層される結果、薄膜の内部応力
に起因して基板として用いられる
によれば、このような反りは、線膨張係数の異なる膜厚
の厚い数種類の薄膜が積層される結果、薄膜の内部応力
に起因して基板として用いられる
【０００８】これを解消するための本発明の平面型磁気
素子の製造方法は、基板上に、磁性膜、絶縁膜、コイル
導体、絶縁膜、磁性膜が積層された構造を成膜する工程
を有する平面型磁気素子の製造方法において、前記基板
の温度を例えば１００℃以下という低温に設定すること
により、成膜後の状態での反りを防止することを特徴と
するものである。以下、本発明をさらに詳細に説明す
る。
素子の製造方法は、基板上に、磁性膜、絶縁膜、コイル
導体、絶縁膜、磁性膜が積層された構造を成膜する工程
を有する平面型磁気素子の製造方法において、前記基板
の温度を例えば１００℃以下という低温に設定すること
により、成膜後の状態での反りを防止することを特徴と
するものである。以下、本発明をさらに詳細に説明す
る。
【０００９】平面型磁気素子、例えば図１に示すマイク
ロインダクタは以下のようにして製造される。まず、適
当な基板例えばＳｉウェハ１を用意する。通常、この基
板の表面には、基板とその上に形成される磁性膜とを絶
縁するために絶縁膜例えば熱酸化膜２を設ける。このよ
うな基板上に、下部の磁性膜３、下部の絶縁膜４、およ
びコイル導体となる金属薄膜を順次成膜する。次に、金
属薄膜をパターニングしてコイル導体５を形成する。こ
のコイル導体５の間隙および上部に上部の絶縁膜６を成
膜し、さらにこの絶縁膜６上に上部の磁性膜７を形成す
る。
ロインダクタは以下のようにして製造される。まず、適
当な基板例えばＳｉウェハ１を用意する。通常、この基
板の表面には、基板とその上に形成される磁性膜とを絶
縁するために絶縁膜例えば熱酸化膜２を設ける。このよ
うな基板上に、下部の磁性膜３、下部の絶縁膜４、およ
びコイル導体となる金属薄膜を順次成膜する。次に、金
属薄膜をパターニングしてコイル導体５を形成する。こ
のコイル導体５の間隙および上部に上部の絶縁膜６を成
膜し、さらにこの絶縁膜６上に上部の磁性膜７を形成す
る。
【００１０】下部および上部の磁性膜の材料は特に限定
されないが、六方晶もしくは立方晶のＣｏ、Ｃｏ合金も
しくはＣｏ系アモルファス合金、または体心立方もしく
は面心立方のＦｅ、Ｆｅ合金（特にＦｅ−Ｃｏ系合金）
もしくはＦｅの炭化物もしくは窒化物が挙げられる。磁
性膜を成膜するには、真空蒸着、熱分解過程を伴う化学
的気相成長法、または直流、高周波もしくはマイクロ波
などによって励起されたプラズマを用いた成膜法が用い
られる。より具体的には、通常の真空蒸着法、ＭＢＥ、
ＭＯＭＢＥ、熱ＣＶＤ、ＭＯＣＶＤ、直流スパッタリン
グ、直流マグネトロンスパッタリング、高周波スパッタ
リング、高周波マグネトロンスパッタリング、ＥＣＲス
パッタリング、マイクロ波スパッタリング、イオンビー
ムスパッタリング、直流プラズマＣＶＤ、高周波プラズ
マＣＶＤ、マイクロ波プラズマＣＶＤなどが挙げられ
る。なお、液相を用いたメッキ法などを用いてもよい。
されないが、六方晶もしくは立方晶のＣｏ、Ｃｏ合金も
しくはＣｏ系アモルファス合金、または体心立方もしく
は面心立方のＦｅ、Ｆｅ合金（特にＦｅ−Ｃｏ系合金）
もしくはＦｅの炭化物もしくは窒化物が挙げられる。磁
性膜を成膜するには、真空蒸着、熱分解過程を伴う化学
的気相成長法、または直流、高周波もしくはマイクロ波
などによって励起されたプラズマを用いた成膜法が用い
られる。より具体的には、通常の真空蒸着法、ＭＢＥ、
ＭＯＭＢＥ、熱ＣＶＤ、ＭＯＣＶＤ、直流スパッタリン
グ、直流マグネトロンスパッタリング、高周波スパッタ
リング、高周波マグネトロンスパッタリング、ＥＣＲス
パッタリング、マイクロ波スパッタリング、イオンビー
ムスパッタリング、直流プラズマＣＶＤ、高周波プラズ
マＣＶＤ、マイクロ波プラズマＣＶＤなどが挙げられ
る。なお、液相を用いたメッキ法などを用いてもよい。
【００１１】下部および上部の絶縁膜としては、誘電率
の比較的低いものが選択され、ＳｉＯ2 、Ｔａ2 Ｏ5 、
無定型炭素（水素化炭素）などが挙げられる。絶縁膜を
成膜するには、ＭＯＭＢＥ、熱ＣＶＤ、ＭＯＣＶＤ、高
周波スパッタリング、高周波マグネトロンスパッタリン
グ、ＥＣＲスパッタリング、マイクロ波スパッタリン
グ、イオンビームスパッタリング、高周波プラズマＣＶ
Ｄ、マイクロ波プラズマＣＶＤなどの方法が挙げられ
る。なお、スピンコート法によってポリイミドを形成し
てもよい。
の比較的低いものが選択され、ＳｉＯ2 、Ｔａ2 Ｏ5 、
無定型炭素（水素化炭素）などが挙げられる。絶縁膜を
成膜するには、ＭＯＭＢＥ、熱ＣＶＤ、ＭＯＣＶＤ、高
周波スパッタリング、高周波マグネトロンスパッタリン
グ、ＥＣＲスパッタリング、マイクロ波スパッタリン
グ、イオンビームスパッタリング、高周波プラズマＣＶ
Ｄ、マイクロ波プラズマＣＶＤなどの方法が挙げられ
る。なお、スピンコート法によってポリイミドを形成し
てもよい。
【００１２】コイル導体となる金属薄膜の材料として
は、Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｇ、Ｗ
などが挙げられる。金属薄膜を成膜するには、通常の真
空蒸着法、熱ＣＶＤ、ＭＯＣＶＤ、直流スパッタリン
グ、直流マグネトロンスパッタリング、高周波スパッタ
リング、高周波マグネトロンスパッタリング、ＥＣＲス
パッタリング、マイクロ波スパッタリング、イオンビー
ムスパッタリング、直流プラズマＣＶＤ、高周波プラズ
マＣＶＤ、マイクロ波プラズマＣＶＤなどの方法が用い
られる。また、液相を用いたメッキ法などを用いてもよ
い。金属薄膜をパターニングしてコイル導体を形成する
には、一般的にマグネトロンＲＩＥが用いられるが、リ
フトオフ法などを用いてもよい。
は、Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金、Ａｕ、Ａｇ、Ｗ
などが挙げられる。金属薄膜を成膜するには、通常の真
空蒸着法、熱ＣＶＤ、ＭＯＣＶＤ、直流スパッタリン
グ、直流マグネトロンスパッタリング、高周波スパッタ
リング、高周波マグネトロンスパッタリング、ＥＣＲス
パッタリング、マイクロ波スパッタリング、イオンビー
ムスパッタリング、直流プラズマＣＶＤ、高周波プラズ
マＣＶＤ、マイクロ波プラズマＣＶＤなどの方法が用い
られる。また、液相を用いたメッキ法などを用いてもよ
い。金属薄膜をパターニングしてコイル導体を形成する
には、一般的にマグネトロンＲＩＥが用いられるが、リ
フトオフ法などを用いてもよい。
【００１３】以上の工程において、プロセス温度と室温
との差により体積変化が生じたり、薄膜中に生成した各
種の格子欠陥が比較的高いプロセス温度を経験すること
により緩和されて体積変化が生じると、基板の反りが引
き起こされる。
との差により体積変化が生じたり、薄膜中に生成した各
種の格子欠陥が比較的高いプロセス温度を経験すること
により緩和されて体積変化が生じると、基板の反りが引
き起こされる。
【００１４】本発明においては、すべての成膜プロセス
において、基板の温度を１００℃以下、好ましくは室温
付近の温度にほぼ一定に保つ。基板温度を比較的低温で
ほぼ一定に保つには、基板ホルダの裏面に、電子冷却素
子、水冷ジャケットなどを設け、設定温度が維持される
ように温度センサによりフィードバック制御する。この
ような制御機構を図２および図３を参照してより具体的
に説明する。
において、基板の温度を１００℃以下、好ましくは室温
付近の温度にほぼ一定に保つ。基板温度を比較的低温で
ほぼ一定に保つには、基板ホルダの裏面に、電子冷却素
子、水冷ジャケットなどを設け、設定温度が維持される
ように温度センサによりフィードバック制御する。この
ような制御機構を図２および図３を参照してより具体的
に説明する。
【００１５】図２において、基板１は基板ホルダ１１上
に載置される。基板ホルダ１１の裏面には、複数個の電
子冷却素子１２が配置される。各電子冷却素子１２の交
点には温度センサ１３が設けられ、これらの温度センサ
１３により電子冷却素子１２のオン−オフが制御され
る。電子冷却素子１２の放熱側にはヒートパイプ１４さ
らに水冷ジャケット１５が設けられ、積極的に熱を外部
へ逃がす。図３において、基板１は基板ホルダ１１上に
載置される。基板ホルダ１１の裏面には、複数個の水冷
ジャケット１６が配置される。各水冷ジャケット１６の
交点には温度センサ１３が設けられ、これらの温度セン
サ１３により水冷ジャケット１６内に流される水の温度
や量が制御される。いずれの場合も、静電チャックを用
いるか、またはインジウムを用いて接着するなどの方法
により、基板１は基板ホルダ１１に密着される。
に載置される。基板ホルダ１１の裏面には、複数個の電
子冷却素子１２が配置される。各電子冷却素子１２の交
点には温度センサ１３が設けられ、これらの温度センサ
１３により電子冷却素子１２のオン−オフが制御され
る。電子冷却素子１２の放熱側にはヒートパイプ１４さ
らに水冷ジャケット１５が設けられ、積極的に熱を外部
へ逃がす。図３において、基板１は基板ホルダ１１上に
載置される。基板ホルダ１１の裏面には、複数個の水冷
ジャケット１６が配置される。各水冷ジャケット１６の
交点には温度センサ１３が設けられ、これらの温度セン
サ１３により水冷ジャケット１６内に流される水の温度
や量が制御される。いずれの場合も、静電チャックを用
いるか、またはインジウムを用いて接着するなどの方法
により、基板１は基板ホルダ１１に密着される。
【００１６】基板温度の面内ばらつきを少なくするため
には、図２の電子冷却素子１２または図３の水冷ジャケ
ット１６を複数個設けることが好ましい。例えば、５イ
ンチウェハ用の正方形基板ホルダでは、少なくとも各辺
を４等分し合計１６個の電子冷却素子１２または水冷ジ
ャケット１６を設けることが好ましい。この場合、分割
された各ユニットの交点に９個の温度センサが設けられ
る。分割数が多くなればなるほど、精密な温度制御が可
能となり、基板温度の面内ばらつきを少なくできること
はもちろんである。
には、図２の電子冷却素子１２または図３の水冷ジャケ
ット１６を複数個設けることが好ましい。例えば、５イ
ンチウェハ用の正方形基板ホルダでは、少なくとも各辺
を４等分し合計１６個の電子冷却素子１２または水冷ジ
ャケット１６を設けることが好ましい。この場合、分割
された各ユニットの交点に９個の温度センサが設けられ
る。分割数が多くなればなるほど、精密な温度制御が可
能となり、基板温度の面内ばらつきを少なくできること
はもちろんである。
【００１７】本発明では、すべての成膜プロセスにおい
て、基板温度を精密に制御して１００℃以下好ましくは
室温付近の温度にほぼ一定に保つので、内部応力の発生
原因を取り除いて基板の反りを低減でき、理想的なデバ
イスを製造できる。
て、基板温度を精密に制御して１００℃以下好ましくは
室温付近の温度にほぼ一定に保つので、内部応力の発生
原因を取り除いて基板の反りを低減でき、理想的なデバ
イスを製造できる。
【００１８】
【実施例】以下、本発明の実施例を説明する。 実施例１
【００１９】５インチのＳｉウェハの表面に熱酸化膜を
形成した。この基板を図２に示すような基板ホルダ上に
載置した。この基板ホルダの裏面には２５個の電子冷却
素子が設けられて小さなブロックに分割されており、各
ブロックの交点には計１６個の温度センサが設置されて
いる。基板を静電気により基板ホルダに密着させた。そ
して、以下のすべてのプロセスにおいて、基板温度をレ
ジストの硬化温度である１００℃に設定し、基板面内に
おいて基板温度がほぼ均一となるように制御した。
形成した。この基板を図２に示すような基板ホルダ上に
載置した。この基板ホルダの裏面には２５個の電子冷却
素子が設けられて小さなブロックに分割されており、各
ブロックの交点には計１６個の温度センサが設置されて
いる。基板を静電気により基板ホルダに密着させた。そ
して、以下のすべてのプロセスにおいて、基板温度をレ
ジストの硬化温度である１００℃に設定し、基板面内に
おいて基板温度がほぼ均一となるように制御した。
【００２０】ｒｆマグネトロンスパッタリング法によ
り、熱酸化膜上に１．７μｍのＣｏＺｒＮｂアモルファ
ス磁性膜を形成した。ｒｆマグネトロンスパッタリング
法により、磁性膜上に１μｍのＳｉＯ2 膜を形成した。
ｄｃマグネトロンスパッタリング法により、ＳｉＯ2 膜
上にコイル導体用の１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を形
成した。ｒｆマグネトロンスパッタリング法により、Ａ
ｌ−Ｓｉ−Ｃｕ膜上に１μｍのＳｉＯ2 膜を形成した。
このＳｉＯ2 膜上にレジストを塗布し１００℃でプリベ
ークした後、露光・現像してレジストパターンを形成し
た。このレジストパターンをマスクとしてＲＩＥにより
ＳｉＯ2 膜をエッチングし、さらにこのＳｉＯ2 膜をマ
スク材として用い、Ａｌ−Ｓｉ−Ｃｕ膜をエッチングし
てコイル導体を作製した。（ＣＨ3 ）3 ＳｉＨをＯ2 に
よって分解するＬｑｕｉｄ Ｐｈａｓｅ Ｏｘｉｄａｔ
ｉｏｎ（ＬＰＯ）を用い、コイル導体間及びコイル上部
にＳｉＯ2 膜を堆積した。ｒｆマグネトロンスパッタリ
ング法により、ＳｉＯ2 膜上に１．７μｍのＣｏＺｒＮ
ｂアモルファス磁性膜を形成した。
り、熱酸化膜上に１．７μｍのＣｏＺｒＮｂアモルファ
ス磁性膜を形成した。ｒｆマグネトロンスパッタリング
法により、磁性膜上に１μｍのＳｉＯ2 膜を形成した。
ｄｃマグネトロンスパッタリング法により、ＳｉＯ2 膜
上にコイル導体用の１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を形
成した。ｒｆマグネトロンスパッタリング法により、Ａ
ｌ−Ｓｉ−Ｃｕ膜上に１μｍのＳｉＯ2 膜を形成した。
このＳｉＯ2 膜上にレジストを塗布し１００℃でプリベ
ークした後、露光・現像してレジストパターンを形成し
た。このレジストパターンをマスクとしてＲＩＥにより
ＳｉＯ2 膜をエッチングし、さらにこのＳｉＯ2 膜をマ
スク材として用い、Ａｌ−Ｓｉ−Ｃｕ膜をエッチングし
てコイル導体を作製した。（ＣＨ3 ）3 ＳｉＨをＯ2 に
よって分解するＬｑｕｉｄ Ｐｈａｓｅ Ｏｘｉｄａｔ
ｉｏｎ（ＬＰＯ）を用い、コイル導体間及びコイル上部
にＳｉＯ2 膜を堆積した。ｒｆマグネトロンスパッタリ
ング法により、ＳｉＯ2 膜上に１．７μｍのＣｏＺｒＮ
ｂアモルファス磁性膜を形成した。
【００２１】最上部のＣｏＺｒＮｂアモルファス磁性膜
を形成した後、フラットネステスターによりウェハ全体
の反りを測定したところ、５インチウェハの端部で約１
０μｍとほぼフラットな平面型磁気素子が得られた。 比較例１ ５インチのＳｉウェハの表面に熱酸化膜を形成した。こ
の基板を温度制御が不可能な基板ホルダ上に載置した。
を形成した後、フラットネステスターによりウェハ全体
の反りを測定したところ、５インチウェハの端部で約１
０μｍとほぼフラットな平面型磁気素子が得られた。 比較例１ ５インチのＳｉウェハの表面に熱酸化膜を形成した。こ
の基板を温度制御が不可能な基板ホルダ上に載置した。
【００２２】ｒｆマグネトロンスパッタリング法によ
り、熱酸化膜上に１．７μｍのＣｏＺｒＮｂアモルファ
ス磁性膜を形成した。ｒｆマグネトロンスパッタリング
法により、磁性膜上に１μｍのＳｉＯ2 膜を形成した。
ｄｃマグネトロンスパッタリング法により、ＳｉＯ2 膜
上にコイル導体用の１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を形
成した。ｒｆマグネトロンスパッタリング法により、Ａ
ｌ−Ｓｉ−Ｃｕ膜上に１μｍのＳｉＯ2 膜を形成した。
り、熱酸化膜上に１．７μｍのＣｏＺｒＮｂアモルファ
ス磁性膜を形成した。ｒｆマグネトロンスパッタリング
法により、磁性膜上に１μｍのＳｉＯ2 膜を形成した。
ｄｃマグネトロンスパッタリング法により、ＳｉＯ2 膜
上にコイル導体用の１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を形
成した。ｒｆマグネトロンスパッタリング法により、Ａ
ｌ−Ｓｉ−Ｃｕ膜上に１μｍのＳｉＯ2 膜を形成した。
【００２３】Ａｌ−Ｓｉ−Ｃｕ膜を成膜した時点で、ウ
ェハ端部で測定した反りは１５０μｍを超えていた。こ
のため、露光装置（ステッパ）によりウェハ全体にパタ
ーンを転写することができなかった。
ェハ端部で測定した反りは１５０μｍを超えていた。こ
のため、露光装置（ステッパ）によりウェハ全体にパタ
ーンを転写することができなかった。
【００２４】かろうじて転写できた部分があったため、
ＲＩＥによりエッチングを施し、コイル状の導体を作製
した。コイル間およびコイルの上部にポリイミドを堆積
して、ポリイミドの硬化温度である３５０℃まで昇温し
た後、室温まで温度を下げた。その結果、薄膜がウェハ
から剥離し、デバイス化できなかった。比較例２
ＲＩＥによりエッチングを施し、コイル状の導体を作製
した。コイル間およびコイルの上部にポリイミドを堆積
して、ポリイミドの硬化温度である３５０℃まで昇温し
た後、室温まで温度を下げた。その結果、薄膜がウェハ
から剥離し、デバイス化できなかった。比較例２
【００２５】５インチのＳｉウェハの表面に熱酸化膜を
形成した。この基板を基板ホルダ上に載置した。この基
板ホルダの裏面には小さく分割されていない冷却素子を
設けた、かつ水冷するようにしたが、基板ホルダに基板
を積極的に密着させることはしなかった。
形成した。この基板を基板ホルダ上に載置した。この基
板ホルダの裏面には小さく分割されていない冷却素子を
設けた、かつ水冷するようにしたが、基板ホルダに基板
を積極的に密着させることはしなかった。
【００２６】ｒｆマグネトロンスパッタリング法によ
り、熱酸化膜上に１．７μｍのＣｏＺｒＮｂアモルファ
ス磁性膜を形成した。ｒｆマグネトロンスパッタリング
法により、磁性膜上に１μｍのＳｉＯ2 膜を形成した。
ｄｃマグネトロンスパッタリング法により、ＳｉＯ2 膜
上にコイル導体用の１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を形
成した。ｒｆマグネトロンスパッタリング法により、Ａ
ｌ−Ｓｉ−Ｃｕ膜上に１μｍのＳｉＯ2 膜を形成した。
このＳｉＯ2 膜上にレジストを塗布し１００℃でプリベ
ークした後、露光・現像してレジストパターンを形成し
た。このレジストパターンをマスクとしてＲＩＥにより
ＳｉＯ2 膜をエッチングし、さらにこのＳｉＯ2 膜をマ
スク材として用い、Ａｌ−Ｓｉ−Ｃｕ膜をエッチングし
てコイル導体を作製した。（ＣＨ3 ）3 ＳｉＨをＯ2 に
よって分解するＬｑｕｉｄ Ｐｈａｓｅ Ｏｘｉｄａｔ
ｉｏｎ（ＬＰＯ）を用い、コイル導体間及びコイル上部
にＳｉＯ2 膜を堆積した。ｒｆマグネトロンスパッタリ
ング法により、ＳｉＯ2 膜上に１．７μｍのＣｏＺｒＮ
ｂアモルファス磁性膜を形成した。
り、熱酸化膜上に１．７μｍのＣｏＺｒＮｂアモルファ
ス磁性膜を形成した。ｒｆマグネトロンスパッタリング
法により、磁性膜上に１μｍのＳｉＯ2 膜を形成した。
ｄｃマグネトロンスパッタリング法により、ＳｉＯ2 膜
上にコイル導体用の１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を形
成した。ｒｆマグネトロンスパッタリング法により、Ａ
ｌ−Ｓｉ−Ｃｕ膜上に１μｍのＳｉＯ2 膜を形成した。
このＳｉＯ2 膜上にレジストを塗布し１００℃でプリベ
ークした後、露光・現像してレジストパターンを形成し
た。このレジストパターンをマスクとしてＲＩＥにより
ＳｉＯ2 膜をエッチングし、さらにこのＳｉＯ2 膜をマ
スク材として用い、Ａｌ−Ｓｉ−Ｃｕ膜をエッチングし
てコイル導体を作製した。（ＣＨ3 ）3 ＳｉＨをＯ2 に
よって分解するＬｑｕｉｄ Ｐｈａｓｅ Ｏｘｉｄａｔ
ｉｏｎ（ＬＰＯ）を用い、コイル導体間及びコイル上部
にＳｉＯ2 膜を堆積した。ｒｆマグネトロンスパッタリ
ング法により、ＳｉＯ2 膜上に１．７μｍのＣｏＺｒＮ
ｂアモルファス磁性膜を形成した。
【００２７】この場合、プロセスの途中では、ウェハ全
体に大きな反りは発生しなかった。しかし、基板全体が
基板ホルダに密着していないため、基板面内に温度分布
が発生し、内部応力に大きな分布が生じ、ところどころ
で薄膜が基板から剥離して、歩留りが非常に悪くなっ
た。
体に大きな反りは発生しなかった。しかし、基板全体が
基板ホルダに密着していないため、基板面内に温度分布
が発生し、内部応力に大きな分布が生じ、ところどころ
で薄膜が基板から剥離して、歩留りが非常に悪くなっ
た。
【００２８】
【発明の効果】本発明の方法を用いれば、すべての成膜
プロセスにおいて、基板温度が１００℃以下好ましくは
室温付近の温度にほぼ一定に保たれ、基板面内における
温度分布がほぼ均一になるように制御されるので、内部
応力の発生原因を取り除いて基板の反りを低減でき、理
想的な平面型磁気素子を製造できる。
プロセスにおいて、基板温度が１００℃以下好ましくは
室温付近の温度にほぼ一定に保たれ、基板面内における
温度分布がほぼ均一になるように制御されるので、内部
応力の発生原因を取り除いて基板の反りを低減でき、理
想的な平面型磁気素子を製造できる。
【図１】本発明に係るマイクロインダクタの断面図。
【図２】本発明において用いられる基板ホルダ上に基板
を載置した状態を示す断面図。
を載置した状態を示す断面図。
【図３】本発明において用いられる他の基板ホルダ上に
基板を載置した状態を示す断面図。
基板を載置した状態を示す断面図。
１…Ｓｉウェハ、２…熱酸化膜、３…下部の磁性膜、４
…下部の絶縁膜、５…コイル導体、６…上部の絶縁膜、
７…上部の磁性膜、１１…基板ホルダ、１２…電子冷却
素子、１３…温度センサ、１４…ヒートパイプ、１５…
水冷ジャケット１６…水冷ジャケット。
…下部の絶縁膜、５…コイル導体、６…上部の絶縁膜、
７…上部の磁性膜、１１…基板ホルダ、１２…電子冷却
素子、１３…温度センサ、１４…ヒートパイプ、１５…
水冷ジャケット１６…水冷ジャケット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 富田 宏 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 井上 哲夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (1)
- 【請求項１】 基板上に、磁性膜、絶縁膜、コイル導
体、絶縁膜、磁性膜の積層構造の膜を成膜する工程を有
する平面型磁気素子の製造方法において、前記基板の温
度を成膜後の反りが生じないように低温に維持すること
を特徴とする平面型磁気素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37292A JPH05182853A (ja) | 1992-01-06 | 1992-01-06 | 平面型磁気素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37292A JPH05182853A (ja) | 1992-01-06 | 1992-01-06 | 平面型磁気素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182853A true JPH05182853A (ja) | 1993-07-23 |
Family
ID=11471963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37292A Pending JPH05182853A (ja) | 1992-01-06 | 1992-01-06 | 平面型磁気素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182853A (ja) |
-
1992
- 1992-01-06 JP JP37292A patent/JPH05182853A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7021518B2 (en) | Micromagnetic device for power processing applications and method of manufacture therefor | |
| KR100665114B1 (ko) | 평면형 자성 인덕터의 제조 방법 | |
| JPH04246871A (ja) | ジョセフソン集積回路の製造方法 | |
| US8956975B2 (en) | Electroless plated material formed directly on metal | |
| US20140191361A1 (en) | Electroless plating of cobalt alloys for on chip inductors | |
| US20040070893A1 (en) | Microtransformer for system-on-chip power supply | |
| Yun et al. | Microfabrication and characteristics of low-power high-performance magnetic thin-film transformers | |
| US6642608B1 (en) | MoNx resistor for superconductor integrated circuit | |
| JPH03105712A (ja) | 薄膜層にオーディオ、ビデオ及びコンピュータ用磁気ヘッドのポール・ピース及びギャップを形成する方法 | |
| JP3109839B2 (ja) | 高周波用薄膜トランス | |
| KR100631893B1 (ko) | 평면형 자성 인덕터 및 그 제조 방법 | |
| US5470491A (en) | Process for producing a thin-film magnetic head having an insulation formed of a ladder-type silicone resin | |
| JPH0636934A (ja) | 平面型磁気素子 | |
| JPH05182853A (ja) | 平面型磁気素子の製造方法 | |
| Meng et al. | Very small critical current spreads in Nb/Al-AlOx/Nb integrated circuits using low-temperature and low-stress ECR PECVD silicon oxide films | |
| JP2702215B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| KR100227449B1 (ko) | 자성 박막 및 그를 사용한 박막 자기 소자 | |
| JPH056832A (ja) | 平面コイルの製造方法 | |
| JP2535819B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| TWI742546B (zh) | 載台及載台之製作方法 | |
| JP2000323656A (ja) | 半導体装置およびその製造方法 | |
| JPH0851097A (ja) | プラズマエッチング装置およびプラズマエッチング方法 | |
| JPH0620230A (ja) | 薄膜磁気ヘッドおよびその製法 | |
| JPH087222A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| Bhushan et al. | Nb-AlO x-Nb SNAP Technology for 125 mm Wafers Developed in Partnership with Silicon Technology |