JPH05175762A - 演算増幅器の利得調整回路 - Google Patents
演算増幅器の利得調整回路Info
- Publication number
- JPH05175762A JPH05175762A JP3326572A JP32657291A JPH05175762A JP H05175762 A JPH05175762 A JP H05175762A JP 3326572 A JP3326572 A JP 3326572A JP 32657291 A JP32657291 A JP 32657291A JP H05175762 A JPH05175762 A JP H05175762A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- gain
- dac
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 演算増幅器の利得の変化による帯域、オフセ
ット電圧及び出力ノイズ等の変化を低減させる。 【構成】 入力信号源10は、入力抵抗器Rinを介し
て演算増幅器12の反転入力端に所望の信号を供給す
る。帰還抵抗器Rfbは、演算増幅器12の出力端と反
転入力端の間に接続され負帰還ループを構成する。演算
増幅器12の非反転入力は、抵抗器Rposを介して基
準電位源に接続される。デジタル・アナログ変換器(D
AC)14は、基準電圧入力端を演算増幅器12の出力
端に、アナログ出力端を演算増幅器12の非反転入力端
に夫々接続し、これによって正帰還ループを構成し、デ
ジタル入力端がデジタル制御コードを受ける。
ット電圧及び出力ノイズ等の変化を低減させる。 【構成】 入力信号源10は、入力抵抗器Rinを介し
て演算増幅器12の反転入力端に所望の信号を供給す
る。帰還抵抗器Rfbは、演算増幅器12の出力端と反
転入力端の間に接続され負帰還ループを構成する。演算
増幅器12の非反転入力は、抵抗器Rposを介して基
準電位源に接続される。デジタル・アナログ変換器(D
AC)14は、基準電圧入力端を演算増幅器12の出力
端に、アナログ出力端を演算増幅器12の非反転入力端
に夫々接続し、これによって正帰還ループを構成し、デ
ジタル入力端がデジタル制御コードを受ける。
Description
【0001】
【産業上の利用分野】本発明は演算増幅器に関し、特
に、利得変化による帯域、オフセット電圧及び出力ノイ
ズ等の望ましくない変化を低減させる演算増幅器の利得
調整回路に関する。
に、利得変化による帯域、オフセット電圧及び出力ノイ
ズ等の望ましくない変化を低減させる演算増幅器の利得
調整回路に関する。
【0002】
【従来の技術】演算増幅器の利得を調整する回路の1つ
としては、R−2Rラダー抵抗デジタル・アナログ変換
器、つまり、基準電圧入力端が受けるアナログ入力値と
デジタル入力端が受けるデジタル入力値を乗算をして出
力する乗算用デジタル・アナログ変換器(以下、乗算用
DACとも呼ぶ)を演算増幅器に接続し、調整用帰還素
子として用いればよい。乗算用DACを帰還ループに用
いれば、帰還電流を調整でき、よって演算増幅器の利得
を調整できる。従来は、この乗算用DACを負帰還ルー
プに用いていた。
としては、R−2Rラダー抵抗デジタル・アナログ変換
器、つまり、基準電圧入力端が受けるアナログ入力値と
デジタル入力端が受けるデジタル入力値を乗算をして出
力する乗算用デジタル・アナログ変換器(以下、乗算用
DACとも呼ぶ)を演算増幅器に接続し、調整用帰還素
子として用いればよい。乗算用DACを帰還ループに用
いれば、帰還電流を調整でき、よって演算増幅器の利得
を調整できる。従来は、この乗算用DACを負帰還ルー
プに用いていた。
【0003】図2は、従来例を示している。演算増幅器
の入力オフセット電圧、オフセット電圧ドリフト及びノ
イズは閉じたループで定まる利得に従って増幅される。
帯域もまた閉じたループの利得の関数の1つである。非
反転利得、つまり、ノイズの利得Gnは次の式で計算さ
れる。 Gn=(Rin+Rfb)/Rin ここでRin及びRfbは、夫々演算増幅器の入力抵抗
値及び帰還抵抗値である。
の入力オフセット電圧、オフセット電圧ドリフト及びノ
イズは閉じたループで定まる利得に従って増幅される。
帯域もまた閉じたループの利得の関数の1つである。非
反転利得、つまり、ノイズの利得Gnは次の式で計算さ
れる。 Gn=(Rin+Rfb)/Rin ここでRin及びRfbは、夫々演算増幅器の入力抵抗
値及び帰還抵抗値である。
【0004】乗算用DACを可変帰還素子として接続す
るときは、そのアナログ出力端を演算増幅器の反転入力
端に接続する。この配置において、DACの出力抵抗R
outは、入力抵抗器Rinと並列に配置され、ノイズ
の利得Gnを増加させることになる。この望ましくない
エラー電圧入力及びノイズによる利得は、次式になる。 Gn=((Rin//Rout)+Rfb)/(Rin//Rout) ここで、Rin//Routは、RinとRoutとの
並列の抵抗値を表す。
るときは、そのアナログ出力端を演算増幅器の反転入力
端に接続する。この配置において、DACの出力抵抗R
outは、入力抵抗器Rinと並列に配置され、ノイズ
の利得Gnを増加させることになる。この望ましくない
エラー電圧入力及びノイズによる利得は、次式になる。 Gn=((Rin//Rout)+Rfb)/(Rin//Rout) ここで、Rin//Routは、RinとRoutとの
並列の抵抗値を表す。
【0005】DACの出力抵抗値Routは一定ではな
く、デジタル制御コードの関数として変化する。Rou
tは、DACの特性抵抗値Rdacの0.75倍からほ
ぼ無限大まで変化させることができる。このようにRo
utの変化量が幅広いので、ノイズの利得も幅広く変化
する。例として、仮にRin=Rfb=1メガ・オーム
でRdac=10キロ・オームとすると、このときGn
は2と135.5の間を変化する。すべてのミリ・ボル
ト単位の入力ノイズ、入力オフセット電圧及び入力オフ
セット電圧ドリフトに対して、出力の大きさは、2mV
と135.5mVとの間のレンジに入るということであ
る。更に、利得と帯域の積は一定であるから、Gnの変
化に対応して帯域も変化する。
く、デジタル制御コードの関数として変化する。Rou
tは、DACの特性抵抗値Rdacの0.75倍からほ
ぼ無限大まで変化させることができる。このようにRo
utの変化量が幅広いので、ノイズの利得も幅広く変化
する。例として、仮にRin=Rfb=1メガ・オーム
でRdac=10キロ・オームとすると、このときGn
は2と135.5の間を変化する。すべてのミリ・ボル
ト単位の入力ノイズ、入力オフセット電圧及び入力オフ
セット電圧ドリフトに対して、出力の大きさは、2mV
と135.5mVとの間のレンジに入るということであ
る。更に、利得と帯域の積は一定であるから、Gnの変
化に対応して帯域も変化する。
【0006】
【発明が解決しようとする課題】演算増幅器の利得の調
整に、DACにデジタル制御コードを入力して行う場
合、利得の変化にともなって出力ノイズ、帯域、出力オ
フセット電圧及び出力ドリフトも変化していた。
整に、DACにデジタル制御コードを入力して行う場
合、利得の変化にともなって出力ノイズ、帯域、出力オ
フセット電圧及び出力ドリフトも変化していた。
【0007】そこで、本発明の目的は、DACを用いて
演算増幅器の利得を制御する場合、利得の変化によって
起こる、帯域、出力オフセット電圧、出力ドリフト及び
出力ノイズの望ましくない変化を低減する演算増幅器の
利得調整回路を提供することである。
演算増幅器の利得を制御する場合、利得の変化によって
起こる、帯域、出力オフセット電圧、出力ドリフト及び
出力ノイズの望ましくない変化を低減する演算増幅器の
利得調整回路を提供することである。
【0008】
【課題を解決するための手段】本発明は、R−2Rラダ
ー抵抗回路技術等に基ずくデジタル・アナログ変換器を
用いることにより、DACに加えられるデジタル制御コ
ードの値の変化の結果生じる出力ノイズ、ドリフト及び
オフセット電圧等の値の望ましくない変化を低減させる
演算増幅器の利得調整回路を提供する。DACの基準電
圧入力端を演算増幅器の出力端に接続し、DACのアナ
ログ出力端を演算増幅器の非反転入力端に接続して、正
帰還ループを構成するようDACを演算増幅器に接続
し、デジタル入力端がデジタル制御コードを受ける。こ
のような構成により、デジタル制御コードの変化レンジ
で変化するDACの出力抵抗値は、演算増幅器のノイズ
利得に影響しなくなる。
ー抵抗回路技術等に基ずくデジタル・アナログ変換器を
用いることにより、DACに加えられるデジタル制御コ
ードの値の変化の結果生じる出力ノイズ、ドリフト及び
オフセット電圧等の値の望ましくない変化を低減させる
演算増幅器の利得調整回路を提供する。DACの基準電
圧入力端を演算増幅器の出力端に接続し、DACのアナ
ログ出力端を演算増幅器の非反転入力端に接続して、正
帰還ループを構成するようDACを演算増幅器に接続
し、デジタル入力端がデジタル制御コードを受ける。こ
のような構成により、デジタル制御コードの変化レンジ
で変化するDACの出力抵抗値は、演算増幅器のノイズ
利得に影響しなくなる。
【0009】
【実施例】図1は、本発明のDACを用いた演算増幅器
の利得調整回路の概略図である。入力信号源10は、入
力抵抗器Rinを介して演算増幅器12の反転入力端に
所望の信号を供給する。帰還抵抗器Rfbは、演算増幅
器12の出力端と反転入力端の間に接続され負帰還ルー
プを構成する。演算増幅器12の非反転入力は、抵抗器
Rposを介して基準電位源に接続される。R−2Rラ
ダー抵抗回路技術等に基ずくデジタル・アナログ変換器
(DAC)14は、基準電圧入力端を演算増幅器12の
出力端に、アナログ出力端を演算増幅器12の非反転入
力端に夫々接続し、これによって正帰還ループを構成
し、デジタル入力端がデジタル制御コードを受ける。ノ
イズVnは、演算増幅器12の非反転入力端に接続され
たノイズ信号源16として扱うことができる。
の利得調整回路の概略図である。入力信号源10は、入
力抵抗器Rinを介して演算増幅器12の反転入力端に
所望の信号を供給する。帰還抵抗器Rfbは、演算増幅
器12の出力端と反転入力端の間に接続され負帰還ルー
プを構成する。演算増幅器12の非反転入力は、抵抗器
Rposを介して基準電位源に接続される。R−2Rラ
ダー抵抗回路技術等に基ずくデジタル・アナログ変換器
(DAC)14は、基準電圧入力端を演算増幅器12の
出力端に、アナログ出力端を演算増幅器12の非反転入
力端に夫々接続し、これによって正帰還ループを構成
し、デジタル入力端がデジタル制御コードを受ける。ノ
イズVnは、演算増幅器12の非反転入力端に接続され
たノイズ信号源16として扱うことができる。
【0010】ノイズの利得は、Rposの関数ではない
ので、DAC14内の抵抗器Routの値の変化に影響
されない。ノイズの利得は、(Rin+Rfb)/Ri
nの式で示されるからである。たとえば、Rin=Rf
b=1メガ・オームで、Rout=10キロ・オームな
らば、DAC14に入力されるデジタル制御コードの値
に関わらずノイズの利得は2である。更に、ノイズの利
得は一定であるから、帯域は一定であり、周波数応答
は、DACの抵抗値Routの関数ではない。多くの場
合、Rin及びRfbの抵抗値は大きいので、これら大
きな抵抗値の抵抗器にDACの漏洩電流が流れ、望まし
くない出力電圧が発生する。しかし、DACのある正帰
還ループ上においてRposの抵抗値は、通常Rin及
びRfbに較べてかなり小さいので、DACの漏洩電流
の影響はかなり低減される。
ので、DAC14内の抵抗器Routの値の変化に影響
されない。ノイズの利得は、(Rin+Rfb)/Ri
nの式で示されるからである。たとえば、Rin=Rf
b=1メガ・オームで、Rout=10キロ・オームな
らば、DAC14に入力されるデジタル制御コードの値
に関わらずノイズの利得は2である。更に、ノイズの利
得は一定であるから、帯域は一定であり、周波数応答
は、DACの抵抗値Routの関数ではない。多くの場
合、Rin及びRfbの抵抗値は大きいので、これら大
きな抵抗値の抵抗器にDACの漏洩電流が流れ、望まし
くない出力電圧が発生する。しかし、DACのある正帰
還ループ上においてRposの抵抗値は、通常Rin及
びRfbに較べてかなり小さいので、DACの漏洩電流
の影響はかなり低減される。
【0011】
【発明の効果】帰還ループにデジタル・アナログ変換器
を配置し、このDACにデジタル制御コードを入力する
ことにより、演算増幅器の利得調整する回路において、
本発明は、正帰還ループにDACを配置した。これによ
って、演算増幅器の反転入力端に加えられる入力信号の
利得はDACで調整できる一方、非反転入力端に加わる
ノイズの利得は一定である。したがって、DACの制御
にともなう利得の変化により起こっていた、帯域、オフ
セット電圧、出力ノイズ及び出力ドリフト等の望ましく
ない変化を低減することができる。
を配置し、このDACにデジタル制御コードを入力する
ことにより、演算増幅器の利得調整する回路において、
本発明は、正帰還ループにDACを配置した。これによ
って、演算増幅器の反転入力端に加えられる入力信号の
利得はDACで調整できる一方、非反転入力端に加わる
ノイズの利得は一定である。したがって、DACの制御
にともなう利得の変化により起こっていた、帯域、オフ
セット電圧、出力ノイズ及び出力ドリフト等の望ましく
ない変化を低減することができる。
【図1】DACを用いた本発明の演算増幅器の利得調整
回路の概略図である。
回路の概略図である。
【図2】DACを用いた従来の演算増幅器の利得調整回
路の概略図である。
路の概略図である。
10 入力信号源 12 演算増幅器 14 デジタル・アナログ変換器(DAC) 16 ノイズ信号源
Claims (1)
- 【請求項1】 反転入力端、非反転入力端及び出力端を
有する演算増幅器において、 一端に入力信号を受け、他端が上記反転入力端に接続さ
れた入力抵抗と、 上記非反転入力端及び基準電位源の間に接続されたバイ
アス抵抗と、 上記出力端及び上記反転入力端の間に接続され、負帰還
ループを構成する帰還抵抗と、 基準電圧入力端が上記演算増幅器の出力端に接続され、
アナログ出力端が上記演算増幅器の非反転入力端に接続
され、デジタル入力端がデジタル制御コードを受けるデ
ジタル・アナログ変換器とを具えることを特徴とする演
算増幅器の利得調整回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/612,377 US5034699A (en) | 1990-11-14 | 1990-11-14 | Trimming of operational amplifier gain |
US612377 | 1996-03-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05175762A true JPH05175762A (ja) | 1993-07-13 |
Family
ID=24452903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3326572A Pending JPH05175762A (ja) | 1990-11-14 | 1991-11-14 | 演算増幅器の利得調整回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5034699A (ja) |
JP (1) | JPH05175762A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016508281A (ja) * | 2012-12-18 | 2016-03-17 | トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG | 高周波電力を発生させるための方法及び負荷に電力を供給するための電力変換器を備えた電力供給システム |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231360A (en) * | 1992-06-17 | 1993-07-27 | Texas Instruments Incorporated | Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop |
US5488518A (en) * | 1994-08-15 | 1996-01-30 | Vtc Inc. | Programmable pre-amplifier using a serial shift register to output a plurality of control signals |
US5640460A (en) * | 1995-04-03 | 1997-06-17 | Motorola Inc. | Amplitude adjust circuit and method thereof |
KR100327538B1 (ko) * | 1998-03-26 | 2002-04-17 | 구자홍 | 전압/주파수컨버터회로 |
JP3496612B2 (ja) * | 2000-02-04 | 2004-02-16 | ヤマハ株式会社 | 電子ボリューム回路 |
US6759975B1 (en) * | 2003-06-19 | 2004-07-06 | National Semiconductor Corporation | Digital-to-analog converter with a shifted output and an increased range |
KR100698319B1 (ko) * | 2005-02-17 | 2007-03-23 | 삼성전자주식회사 | 이득 제어 증폭기 및 이에 기초한 캐스코드 이득 제어 증폭기 |
EP1758243A1 (en) * | 2005-08-26 | 2007-02-28 | Acqiris SA | Low offset Sample-and-Hold and Amplifier |
US20070090875A1 (en) * | 2005-10-24 | 2007-04-26 | Analog Devices, Inc. | Feedback circuit for an operational amplifier, a current to voltage converter including such a circuit and a digital to analog converter including such a circuit |
TWI346468B (en) * | 2007-07-06 | 2011-08-01 | Realtek Semiconductor Corp | Line driver with automatically adjusting output impedance |
TWI540842B (zh) * | 2012-08-13 | 2016-07-01 | Toshiba Kk | DA converter, receiver and DA converter control method |
CN106067773B (zh) * | 2016-08-05 | 2018-06-29 | 北方电子研究院安徽有限公司 | 一种具有高稳定增益控制的可变增益放大电路 |
US11929769B2 (en) | 2021-05-28 | 2024-03-12 | Skyworks Solutions, Inc. | Power amplifier trimming based on coefficients for digital pre-distortion |
US20240179465A1 (en) * | 2022-11-30 | 2024-05-30 | Qualcomm Incorporated | Linearizer Circuits and Methods for Audio Switches |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
JPS5742217A (en) * | 1980-08-28 | 1982-03-09 | Fujitsu Ltd | Gain adjusting circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8801750D0 (en) * | 1988-01-27 | 1988-02-24 | Gen Electric Co Plc | Gain control circuit |
-
1990
- 1990-11-14 US US07/612,377 patent/US5034699A/en not_active Expired - Fee Related
-
1991
- 1991-11-14 JP JP3326572A patent/JPH05175762A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
JPS5742217A (en) * | 1980-08-28 | 1982-03-09 | Fujitsu Ltd | Gain adjusting circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016508281A (ja) * | 2012-12-18 | 2016-03-17 | トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトTRUMPF Huettinger GmbH + Co. KG | 高周波電力を発生させるための方法及び負荷に電力を供給するための電力変換器を備えた電力供給システム |
Also Published As
Publication number | Publication date |
---|---|
US5034699A (en) | 1991-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437643B1 (en) | Variable gain amplifier | |
JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
US6891439B2 (en) | Circuit and a method for controlling the bias current in a switched capacitor circuit | |
JP2000232328A (ja) | 可変利得増幅器の利得制御回路 | |
JPS62173809A (ja) | 増幅装置 | |
US4011504A (en) | Solid state scale expanding circuit for electrical indicator devices | |
US5812008A (en) | Logarithmic converter | |
US7199661B1 (en) | Variable gain amplification using Taylor expansion | |
WO2019097870A1 (ja) | 計装アンプ | |
US6232839B1 (en) | Voltage-controlled amplifier having compensation for gain control imbalance | |
JPH0229011A (ja) | 増幅回路 | |
EP0411027A1 (en) | Amplifier circuit | |
JPH06294664A (ja) | 非線形回路 | |
EP0627813B1 (en) | Integrated amplifier with an accurately defined gain factor | |
KR101985675B1 (ko) | 디지털 아날로그 컨버터의 입력신호 보정 장치 | |
JP2644774B2 (ja) | 増幅回路 | |
JP2004320553A (ja) | 補償回路 | |
JPS63121320A (ja) | 誤差補正回路付da変換器 | |
JPH0461412A (ja) | Pinダイオード可変減衰器用リニアライザー回路 | |
SU1555820A1 (ru) | Регулируемый усилитель | |
JPH01179510A (ja) | 電子ボリューム回路 | |
KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
JP2000151311A (ja) | ゲイン制御装置 | |
JPH03255712A (ja) | 電子ボリューム回路 | |
JPH0326666Y2 (ja) |