JPH05172857A - Comparator circuit - Google Patents
Comparator circuitInfo
- Publication number
- JPH05172857A JPH05172857A JP227591A JP227591A JPH05172857A JP H05172857 A JPH05172857 A JP H05172857A JP 227591 A JP227591 A JP 227591A JP 227591 A JP227591 A JP 227591A JP H05172857 A JPH05172857 A JP H05172857A
- Authority
- JP
- Japan
- Prior art keywords
- input
- inverter circuit
- circuit
- comparison
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、スタンバイ時における
消費電流を低減する、ＣＭＯＳトランジスタにより構成
したチョッパー型コンパレータ回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chopper type comparator circuit composed of CMOS transistors for reducing current consumption during standby.
【０００２】[0002]
【従来の技術】図２は従来のチョッパー型コンパレータ
回路(以下単に、コンパレータ回路という)であり、１，
２，３はアナログスイッチ、４は容量、５はＣＭＯＳイ
ンバータ回路(以下、インバータ回路という)である。ま
たＡは比較入力端子、Ｂは基準入力端子、Ｃはコンパレ
ータ出力端子である。2. Description of the Related Art FIG. 2 shows a conventional chopper type comparator circuit (hereinafter simply referred to as a comparator circuit).
Reference numerals 2 and 3 are analog switches, 4 is a capacitance, and 5 is a CMOS inverter circuit (hereinafter referred to as an inverter circuit). A is a comparison input terminal, B is a reference input terminal, and C is a comparator output terminal.
【０００３】以上のように構成された従来のコンパレー
タ回路は、比較入力値のサンプリング時は、アナログス
イッチ１及び３がオンしており、比較入力端子Ａが容量
４の一端に接続され、またインバータ回路の入力端子と
出力端子が短絡されてインバータ回路５の入出力端子
と、容量４の他端は、インバータ回路５のスイッチング
レベル値となり、容量４には、比較入力端子Ａからの比
較入力値と、前記スイッチングレベル値との電位差の電
位が保持される。この時アナログスイッチ２はオフの状
態にある。In the conventional comparator circuit configured as described above, the analog switches 1 and 3 are turned on when the comparison input value is sampled, the comparison input terminal A is connected to one end of the capacitor 4, and the inverter is used. The input terminal and the output terminal of the circuit are short-circuited, the input / output terminal of the inverter circuit 5 and the other end of the capacitor 4 become the switching level value of the inverter circuit 5, and the capacitor 4 has a comparison input value from the comparison input terminal A. Then, the potential of the potential difference from the switching level value is held. At this time, the analog switch 2 is in the off state.
【０００４】基準入力端子Ｂからの基準入力値との比較
時は、アナログスイッチ２をオンにし、アナログスイッ
チ１及び３がオフにされて、基準入力端子Ｂは容量４に
接続され、基準入力値と前記比較入力サンプリング時に
容量４に保持された電位とを加算した値が、インバータ
回路５の入力値となり、比較結果がコンパレータ出力端
子Ｃから出力される。At the time of comparison with the reference input value from the reference input terminal B, the analog switch 2 is turned on, the analog switches 1 and 3 are turned off, the reference input terminal B is connected to the capacitor 4, and the reference input value is And a value obtained by adding the potential held in the capacitor 4 at the time of the sampling of the comparison input becomes the input value of the inverter circuit 5, and the comparison result is output from the comparator output terminal C.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記の
ような構造のコンパレータ回路では、比較機能が不要な
スタンバイ時のサンプリング状態の時はインバータ回路
５の入出力は短絡されており、インバータ回路５に貫通
電流が流れ、消費電流が大きい。また、コンパレータ回
路が比較状態の時は、容量４の電荷がリーク等により放
電し、インバータ回路５の入力値は不安定になり、その
ためインバータ回路５の消費電流が大きくなる欠点を有
していた。However, in the comparator circuit having the above-mentioned structure, the input and output of the inverter circuit 5 are short-circuited in the inverter circuit 5 in the sampling state at the time of standby in which the comparison function is unnecessary. Penetration current flows and current consumption is large. Further, when the comparator circuit is in the comparison state, the charge of the capacitor 4 is discharged due to leakage or the like, and the input value of the inverter circuit 5 becomes unstable, which causes a drawback that the current consumption of the inverter circuit 5 increases. ..
【０００６】本発明は、上述に鑑みインバータ回路の入
力を電源に接続して、消費電流を低減するコンパレータ
回路の提供を目的とする。In view of the above, it is an object of the present invention to provide a comparator circuit that reduces the current consumption by connecting the input of the inverter circuit to the power supply.
【０００７】[0007]
【課題を解決するための手段】本発明は上記の目的を、
チョッパー型コンパレータ回路に有するインバータ回路
の入力端子を、電源に接続するトランジスタを備えて達
成する。The present invention has the above-mentioned objects.
The input terminal of the inverter circuit included in the chopper type comparator circuit is provided with a transistor connected to a power supply.
【０００８】[0008]
【作用】上記の構成によって、比較機能が不要なスタン
バイ時には、インバータ回路の入力が電源に接続し、イ
ンバータ回路の入出力端子間を短絡するアナログスイッ
チ３をオフにすることにより、インバータ回路の消費電
流が低減される。With the above structure, in the standby state where the comparison function is not required, the input of the inverter circuit is connected to the power supply, and the analog switch 3 for short-circuiting the input and output terminals of the inverter circuit is turned off, thereby consuming the inverter circuit. The current is reduced.
【０００９】[0009]
【実施例】図１は本発明の一実施例を示すコンパレータ
回路の構成図である。この図において１ないし５は図２
と同じものを指しており、その他の符号６は電源を短絡
するためのトランジスタ、７はそのトランジスタをオ
ン、オフする信号を入力する制御入力端子である。1 is a block diagram of a comparator circuit showing an embodiment of the present invention. In this figure, 1 to 5 are shown in FIG.
The other reference numeral 6 is a transistor for short-circuiting the power supply, and 7 is a control input terminal for inputting a signal for turning on / off the transistor.
【００１０】以上のように構成した本発明のコンパレー
タ回路は、次のように動作する。The comparator circuit of the present invention constructed as above operates as follows.
【００１１】まず、通常の比較動作では、電源短絡用の
トランジスタ６をオフにし、また、比較入力をサンプリ
ングするときは、アナログスイッチ１及び３をオン、２
はオフにした状態にしておく。これにより、容量４には
比較入力端子Ａの電位と、インバータ回路５のスイッチ
ングレベル値との差の電位が保持される。First, in a normal comparison operation, the transistor 6 for short-circuiting the power supply is turned off, and when sampling the comparison input, the analog switches 1 and 3 are turned on and 2
Is turned off. As a result, the capacitance 4 holds the potential of the difference between the potential of the comparison input terminal A and the switching level value of the inverter circuit 5.
【００１２】基準入力値との比較時は、アナログスイッ
チは２をオン、１及び３をオフとし、基準入力端子Ｂの
電位に、前記比較入力サンプリング時に容量４に保持さ
れている電位を加算した値が、インバータ回路５の入力
値となり、比較結果値がコンパレータ出力端子Ｃから出
力される。At the time of comparison with the reference input value, the analog switch turns on 2 and turns off 1 and 3, and the potential of the reference input terminal B is added with the potential held in the capacitor 4 at the time of the sampling of the comparison input. The value becomes the input value of the inverter circuit 5, and the comparison result value is output from the comparator output terminal C.
【００１３】一方、コンパレータ回路の機能が不要なス
タンバイ時は、電源短絡用トランジスタ６を制御入力端
子７からの入力によりオン状態にし、アナログスイッチ
は３をオフ、１及び２の少なくとも一方をオフとする。
それによりインバータ回路５の入力は安定な電位の電源
に接続されることになり、したがって消費電流が低減さ
れる。On the other hand, in the standby state where the function of the comparator circuit is unnecessary, the power supply short-circuiting transistor 6 is turned on by the input from the control input terminal 7, and the analog switch turns off 3 and at least one of 1 and 2. To do.
As a result, the input of the inverter circuit 5 is connected to the power source having a stable potential, so that the current consumption is reduced.
【００１４】[0014]
【発明の効果】以上のように本発明は、チョッパー型コ
ンパレータ回路に電源短絡用のトランジスタを追加し、
スタンバイ時の消費電流が低減されるチョッパー型コン
パレータ回路を提供するものであり、用いて益するとこ
ろがある。As described above, according to the present invention, a transistor for short-circuiting power supply is added to the chopper type comparator circuit,
The present invention provides a chopper-type comparator circuit in which the current consumption during standby is reduced, and there is a benefit in using it.
【図１】本発明の一実施例のチョッパー型コンパレータ
回路を示す図である。FIG. 1 is a diagram showing a chopper type comparator circuit according to an embodiment of the present invention.
【図２】従来のチョッパー型コンパレータ回路を示す図
である。FIG. 2 is a diagram showing a conventional chopper type comparator circuit.
１，２，３…アナログスイッチ、 ４…容量、 ５…Ｃ
ＭＯＳインバータ回路(インバータ回路)、 ６…電源短
絡用トランジスタ、 ７…制御入力端子、 Ａ…比較入
力端子、 Ｂ…基準入力端子、 Ｃ…コンパレータ出力
端子。1, 2, 3 ... Analog switch, 4 ... Capacitance, 5 ... C
MOS inverter circuit (inverter circuit), 6 ... Transistor for power supply short circuit, 7 ... Control input terminal, A ... Comparison input terminal, B ... Reference input terminal, C ... Comparator output terminal.
Claims (1)
の一端に接続された比較入力端子、及び基準入力端子
と、前記容量の他端に入力端子が接続されたＣＭＯＳイ
ンバータ回路と、そのＣＭＯＳインバータ回路の入出力
間を短絡する第３のアナログスイッチとから構成される
チョッパー形式のコンパレータにおいて、上記ＣＭＯＳ
インバータ回路の入力端子を、トランジスタを介して電
源に接続したことを特徴とするコンパレータ回路。1. A comparison input terminal and a reference input terminal connected to one end of a capacitor through an analog switch respectively, a CMOS inverter circuit having an input terminal connected to the other end of the capacitor, and a CMOS inverter circuit thereof. A chopper-type comparator composed of a third analog switch for short-circuiting the input and output, wherein the CMOS
A comparator circuit in which an input terminal of an inverter circuit is connected to a power supply through a transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP227591A JPH05172857A (en) | 1991-01-11 | 1991-01-11 | Comparator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP227591A JPH05172857A (en) | 1991-01-11 | 1991-01-11 | Comparator circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05172857A true JPH05172857A (en) | 1993-07-13 |
Family
ID=11524817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP227591A Pending JPH05172857A (en) | 1991-01-11 | 1991-01-11 | Comparator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05172857A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005537768A (en) * | 2002-08-28 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for reducing power consumption of state holding circuit, state holding circuit and electronic device |
| US8120388B2 (en) | 2003-04-09 | 2012-02-21 | Sony Corporation | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter |
| CN108919079A (en) * | 2018-04-03 | 2018-11-30 | 华南理工大学 | A kind of monitoring method of CMOS inverter electromagnetic immunity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150518A (en) * | 1984-12-25 | 1986-07-09 | Nec Corp | Voltage comparator |
-
1991
- 1991-01-11 JP JP227591A patent/JPH05172857A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150518A (en) * | 1984-12-25 | 1986-07-09 | Nec Corp | Voltage comparator |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005537768A (en) * | 2002-08-28 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for reducing power consumption of state holding circuit, state holding circuit and electronic device |
| US8120388B2 (en) | 2003-04-09 | 2012-02-21 | Sony Corporation | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter |
| CN108919079A (en) * | 2018-04-03 | 2018-11-30 | 华南理工大学 | A kind of monitoring method of CMOS inverter electromagnetic immunity |
| CN108919079B (en) * | 2018-04-03 | 2019-11-15 | 华南理工大学 | A kind of monitoring method of CMOS inverter electromagnetic immunity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332833B2 (en) | Switching circuit for master-slave feeding mode of low voltage power supply | |
| US6147545A (en) | Bridge control circuit for eliminating shoot-through current | |
| JPH0769749B2 (en) | DC power supply circuit | |
| JPH05172857A (en) | Comparator circuit | |
| JP3130443B2 (en) | Switching regulator | |
| JP3680147B2 (en) | Power supply | |
| US5142218A (en) | Power supply circuit for direct voltage regulators with step-up switching configuraton | |
| JP3564950B2 (en) | Semiconductor integrated circuit | |
| US5936390A (en) | Control circuit | |
| JPH05206860A (en) | Current addition type digital/analog conversion circuit | |
| JP2844883B2 (en) | Switch control circuit | |
| JPH05292735A (en) | Step-down type switching regulator | |
| JPS6213128Y2 (en) | ||
| KR0134541Y1 (en) | Turn on/ff control device for power supply | |
| JP2658142B2 (en) | Logical unit | |
| JPS594321Y2 (en) | manual operation device | |
| JPH029371Y2 (en) | ||
| JPH0229441Y2 (en) | ||
| RU1780178C (en) | Transistor switch with overload protection | |
| KR880001011Y1 (en) | Muting circuit for andio amp | |
| JPH0530732A (en) | Switching power supply | |
| JPH0124656Y2 (en) | ||
| JPH06276699A (en) | Power supply circuit | |
| KR870001261Y1 (en) | False play preventing circuit | |
| SU1238193A2 (en) | Self-excited inverter with transistor protection |