JPH05167389A - 分波器 - Google Patents
分波器Info
- Publication number
- JPH05167389A JPH05167389A JP33224291A JP33224291A JPH05167389A JP H05167389 A JPH05167389 A JP H05167389A JP 33224291 A JP33224291 A JP 33224291A JP 33224291 A JP33224291 A JP 33224291A JP H05167389 A JPH05167389 A JP H05167389A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminals
- package
- terminal
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【目的】 アイソレーションを良好に保ちつつ極力小型
化することが可能な分波器を提供する。 【構成】 それぞれ異なる帯域中心周波数ｆ1 、ｆ2 の
特性を有し、かつ、それぞれ信号入力出力端子Ａ1 およ
びＡ2 、Ｂ1 およびＢ2 および接地端子ＧＮＤ1 、ＧＮ
Ｄ2 を有する複数の弾性表面波帯域通信フィルタチップ
Ｆ1、Ｆ2 を、ひとつのパッケージＰＣＫ内に収納して
一体化する。
化することが可能な分波器を提供する。 【構成】 それぞれ異なる帯域中心周波数ｆ1 、ｆ2 の
特性を有し、かつ、それぞれ信号入力出力端子Ａ1 およ
びＡ2 、Ｂ1 およびＢ2 および接地端子ＧＮＤ1 、ＧＮ
Ｄ2 を有する複数の弾性表面波帯域通信フィルタチップ
Ｆ1、Ｆ2 を、ひとつのパッケージＰＣＫ内に収納して
一体化する。
Description
【０００１】
【産業上の利用分野】本発明は、弾性表面波帯域通過フ
ィルタを用いた分波器に関する。近年、自動者用電話
器、携帯用電話器等の小型無線通信機の開発が急速に進
められ、より一層の小型化、高性能化が要請されてい
る。これらの無線通信機には、信号の分岐や挿入を行う
ための分波器が用いられている。分波器は帯域通過フィ
ルタを用いて構成されるが、今日では弾性表面波フィル
タを用いたものが研究開発されている。
ィルタを用いた分波器に関する。近年、自動者用電話
器、携帯用電話器等の小型無線通信機の開発が急速に進
められ、より一層の小型化、高性能化が要請されてい
る。これらの無線通信機には、信号の分岐や挿入を行う
ための分波器が用いられている。分波器は帯域通過フィ
ルタを用いて構成されるが、今日では弾性表面波フィル
タを用いたものが研究開発されている。
【０００２】
【従来の技術】２つの帯域通過弾性表面波フィルタチッ
プ（それぞれの帯域中心周波数ｆ1 、ｆ2 とする）を用
いて分波器を構成する場合、それぞれのチップは気密封
止されたパッケージ内に搭載され、ストリップ線路もし
くは小型の集中定数チップ等で形成されたインピーダン
ス整合回路のある基板上に設置されるのがこれまでの普
通であった。この方法は、それぞれのフィルタが独立し
たケースに納められているためお互いのアイソレーショ
ンが良い。
プ（それぞれの帯域中心周波数ｆ1 、ｆ2 とする）を用
いて分波器を構成する場合、それぞれのチップは気密封
止されたパッケージ内に搭載され、ストリップ線路もし
くは小型の集中定数チップ等で形成されたインピーダン
ス整合回路のある基板上に設置されるのがこれまでの普
通であった。この方法は、それぞれのフィルタが独立し
たケースに納められているためお互いのアイソレーショ
ンが良い。
【０００３】また、分波器の構成ではなく増幅器等の素
子を同一基板上に組み込むことによりモジュール化され
たりした（例えば、特開昭６３−５４００９号公報参
照）。
子を同一基板上に組み込むことによりモジュール化され
たりした（例えば、特開昭６３−５４００９号公報参
照）。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、パッケージが２つあるため、その占有面
積が大きく小型化が難しい。また、基板上に素子を配置
するため整合回路は素子を避けて設ける必要があり，こ
れも無駄なスペースとなる。
来の構成では、パッケージが２つあるため、その占有面
積が大きく小型化が難しい。また、基板上に素子を配置
するため整合回路は素子を避けて設ける必要があり，こ
れも無駄なスペースとなる。
【０００５】できるだけ小型化するため、２つのフィル
タを同一チップ内に形成し一つのパッケージに入れるこ
とが望ましいがこの場合、２つのフィルタの相互作用を
避けるため弾性表面波の伝搬路を別々に設ける必要があ
り、無駄なスペースができる。また、単体の時に比べチ
ップ面積が大きくなるため、製造歩留りも悪くなる。さ
らに、２つのフィルタのアイソレーションをとることも
難しい。
タを同一チップ内に形成し一つのパッケージに入れるこ
とが望ましいがこの場合、２つのフィルタの相互作用を
避けるため弾性表面波の伝搬路を別々に設ける必要があ
り、無駄なスペースができる。また、単体の時に比べチ
ップ面積が大きくなるため、製造歩留りも悪くなる。さ
らに、２つのフィルタのアイソレーションをとることも
難しい。
【０００６】そこで、本発明は、アイソレーションを良
好に保ちつつ極力小型化することが可能な分波器を提供
することを目的とする。
好に保ちつつ極力小型化することが可能な分波器を提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、図１、図５に示すように、それぞれ異な
る帯域中心周波数ｆ1 、ｆ2 の特性を有し、かつ、それ
ぞれ信号入出力端子Ａ 1 およびＡ2 、Ｂ1 およびＢ2 お
よび接地端子ＧＮＤ1 、ＧＮＤ2 を有する複数の弾性表
面波帯域通過フィルタチップＦ1 、Ｆ2 を、ひとつのパ
ッケージＰＣＫ内に収納し一体化して構成する。
に、本発明は、図１、図５に示すように、それぞれ異な
る帯域中心周波数ｆ1 、ｆ2 の特性を有し、かつ、それ
ぞれ信号入出力端子Ａ 1 およびＡ2 、Ｂ1 およびＢ2 お
よび接地端子ＧＮＤ1 、ＧＮＤ2 を有する複数の弾性表
面波帯域通過フィルタチップＦ1 、Ｆ2 を、ひとつのパ
ッケージＰＣＫ内に収納し一体化して構成する。
【０００８】このとき、例えば、図５に示すように、前
記弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 は前記
パッケージＰＣＫ内において前記フィルタチップＦ1 、
Ｆ2 の信号入出力端子Ａ1 およびＡ2 、Ｂ1 および
Ｂ2 、接地端子ＧＮＤ1 、ＧＮＤ 2 、前記パッケージＰ
ＣＫ内に設けられた信号入出力端子Ｃ1 およびＣ2 、Ｄ
1 およびＤ2 、および接地端子ＧＮＤを介して信号線ｌ
S 、ｌG により電気的に接続して構成する。
記弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 は前記
パッケージＰＣＫ内において前記フィルタチップＦ1 、
Ｆ2 の信号入出力端子Ａ1 およびＡ2 、Ｂ1 および
Ｂ2 、接地端子ＧＮＤ1 、ＧＮＤ 2 、前記パッケージＰ
ＣＫ内に設けられた信号入出力端子Ｃ1 およびＣ2 、Ｄ
1 およびＤ2 、および接地端子ＧＮＤを介して信号線ｌ
S 、ｌG により電気的に接続して構成する。
【０００９】また、図５、図６に示すように、前記各フ
ィルタチップＦ1 、Ｆ2 の各信号入出力端子Ａ1 および
Ａ2 、Ｂ1 およびＢ2 、および前記パッケージＰＣＫの
信号入出力端子Ｃ1 およびＣ2 、Ｄ1 およびＤ2は、そ
れらを結ぶ信号線が略一直線上に位置するようにする。
ィルタチップＦ1 、Ｆ2 の各信号入出力端子Ａ1 および
Ａ2 、Ｂ1 およびＢ2 、および前記パッケージＰＣＫの
信号入出力端子Ｃ1 およびＣ2 、Ｄ1 およびＤ2は、そ
れらを結ぶ信号線が略一直線上に位置するようにする。
【００１０】また、図８に示すように、前記一方のフィ
ルタチップＦ1 側における各信号入出力端子Ａ1 、Ａ2
と前記パッケージＰＣＫの信号入出力端子Ｃ1 、Ｃ2 と
を結ぶ信号線と、前記他方のフィルタチップＦ2 側にお
ける各信号入出力端子Ｂ1、Ｂ2 と前記パッケージＰＣ
Ｋの信号入出力端子Ｄ1 、Ｄ2 とを結ぶ信号線とが、互
いに略直角をなして交わる２つの直線Ｘ、Ｙ上に位置す
るよう前記各信号入出力端子Ａ1 、Ａ2 、Ｂ1 、Ｂ2 、
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 を配置する。
ルタチップＦ1 側における各信号入出力端子Ａ1 、Ａ2
と前記パッケージＰＣＫの信号入出力端子Ｃ1 、Ｃ2 と
を結ぶ信号線と、前記他方のフィルタチップＦ2 側にお
ける各信号入出力端子Ｂ1、Ｂ2 と前記パッケージＰＣ
Ｋの信号入出力端子Ｄ1 、Ｄ2 とを結ぶ信号線とが、互
いに略直角をなして交わる２つの直線Ｘ、Ｙ上に位置す
るよう前記各信号入出力端子Ａ1 、Ａ2 、Ｂ1 、Ｂ2 、
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 を配置する。
【００１１】また、図７に示すように、前記各フィルタ
チップＦ1 、Ｆ2 の信号入出力端子Ａ1 、Ａ2 、Ｂ1 、
Ｂ2 と対応する前記パッケージＰＣＫの信号入出力端子
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 とを結ぶ信号線相互の間に必ず
接地線ｌG が介在するよう前記各信号入出力端子Ａ1 、
Ａ2 、Ｂ1 、Ｂ2 、Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 を配置す
る。
チップＦ1 、Ｆ2 の信号入出力端子Ａ1 、Ａ2 、Ｂ1 、
Ｂ2 と対応する前記パッケージＰＣＫの信号入出力端子
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 とを結ぶ信号線相互の間に必ず
接地線ｌG が介在するよう前記各信号入出力端子Ａ1 、
Ａ2 、Ｂ1 、Ｂ2 、Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 を配置す
る。
【００１２】また、図９に示すように、前記パッケージ
ＰＣＫ内における前記各フィルタチップＦ1 、Ｆ2 間に
は接地された金属仕切板Ｓを設ける。さらには、図１０
に示すように、前記パッケージＰＣＫの一外側面上に
は、前記各フィルタチップＦ1 、Ｆ2 の一方の信号端子
Ａ1 、Ｂ1 の共通接続点に電気的につながる共通外部信
号端子Ｔ0 、および他方の信号端子Ａ2 、Ｂ2 にそれぞ
れ独立して電気的につながる外部信号端子Ｔ1 、Ｔ2 を
導出し、前記各外部信号端子Ｔ1 、Ｔ2 相互を互いに相
対向する位置に設け、かつ、前記共通外部信号端子Ｔ0
は前記外部信号端子Ｔ1 、Ｔ2 相互間を結ぶ線ｘに直交
する線ｙ上に位置するよう設ける。
ＰＣＫ内における前記各フィルタチップＦ1 、Ｆ2 間に
は接地された金属仕切板Ｓを設ける。さらには、図１０
に示すように、前記パッケージＰＣＫの一外側面上に
は、前記各フィルタチップＦ1 、Ｆ2 の一方の信号端子
Ａ1 、Ｂ1 の共通接続点に電気的につながる共通外部信
号端子Ｔ0 、および他方の信号端子Ａ2 、Ｂ2 にそれぞ
れ独立して電気的につながる外部信号端子Ｔ1 、Ｔ2 を
導出し、前記各外部信号端子Ｔ1 、Ｔ2 相互を互いに相
対向する位置に設け、かつ、前記共通外部信号端子Ｔ0
は前記外部信号端子Ｔ1 、Ｔ2 相互間を結ぶ線ｘに直交
する線ｙ上に位置するよう設ける。
【００１３】
【作用】請求項１記載の発明によれば、弾性表面波帯域
通過フィルタＦ1 、Ｆ2 はそれぞれ独立したチップで一
つのパッケージＰＣＫ内に収納されて一体化されるの
で、従来のように所定の外囲器内にチップを収納してさ
らにモジュール化されたものとは異なり、余分なスペー
スを必要とせず、小型化が可能となる。
通過フィルタＦ1 、Ｆ2 はそれぞれ独立したチップで一
つのパッケージＰＣＫ内に収納されて一体化されるの
で、従来のように所定の外囲器内にチップを収納してさ
らにモジュール化されたものとは異なり、余分なスペー
スを必要とせず、小型化が可能となる。
【００１４】請求項２記載の発明によれば、ＰＣＫ内に
収納された弾性表面波帯域通過フィルタチップＦ1 、Ｆ
2 は、予め分波器として機能すべく各信号端子Ａ1 、Ａ
2 、Ｂ1 、Ｂ2 、接地端子ＧＮＤ、ＧＮＤ2 、パッケー
ジ信号入出力力端子Ｃ1 、Ｃ 2 、Ｄ1 、Ｄ2 、接地端子
ＧＮＤを介して信号線ｌS 、接地線ｌG により電気的に
接続されたモジュール化された分波器が提供される。
収納された弾性表面波帯域通過フィルタチップＦ1 、Ｆ
2 は、予め分波器として機能すべく各信号端子Ａ1 、Ａ
2 、Ｂ1 、Ｂ2 、接地端子ＧＮＤ、ＧＮＤ2 、パッケー
ジ信号入出力力端子Ｃ1 、Ｃ 2 、Ｄ1 、Ｄ2 、接地端子
ＧＮＤを介して信号線ｌS 、接地線ｌG により電気的に
接続されたモジュール化された分波器が提供される。
【００１５】請求項３記載の発明によれば、チップ信号
入出力端子Ａ1 、Ａ2 、Ｂ1 、Ｂ2 およびパッケージ信
号入出力端子Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 が一直線上に配置
されるので、弾性表面波帯域通過フィルタチップＦ1 の
信号線ｌS と弾性表面波帯域通過フィルタチップＦ2 の
信号線ｌS とが一直線上になり、弾性表面波帯域通過フ
ィルタＦ1 の信号と弾性表面波帯域通過フィルタチップ
Ｆ2 の信号が電磁波的に干渉することを防止でき、弾性
表面波帯域通過フィルタチップＦ1、Ｆ2 相互のアイソ
レーションを保つことができ、小型化に伴なう弾性表面
波帯域通過フィルタチップＦ1 、Ｆ2 相互の接近によっ
て生じうるアイソレーションの低下を防止し、小型化を
助ける。
入出力端子Ａ1 、Ａ2 、Ｂ1 、Ｂ2 およびパッケージ信
号入出力端子Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 が一直線上に配置
されるので、弾性表面波帯域通過フィルタチップＦ1 の
信号線ｌS と弾性表面波帯域通過フィルタチップＦ2 の
信号線ｌS とが一直線上になり、弾性表面波帯域通過フ
ィルタＦ1 の信号と弾性表面波帯域通過フィルタチップ
Ｆ2 の信号が電磁波的に干渉することを防止でき、弾性
表面波帯域通過フィルタチップＦ1、Ｆ2 相互のアイソ
レーションを保つことができ、小型化に伴なう弾性表面
波帯域通過フィルタチップＦ1 、Ｆ2 相互の接近によっ
て生じうるアイソレーションの低下を防止し、小型化を
助ける。
【００１６】請求項４記載の発明によれば、弾性表面波
帯域通過フィルタチップＦ1 の信号線ｌS と弾性表面波
帯域通過フィルタチップＦ2 の信号線ｌS とが互いに直
交する方向（Ｘ、Ｙ）に延在するため、上記同様弾性表
面波帯域通過フィルタチップＦ1 、Ｆ2 相互のアイソレ
ーションを保つことが可能となる。この配置は、端子配
置の設計上の自由度をもたらすことにもなる。
帯域通過フィルタチップＦ1 の信号線ｌS と弾性表面波
帯域通過フィルタチップＦ2 の信号線ｌS とが互いに直
交する方向（Ｘ、Ｙ）に延在するため、上記同様弾性表
面波帯域通過フィルタチップＦ1 、Ｆ2 相互のアイソレ
ーションを保つことが可能となる。この配置は、端子配
置の設計上の自由度をもたらすことにもなる。
【００１７】請求項５記載の発明によれば、弾性表面波
帯域通過フィルタチップＦ1 の信号線ｌS と弾性表面波
帯域通過フィルタチップＦ2 の信号線ｌS との間に必
ず、接地端子ＧＮＤが存在することになり、各信号線ｌ
S 間の接地端子ＧＮＤは各信号線ｌS から発する電磁波
のシールド作用を営むことになり、弾性表面波帯域通過
フィルタチップＦ1 と弾性表面波帯域通過フィルタチッ
プＦ2 のアイソレーションを保つことが可能となる。
帯域通過フィルタチップＦ1 の信号線ｌS と弾性表面波
帯域通過フィルタチップＦ2 の信号線ｌS との間に必
ず、接地端子ＧＮＤが存在することになり、各信号線ｌ
S 間の接地端子ＧＮＤは各信号線ｌS から発する電磁波
のシールド作用を営むことになり、弾性表面波帯域通過
フィルタチップＦ1 と弾性表面波帯域通過フィルタチッ
プＦ2 のアイソレーションを保つことが可能となる。
【００１８】請求項６記載の発明によれば、パッケージ
ＰＣＫ内の弾性表面波帯域通過フィルタチップＦ1 とＦ
2 との間には金属仕切板Ｓが設けられ、かつ、この金属
仕切板は接地されているので上記同様電磁波のシールド
作用を営む結果、弾性表面波帯域通過フィルタチップＦ
1 とＦ2 のアイソレーションを確保する。
ＰＣＫ内の弾性表面波帯域通過フィルタチップＦ1 とＦ
2 との間には金属仕切板Ｓが設けられ、かつ、この金属
仕切板は接地されているので上記同様電磁波のシールド
作用を営む結果、弾性表面波帯域通過フィルタチップＦ
1 とＦ2 のアイソレーションを確保する。
【００１９】請求項７記載の発明によれば、パッケージ
ＰＣＫ内の外表面に導出された共通外部信号端子Ｔ0 、
外部信号端子Ｔ1 、Ｔ2 は、互いに略三角形の頂角に位
置しそれらは平行な位置関係とならないので、共通外部
信号端子Ｔ0 、外部信号端子Ｔ1 、Ｔ2 相互間での信号
のクロストークの発生を防止でき、分波器のモジュール
としての小型化、アイソレーションの確保をより完全な
ものにする。
ＰＣＫ内の外表面に導出された共通外部信号端子Ｔ0 、
外部信号端子Ｔ1 、Ｔ2 は、互いに略三角形の頂角に位
置しそれらは平行な位置関係とならないので、共通外部
信号端子Ｔ0 、外部信号端子Ｔ1 、Ｔ2 相互間での信号
のクロストークの発生を防止でき、分波器のモジュール
としての小型化、アイソレーションの確保をより完全な
ものにする。
【００２０】
【実施例】次に、本発明の好適な実施例を図面に基づい
て説明する。 ［Ｉ］第１実施例 まず図１に、本発明の係る分波器ＤＰＬＸの構成を示
す。
て説明する。 ［Ｉ］第１実施例 まず図１に、本発明の係る分波器ＤＰＬＸの構成を示
す。
【００２１】図１に示すように、共通外部信号端子Ｔ0
には弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 が並
列に接続されており、各弾性表面波帯域通過フィルタチ
ップＦ1 、Ｆ2 からは外部信号端子Ｔ1 、Ｔ2 がそれぞ
れ個別に導出されている。
には弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 が並
列に接続されており、各弾性表面波帯域通過フィルタチ
ップＦ1 、Ｆ2 からは外部信号端子Ｔ1 、Ｔ2 がそれぞ
れ個別に導出されている。
【００２２】弾性表面波帯域通過フィルタチップＦ1 、
Ｆ2 は、図２に示すように、互いに異なる帯域中心周波
数を有しており、弾性表面波帯域通過フィルタチップＦ
1 の帯域中心周波数ｆ1 は、例えば、８８７［ＭＨ
ｚ］、弾性表面波帯域通過フィルタチップＦ2 の帯域中
心周波数ｆ2 は９３２［ＭＨｚ］に設定され、ｆ1 ＜ｆ
2 の関係になっている。また、弾性表面波帯域通過フィ
ルタチップＦ1 、Ｆ2 は、図３（等価回路）および図４
（実際の配置パターン）に示すように、ＬＴ（リチウム
タンタレート）基板上にＡｌ−２％Ｃｕ電極材料により
形成されている。直列弾性表面波共振器Ｒ1 、Ｒ3 、Ｒ
4 および並列弾性表面波共振器Ｒ2 、Ｒ5 は、くし型電
極および反射器を有する一端子対形共振器で構成され
る。
Ｆ2 は、図２に示すように、互いに異なる帯域中心周波
数を有しており、弾性表面波帯域通過フィルタチップＦ
1 の帯域中心周波数ｆ1 は、例えば、８８７［ＭＨ
ｚ］、弾性表面波帯域通過フィルタチップＦ2 の帯域中
心周波数ｆ2 は９３２［ＭＨｚ］に設定され、ｆ1 ＜ｆ
2 の関係になっている。また、弾性表面波帯域通過フィ
ルタチップＦ1 、Ｆ2 は、図３（等価回路）および図４
（実際の配置パターン）に示すように、ＬＴ（リチウム
タンタレート）基板上にＡｌ−２％Ｃｕ電極材料により
形成されている。直列弾性表面波共振器Ｒ1 、Ｒ3 、Ｒ
4 および並列弾性表面波共振器Ｒ2 、Ｒ5 は、くし型電
極および反射器を有する一端子対形共振器で構成され
る。
【００２３】弾性表面波共振器Ｒ1 は、弾性表面波帯域
通過フィルタチップＦ1 と弾性表面波帯域通過フィルタ
チップＦ2 との共通接続点側に挿入されており、共通外
部信号端子Ｔ0 側からみたとき、弾性表面波共振器Ｒ1
は初段の共振器となる。
通過フィルタチップＦ1 と弾性表面波帯域通過フィルタ
チップＦ2 との共通接続点側に挿入されており、共通外
部信号端子Ｔ0 側からみたとき、弾性表面波共振器Ｒ1
は初段の共振器となる。
【００２４】図４に、弾性表面波共振器Ｒ1 〜Ｒ5 の配
置パターン側を示す。基板Ｓｕｂ上の両端に接地端子Ｇ
ＮＤ1 、ＧＮＤ2 が形成され、それらの面に弾性表面波
共振器Ｒ2 、チップ信号入力端子Ａ1 （またはＢ1 ）、
弾性表面波共振器Ｒ1 、Ｒ3 、Ｒ4 、チップ信号出力端
子Ａ2（またはＢ2 ）、弾性表面波共振器Ｒ5 が形成さ
れている。なお、弾性表面波共振器Ｒ1 〜Ｒ5 の電極指
の形状構造は一般に良く知られているので詳細な図示は
省略する。
置パターン側を示す。基板Ｓｕｂ上の両端に接地端子Ｇ
ＮＤ1 、ＧＮＤ2 が形成され、それらの面に弾性表面波
共振器Ｒ2 、チップ信号入力端子Ａ1 （またはＢ1 ）、
弾性表面波共振器Ｒ1 、Ｒ3 、Ｒ4 、チップ信号出力端
子Ａ2（またはＢ2 ）、弾性表面波共振器Ｒ5 が形成さ
れている。なお、弾性表面波共振器Ｒ1 〜Ｒ5 の電極指
の形状構造は一般に良く知られているので詳細な図示は
省略する。
【００２５】再び図１に戻って、共通外部信号端子Ｔ0
と弾性表面波帯域通過フィルタチップＦ2 との間には、
インピーダンス整合回路Ｍが介在されている。インピー
ダンス整合回路Ｍは位相回転用のＬ（インダクタンス）
からなる。インダクタンスＬは、具体的には、例えば６
［ｎＨ］程度である。またインダクタンスＬはガラスエ
ポキシ基板またはセラミック基板上に金、タングステン
（Ｗ）、銅（Ｃｕ）等の金属ストリップラインにより形
成される。なお、ストリップラインは、ガラスエポキシ
基板の場合、線幅０．５［ｍｍ］、長さ１１［ｍｍ］程
度であり、セラミック基板の場合、線幅０．２［ｍ
ｍ］、長さ６［ｍｍ］程度で実現できる。
と弾性表面波帯域通過フィルタチップＦ2 との間には、
インピーダンス整合回路Ｍが介在されている。インピー
ダンス整合回路Ｍは位相回転用のＬ（インダクタンス）
からなる。インダクタンスＬは、具体的には、例えば６
［ｎＨ］程度である。またインダクタンスＬはガラスエ
ポキシ基板またはセラミック基板上に金、タングステン
（Ｗ）、銅（Ｃｕ）等の金属ストリップラインにより形
成される。なお、ストリップラインは、ガラスエポキシ
基板の場合、線幅０．５［ｍｍ］、長さ１１［ｍｍ］程
度であり、セラミック基板の場合、線幅０．２［ｍ
ｍ］、長さ６［ｍｍ］程度で実現できる。
【００２６】このように弾性表面波フィルタＦ2 にイン
ピーダンス整合回路Ｍを挿入することで、分波器を構成
する場合の必要条件を満たすことができる。次に、本発
明の第１実施例の詳細を説明する。図５に第１実施例に
係る分波器ＤＰＬＸの平面配置図を示す。
ピーダンス整合回路Ｍを挿入することで、分波器を構成
する場合の必要条件を満たすことができる。次に、本発
明の第１実施例の詳細を説明する。図５に第１実施例に
係る分波器ＤＰＬＸの平面配置図を示す。
【００２７】この実施例は、セラミック等の低誘電率材
からなる箱型のパッケージＰＣＫ内に弾性表面波帯域通
過フィルタチップＦ1 、Ｆ2 を横並びに収納し、これら
弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 を収納し
たとき隣接する位置に設けられたパッケージ信号出力端
子Ｃ2 、チップ信号出力端子Ａ2 、Ａ1 、パッケージ信
号入力端子Ｃ1 、Ｄ1 、チップ信号入力端子Ｂ1 、
Ｂ2 、Ｄ2 が一直線上に並ぶようにしたものである。パ
ッケージ信号出力端子Ｃ2 とチップ信号出力端子Ａ 2 、
チップ信号入力端子Ａ1 とパッケージ信号入力端子
Ｃ1 、パッケージ信号入力端子Ｄ1 とチップ信号入力端
子Ｂ1 およびチップ信号出力端子Ｂ2 とパッケージ信号
出力端子Ｄ2 のそれぞれには信号線ｌS が、例えばワイ
ヤボンディング等の手法により配線されている。また、
接地端子ＧＮＤと接地端子ＧＮＤ2 やＧＮＤ1 とＧＮＤ
間には接地線ｌG が配線され、図１に示す回路を構成す
べく配線され、各部は電気的に接続されている。Ｒは、
Ｒ1 〜Ｒ5 を総合的に示したものであり、その内容は図
３、図４に示す通りである。
からなる箱型のパッケージＰＣＫ内に弾性表面波帯域通
過フィルタチップＦ1 、Ｆ2 を横並びに収納し、これら
弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 を収納し
たとき隣接する位置に設けられたパッケージ信号出力端
子Ｃ2 、チップ信号出力端子Ａ2 、Ａ1 、パッケージ信
号入力端子Ｃ1 、Ｄ1 、チップ信号入力端子Ｂ1 、
Ｂ2 、Ｄ2 が一直線上に並ぶようにしたものである。パ
ッケージ信号出力端子Ｃ2 とチップ信号出力端子Ａ 2 、
チップ信号入力端子Ａ1 とパッケージ信号入力端子
Ｃ1 、パッケージ信号入力端子Ｄ1 とチップ信号入力端
子Ｂ1 およびチップ信号出力端子Ｂ2 とパッケージ信号
出力端子Ｄ2 のそれぞれには信号線ｌS が、例えばワイ
ヤボンディング等の手法により配線されている。また、
接地端子ＧＮＤと接地端子ＧＮＤ2 やＧＮＤ1 とＧＮＤ
間には接地線ｌG が配線され、図１に示す回路を構成す
べく配線され、各部は電気的に接続されている。Ｒは、
Ｒ1 〜Ｒ5 を総合的に示したものであり、その内容は図
３、図４に示す通りである。
【００２８】このように、各端子Ｃ2 、Ａ2 、Ａ1 、Ｃ
1 、Ｃ2 、Ｄ1 、Ｂ1 、Ｂ2 、Ｄ2 を直線上に配置した
ことにより、それらを結ぶ信号線ｌS が同様に一直線状
となり、その結果、弾性表面波帯域通過フィルタチップ
Ｆ1 の信号と弾性表面波帯域通過フィルタＦ2 の信号と
が互いに干渉することを防止できる。つまり、信号線ｌ
S から電磁波として誘起される信号成分が他の信号線ｌ
S に混入する割合は、信号線ｌS が互いに平行に配され
たとき最大となるのであるが、一直線状に配されたとき
は電界の方向が一致せず、極めて少ないものとなるので
ある。
1 、Ｃ2 、Ｄ1 、Ｂ1 、Ｂ2 、Ｄ2 を直線上に配置した
ことにより、それらを結ぶ信号線ｌS が同様に一直線状
となり、その結果、弾性表面波帯域通過フィルタチップ
Ｆ1 の信号と弾性表面波帯域通過フィルタＦ2 の信号と
が互いに干渉することを防止できる。つまり、信号線ｌ
S から電磁波として誘起される信号成分が他の信号線ｌ
S に混入する割合は、信号線ｌS が互いに平行に配され
たとき最大となるのであるが、一直線状に配されたとき
は電界の方向が一致せず、極めて少ないものとなるので
ある。
【００２９】なお、図５において、端子ブロックＵ1 、
Ｕ2 、Ｕ3 は接地端子ＧＮＤ、パッケージ信号入力端子
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 を設けるためのものであり、Ｐ
ＣＫと同様にセラミック等の低誘電材料で形成されてい
る。
Ｕ2 、Ｕ3 は接地端子ＧＮＤ、パッケージ信号入力端子
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 を設けるためのものであり、Ｐ
ＣＫと同様にセラミック等の低誘電材料で形成されてい
る。
【００３０】以上のように、端子配列を直線状にしたた
め、弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 の信
号のクロストークの発生を抑制することができ、弾性表
面波帯域通過フィルタチップＦ1 、Ｆ2 自体をパッケー
ジＰＣＫ内に収納する場合の特性劣化を防止でき、分波
器を確実に小型化することが可能となる。
め、弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 の信
号のクロストークの発生を抑制することができ、弾性表
面波帯域通過フィルタチップＦ1 、Ｆ2 自体をパッケー
ジＰＣＫ内に収納する場合の特性劣化を防止でき、分波
器を確実に小型化することが可能となる。
【００３１】［II］第２実施例 図６に、本発明の第２実施例を示す。この実施例は、第
１実施例（図５）の変形例に相当するもので、各端子を
結ぶ信号線ｌS がジグザグ状位置になるように各端子が
配置されている。このように、信号線ｌS がジグザグ状
となっていても、その延在方向が略一直線状をなしてい
るので、信号線ｌS の電界の方向をそろえることが可能
であり、弾性表面波帯域通過フィルタチップＦ1 とＦ2
間において充分なアイソレーションを確保しうる。ま
た、チップ信号入力端子Ａ1 とチップ信号入力端子Ｂ1
とを互いに離間させることで、端子ブロックＵ2 上のパ
ッケージ信号入力端子Ｃ1 とパッケージ信号入力端子Ｄ
1 を形成する上で、端子ブロックＵ2 の全幅を占めるこ
とができ、図５に示すように、パッケージ信号入力端子
Ｃ1 とパッケージ信号入力端子Ｄ1 とを隣接させる必要
がないので、その分だけパッケージ信号入力端子Ｃ1 、
パッケージ信号入力端子Ｄ1 の面積を大きくとることが
できるし、あるいは逆に端子ブロックＵ2 の幅を狭める
ことが可能となる。その結果ＰＣＫを小型化することも
できる。また、このような端子配置を可能とすること
は、弾性表面波帯域通過フィルタチップＦ1 、弾性表面
波帯域通過フィルタチップＦ2 のレイアウト設計上の自
由度をもたらすことにもなる。
１実施例（図５）の変形例に相当するもので、各端子を
結ぶ信号線ｌS がジグザグ状位置になるように各端子が
配置されている。このように、信号線ｌS がジグザグ状
となっていても、その延在方向が略一直線状をなしてい
るので、信号線ｌS の電界の方向をそろえることが可能
であり、弾性表面波帯域通過フィルタチップＦ1 とＦ2
間において充分なアイソレーションを確保しうる。ま
た、チップ信号入力端子Ａ1 とチップ信号入力端子Ｂ1
とを互いに離間させることで、端子ブロックＵ2 上のパ
ッケージ信号入力端子Ｃ1 とパッケージ信号入力端子Ｄ
1 を形成する上で、端子ブロックＵ2 の全幅を占めるこ
とができ、図５に示すように、パッケージ信号入力端子
Ｃ1 とパッケージ信号入力端子Ｄ1 とを隣接させる必要
がないので、その分だけパッケージ信号入力端子Ｃ1 、
パッケージ信号入力端子Ｄ1 の面積を大きくとることが
できるし、あるいは逆に端子ブロックＵ2 の幅を狭める
ことが可能となる。その結果ＰＣＫを小型化することも
できる。また、このような端子配置を可能とすること
は、弾性表面波帯域通過フィルタチップＦ1 、弾性表面
波帯域通過フィルタチップＦ2 のレイアウト設計上の自
由度をもたらすことにもなる。
【００３２】［III ］第３実施例 図７に、本発明の第３実施例を示す。この実施例は、図
５のように弾性表面波帯域通過フィルタチップＦ1 、Ｆ
2 を横並びに配置するのではなく、両弾性表面波帯域通
過フィルタチップＦ1 、Ｆ2 を同じ方向に向けてパッケ
ージＰＣＫ内に収納一体化した例である。
５のように弾性表面波帯域通過フィルタチップＦ1 、Ｆ
2 を横並びに配置するのではなく、両弾性表面波帯域通
過フィルタチップＦ1 、Ｆ2 を同じ方向に向けてパッケ
ージＰＣＫ内に収納一体化した例である。
【００３３】この実施例では、パッケージＰＣＫの長辺
側内部に端子ブロックＵ1 、Ｕ2 を形成し、それらの上
に接地端子ＧＮＤ、パッケージ信号入力端子Ｃ1 、パッ
ケージ信号出力端子Ｃ2 、パッケージ信号入力端子
Ｄ1 、パッケージ信号出力端子Ｄ 2 が形成されている。
そして、端子配列は、弾性表面波帯域通過フィルタチッ
プＦ1 側では、ＰＣＫを横断する方向にパッケージ信号
入力端子Ｃ1 、チップ信号入力端子Ａ1 、チップ信号出
力端子Ａ2 、パッケージ信号出力端子Ｄ2 となり、弾性
表面波帯域通過フィルタチップＦ2 側ではパッケージ信
号入力端子Ｄ1 、チップ信号入力端子Ｂ1 、Ｂ2 、パッ
ケージ信号出力端子Ｄ2 となる。
側内部に端子ブロックＵ1 、Ｕ2 を形成し、それらの上
に接地端子ＧＮＤ、パッケージ信号入力端子Ｃ1 、パッ
ケージ信号出力端子Ｃ2 、パッケージ信号入力端子
Ｄ1 、パッケージ信号出力端子Ｄ 2 が形成されている。
そして、端子配列は、弾性表面波帯域通過フィルタチッ
プＦ1 側では、ＰＣＫを横断する方向にパッケージ信号
入力端子Ｃ1 、チップ信号入力端子Ａ1 、チップ信号出
力端子Ａ2 、パッケージ信号出力端子Ｄ2 となり、弾性
表面波帯域通過フィルタチップＦ2 側ではパッケージ信
号入力端子Ｄ1 、チップ信号入力端子Ｂ1 、Ｂ2 、パッ
ケージ信号出力端子Ｄ2 となる。
【００３４】ここで、各端子間を結ぶ信号線ｌS は弾性
表面波帯域通過フィルタチップＦ1 側と弾性表面波帯域
通過フィルタチップＦ2 側とで平行となり、クロストー
クの面からは不利となるが、弾性表面波帯域通過フィル
タチップＦ1 側と弾性表面波帯域通過フィルタチップＦ
2 側の信号線ｌS 相互の間には弾性表面波帯域通過フィ
ルタチップＦ1 の接地端子ＧＮＤ1 とパッケージＰＣＫ
側の接地端子ＧＮＤとを結ぶ接地線ｌG が存在すること
になり、この接地線ｌG が電磁波シールド作用を営むの
で、実用上の問題はなく、小型化が可能となる。
表面波帯域通過フィルタチップＦ1 側と弾性表面波帯域
通過フィルタチップＦ2 側とで平行となり、クロストー
クの面からは不利となるが、弾性表面波帯域通過フィル
タチップＦ1 側と弾性表面波帯域通過フィルタチップＦ
2 側の信号線ｌS 相互の間には弾性表面波帯域通過フィ
ルタチップＦ1 の接地端子ＧＮＤ1 とパッケージＰＣＫ
側の接地端子ＧＮＤとを結ぶ接地線ｌG が存在すること
になり、この接地線ｌG が電磁波シールド作用を営むの
で、実用上の問題はなく、小型化が可能となる。
【００３５】このように、本実施例のような収納形式に
よっても充分なアイソレーションを確保することがで
き、弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 自体
の封入を可能として小型化が達成される。
よっても充分なアイソレーションを確保することがで
き、弾性表面波帯域通過フィルタチップＦ1 、Ｆ2 自体
の封入を可能として小型化が達成される。
【００３６】［IV］第４実施例 図８に、本発明の第４実施例を示す。この実施例は、各
端子間を結ぶ信号線ｌ S が弾性表面波帯域通過フィルタ
チップＦ1 側と弾性表面波帯域通過フィルタチップＦ2
側とで互いに直交する線分上に位置するよう端子配列を
施した例である。
端子間を結ぶ信号線ｌ S が弾性表面波帯域通過フィルタ
チップＦ1 側と弾性表面波帯域通過フィルタチップＦ2
側とで互いに直交する線分上に位置するよう端子配列を
施した例である。
【００３７】すなわち、図８に示すように、端子ブロッ
クＵ1 上において、パッケージ信号入力端子Ｃ1 、パッ
ケージ信号入力端子Ｄ1 は中央寄りに位置され、端子ブ
ロックＵ2 上において、パッケージ信号出力端子Ｃ2 、
パッケージ信号出力端子Ｄ2 はパッケージＰＣＫの端部
寄りに位置され、パッケージ信号入力端子Ｃ1 とパッケ
ージ信号出力端子Ｃ2 とを結ぶ線分Ｘとパッケージ信号
入力端子Ｄ1 とパッケージ信号出力端子Ｄ2 とを結ぶ線
分Ｙとが互いに直角をなすようにされ、そして線分Ｘに
沿ってチップ信号入力端子Ａ1 、チップ信号出力端子Ａ
2 が配置され、かつ、線分Ｙに沿ってチップ信号入力端
子Ｂ1 、Ｂ2 が配置されている。
クＵ1 上において、パッケージ信号入力端子Ｃ1 、パッ
ケージ信号入力端子Ｄ1 は中央寄りに位置され、端子ブ
ロックＵ2 上において、パッケージ信号出力端子Ｃ2 、
パッケージ信号出力端子Ｄ2 はパッケージＰＣＫの端部
寄りに位置され、パッケージ信号入力端子Ｃ1 とパッケ
ージ信号出力端子Ｃ2 とを結ぶ線分Ｘとパッケージ信号
入力端子Ｄ1 とパッケージ信号出力端子Ｄ2 とを結ぶ線
分Ｙとが互いに直角をなすようにされ、そして線分Ｘに
沿ってチップ信号入力端子Ａ1 、チップ信号出力端子Ａ
2 が配置され、かつ、線分Ｙに沿ってチップ信号入力端
子Ｂ1 、Ｂ2 が配置されている。
【００３８】このような端子配列とすることにより、パ
ッケージ信号入力端子Ｃ1 とチップ信号入力端子Ａ1 、
チップ信号出力端子Ａ2 とパッケージ信号出力端子Ｃ2
を結ぶ信号線ｌS と、パッケージ信号入力端子Ｄ1 とチ
ップ信号入力端子Ｂ1 、チップ信号出力端子Ｂ2 とパッ
ケージ信号出力端子Ｄ2 を結ぶ信号線ｌS とが互いに略
直交することとなり、弾性表面波帯域通過フィルタチッ
プＦ1 側の信号線ｌS と弾性表面波帯域通過フィルタチ
ップＦ2 側の信号線ｌS との間のクロストークを防止す
ることが可能となる。
ッケージ信号入力端子Ｃ1 とチップ信号入力端子Ａ1 、
チップ信号出力端子Ａ2 とパッケージ信号出力端子Ｃ2
を結ぶ信号線ｌS と、パッケージ信号入力端子Ｄ1 とチ
ップ信号入力端子Ｂ1 、チップ信号出力端子Ｂ2 とパッ
ケージ信号出力端子Ｄ2 を結ぶ信号線ｌS とが互いに略
直交することとなり、弾性表面波帯域通過フィルタチッ
プＦ1 側の信号線ｌS と弾性表面波帯域通過フィルタチ
ップＦ2 側の信号線ｌS との間のクロストークを防止す
ることが可能となる。
【００３９】［Ｖ］第５実施例 図９に、本発明の第５実施例を示す、この実施例は、図
示するように、弾性表面波帯域通過フィルタチップＦ1
と弾性表面波帯域通過フィルタチップＦ2 の間に、接地
端子ＧＮＤに電気的に接続された金属シールド板Ｓを設
けた例を開示する。この場合、弾性表面波帯域通過フィ
ルタチップＦ1、Ｆ2 の配列方向は、端子の取出し位置
の関係から、例えば、図７に示す方向とするが好まし
く、また、図７の場合に生じる信号線ｌS の平行配列に
よるクロストークの問題を完全に解決しうる。他の構成
は図８と同様であってよい。
示するように、弾性表面波帯域通過フィルタチップＦ1
と弾性表面波帯域通過フィルタチップＦ2 の間に、接地
端子ＧＮＤに電気的に接続された金属シールド板Ｓを設
けた例を開示する。この場合、弾性表面波帯域通過フィ
ルタチップＦ1、Ｆ2 の配列方向は、端子の取出し位置
の関係から、例えば、図７に示す方向とするが好まし
く、また、図７の場合に生じる信号線ｌS の平行配列に
よるクロストークの問題を完全に解決しうる。他の構成
は図８と同様であってよい。
【００４０】［VI］第６実施例 図１０に本発明の第６実施例を示す。この実施例は前述
の第１〜第５実施例がパッケージＰＣＫ内部におけるア
イソレーションを対象にしていたのに対し、パッケージ
ＰＣＫ外部におけるアイソレーションを考慮したもので
ある。
の第１〜第５実施例がパッケージＰＣＫ内部におけるア
イソレーションを対象にしていたのに対し、パッケージ
ＰＣＫ外部におけるアイソレーションを考慮したもので
ある。
【００４１】すなわち、弾性表面波帯域通過フィルタチ
ップＦ1 、Ｆ2 をパッケージＰＣＫ内に封入するととも
に、内部回路を機能させるためには外部端子をＰＣＫの
外部表面に導出する必要があるのであるが、その場合、
外部端子は相互に信号電波の発生源として作用するの
で、何らかの防止策を講じなければならない。
ップＦ1 、Ｆ2 をパッケージＰＣＫ内に封入するととも
に、内部回路を機能させるためには外部端子をＰＣＫの
外部表面に導出する必要があるのであるが、その場合、
外部端子は相互に信号電波の発生源として作用するの
で、何らかの防止策を講じなければならない。
【００４２】そこで、本実施例では、弾性表面波帯域通
過フィルタチップＦ1 につながる外部信号端子Ｔ1 と弾
性表面波帯域通過フィルタチップＦ2 につながる外部信
号端子Ｔ2 とをパッケージＰＣＫの相対向する端部側に
置いて両者を離間させるとともに、外部信号端子Ｔ1 と
Ｔ2 を結ぶ線分ｘに対し直角をなす線分ｙ上に位置する
パッケージＰＣＫの端部に弾性表面波帯域通過フィルタ
チップＦ1 および弾性表面波帯域通過フィルタチップＦ
2 の両者につながる共通外部信号端子Ｔ0 を配置し、全
体として共通外部信号端子Ｔ0 、外部信号端子Ｔ1 、Ｔ
2 が三角形の頂点に位置するように配置されている。そ
して、各共通外部信号端子Ｔ0 、外部信号端子Ｔ1 、Ｔ
2 は両側にＧＮＤを配置し、Ｔ0 、Ｔ1 、Ｔ2 からの信
号洩れを防止している。
過フィルタチップＦ1 につながる外部信号端子Ｔ1 と弾
性表面波帯域通過フィルタチップＦ2 につながる外部信
号端子Ｔ2 とをパッケージＰＣＫの相対向する端部側に
置いて両者を離間させるとともに、外部信号端子Ｔ1 と
Ｔ2 を結ぶ線分ｘに対し直角をなす線分ｙ上に位置する
パッケージＰＣＫの端部に弾性表面波帯域通過フィルタ
チップＦ1 および弾性表面波帯域通過フィルタチップＦ
2 の両者につながる共通外部信号端子Ｔ0 を配置し、全
体として共通外部信号端子Ｔ0 、外部信号端子Ｔ1 、Ｔ
2 が三角形の頂点に位置するように配置されている。そ
して、各共通外部信号端子Ｔ0 、外部信号端子Ｔ1 、Ｔ
2 は両側にＧＮＤを配置し、Ｔ0 、Ｔ1 、Ｔ2 からの信
号洩れを防止している。
【００４３】このように、パッケージＰＣＫ内部でのア
イソレーションの確保とともにパッケージＰＣＫ外部で
のアイソレーションをも充分にとることにより、分波器
ＤＰＬＸモジュールの小型化の完成度がより向上する。
イソレーションの確保とともにパッケージＰＣＫ外部で
のアイソレーションをも充分にとることにより、分波器
ＤＰＬＸモジュールの小型化の完成度がより向上する。
【００４４】ここで、図１１に、以上の各実施例による
アイソレーションの効果を示す。図中、ａは何らアイソ
レーションの対策をしない場合、ｂは図５等の信号線ｌ
S 配置をした場合、ｃは図９の金属シールド板Ｓを設け
た場合の端子間アイソレーション特性を示したものであ
る。この図１１からも、端子配列金属シールド板Ｓの設
置によるＳ／Ｎの向上がわかる。
アイソレーションの効果を示す。図中、ａは何らアイソ
レーションの対策をしない場合、ｂは図５等の信号線ｌ
S 配置をした場合、ｃは図９の金属シールド板Ｓを設け
た場合の端子間アイソレーション特性を示したものであ
る。この図１１からも、端子配列金属シールド板Ｓの設
置によるＳ／Ｎの向上がわかる。
【００４５】なお、以上の各実施例において、パッケー
ジＰＣＫ内部を２層構成とし、そのうちの１層にインピ
ーダンス整合回路を配置したものとする。
ジＰＣＫ内部を２層構成とし、そのうちの１層にインピ
ーダンス整合回路を配置したものとする。
【００４６】
【発明の効果】以上の通り、本発明によれば、弾性表面
波帯域通過フィルタチップ自体をパッケージ内に収納一
体化し、端子配列等による電磁シールドあるいは信号ク
ロストークを防止するよう構成したので、弾性表面波帯
域通過フィルタチップ間のアイソレーションを良好に保
ちつつ小型化することができる。
波帯域通過フィルタチップ自体をパッケージ内に収納一
体化し、端子配列等による電磁シールドあるいは信号ク
ロストークを防止するよう構成したので、弾性表面波帯
域通過フィルタチップ間のアイソレーションを良好に保
ちつつ小型化することができる。
【図１】本発明に係る分波器の構成を示すブロック図で
ある。
ある。
【図２】各弾性表面波帯域通過フィルタチップの周波数
特性図である。
特性図である。
【図３】各弾性表面波帯域通過フィルタチップの等価回
路図である。
路図である。
【図４】各弾性表面波帯域通過フィルタチップの電極脂
および信号入出力端子の配置パターンを示す平面図であ
る。
および信号入出力端子の配置パターンを示す平面図であ
る。
【図５】本発明の第１実施例を示す平面図である。
【図６】本発明の第２実施例を示す平面図である。
【図７】本発明の第３実施例を示す平面図である。
【図８】本発明の第４実施例を示す平面図である。
【図９】本発明の第５実施例を示す平面図である。
【図１０】本発明の第６実施例を示す平面図である。
【図１１】本発明の効果を示す端子間アイソレーション
特性図である。
特性図である。
Ａ1 …チップ信号入力端子 Ａ2 …チップ信号出力端子 Ｂ1 …チップ信号入力端子 Ｂ2 …チップ信号出力端子 Ｃ1 …パッケージ信号入力端子 Ｃ2 …パッケージ信号出力端子 Ｄ1 …パッケージ信号入力端子 Ｄ2 …パッケージ信号出力端子 Ｆ1 …弾性表面波帯域通過フィルタチップ Ｆ2 …弾性表面波帯域通過フィルタチップ ＧＮＤ、ＧＮＤ1 、ＧＮＤ2 …接地端子 Ｍ…インピーダンス整合回路 ＰＣＫ…パッケージ Ｒ、Ｒ1 、Ｒ2 、Ｒ3 、Ｒ4 …弾性表面波共振器 Ｓ…金属シールド板 Ｔ0 …共通外部信号端子 Ｔ1 、Ｔ2 …外部信号端子 Ｕ1 、Ｕ2 、Ｕ3 …端子ブロック ｌS …信号線 ｌG …接地線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平沢 暢朗 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大森 秀樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (7)
- 【請求項１】 それぞれ異なる帯域中心周波数（ｆ1 、
ｆ2 ）の特性を有し、かつ、それぞれ信号入出力端子
（Ａ1 およびＡ2 、Ｂ1 およびＢ2 ）および接地端子
（ＧＮＤ1 、ＧＮＤ2 ）を有する複数の弾性表面波帯域
通過フィルタチップ（Ｆ1 、Ｆ2 ）が、ひとつのパッケ
ージ（ＰＣＫ）内に収納されて一体化されていることを
特徴とする分波器。 - 【請求項２】 請求項１記載の分波器において、前記弾
性表面波帯域通過フィルタチップ（Ｆ1 、Ｆ2 ）は前記
パッケージ（ＰＣＫ）内において前記フィルタチップ
（Ｆ1 、Ｆ2 ）の信号入出力端子（Ａ1 およびＡ2 、Ｂ
1 およびＢ2 ）、接地端子（ＧＮＤ1 、ＧＮＤ2 ）、前
記パッケージ（ＰＣＫ）内に設けられた信号入出力端子
（Ｃ1 およびＣ2 、Ｄ1 およびＤ2 ）、および接地端子
（ＧＮＤ）を介して信号線（ｌS 、ｌG ）により電気的
に接続されていることを特徴とする分波器。 - 【請求項３】 請求項２記載の分波器において、前記各
フィルタチップ（Ｆ 1 、Ｆ2 ）の各信号入出力端子（Ａ
1 およびＡ2 、Ｂ1 およびＢ2 ）、および前記パッケー
ジ（ＰＣＫ）の信号入出力端子（Ｃ1 およびＣ2 、Ｄ1
およびＤ2 ）は、それらを結ぶ信号線が略一直線上に位
置するよう配置されていることを特徴とする分波器。 - 【請求項４】 請求項２記載の分波器において、前記一
方のフィルタチップ（Ｆ1 ）側おける各信号入出力端子
（Ａ1 、Ａ2 ）と前記パッケージ（ＰＣＫ）の信号入出
力端子（Ｃ1 、Ｃ2 ）とを結ぶ信号線と、前記他方のフ
ィルタチップ（Ｆ2 ）側における各信号入出力端子（Ｂ
1 、Ｂ2 ）と前記パッケージ（ＰＣＫ）の信号入出力端
子（Ｄ1 、Ｄ2 ）とを結ぶ信号線とが、互いに略直角を
なして交わる２つの直線（Ｘ、Ｙ）上に位置するよう前
記各信号入出力端子（Ａ1 、Ａ 2 、Ｂ1 、Ｂ2 、Ｃ1 、
Ｃ2 、Ｄ1 、Ｄ2）が配置されていることを特徴とする
分波器。 - 【請求項５】 請求項２記載の分波器において、前記各
フィルタチップ（Ｆ 1 、Ｆ2 ）の信号入出力端子
（Ａ1 、Ａ2 、Ｂ1 、Ｂ2 ）と対応する前記パッケージ
（ＰＣＫ）の信号入出力端子（Ｃ1 、Ｃ2 、Ｄ1 、
Ｄ2 ）とを結ぶ信号線相互の間に必ず接地線が介在する
よう前記各信号入出力端子（Ａ1 、Ａ2 、Ｂ1 、Ｂ2 、
Ｃ1 、Ｃ2 、Ｄ1 、Ｄ2 ）が配置されていることを特徴
とする分波器。 - 【請求項６】 請求項１または２記載の分波器におい
て、前記パッケージ（ＰＣＫ）内における前記各フィル
タチップ（Ｆ1 、Ｆ2 ）間には接地された金属仕切板
（Ｓ）が設けられていることを特徴とする分波器。 - 【請求項７】 請求項１乃至６のいずれかに記載の分波
器において、前記パッケージ（ＰＣＫ）の一外側面上に
は、前記各フィルタチップ（Ｆ1 、Ｆ2 ）の一方の入出
力信号端子（Ａ1 、Ｂ1 ）の共通接続点に電気的につな
がる共通外部信号端子（Ｔ0 ）、および他方の入出力信
号端子（Ａ2 、Ｂ2 ）にそれぞれ独立して電気的につな
がる外部信号端子（Ｔ1 、Ｔ2 ）が導出され、前記各外
部信号端子（Ｔ1 、Ｔ2 ）相互は互いに相対向する位置
に設けられ、かつ、前記共通外部信号端子（Ｔ0 ）は前
記外部信号端子（Ｔ1 、Ｔ2 ）相互間を結ぶ線（ｘ）に
直交する線（ｙ）上に位置するよう設けられていること
を特徴とする分波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33224291A JPH05167389A (ja) | 1991-12-16 | 1991-12-16 | 分波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33224291A JPH05167389A (ja) | 1991-12-16 | 1991-12-16 | 分波器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11139199A Division JP3224129B2 (ja) | 1999-04-19 | 1999-04-19 | 分波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167389A true JPH05167389A (ja) | 1993-07-02 |
Family
ID=18252770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33224291A Pending JPH05167389A (ja) | 1991-12-16 | 1991-12-16 | 分波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167389A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561406A (en) * | 1994-07-01 | 1996-10-01 | Fujitsu Limited | Duplexer package |
| JPH1075153A (ja) * | 1996-08-30 | 1998-03-17 | Oki Electric Ind Co Ltd | 分波器パッケージ |
| US5892418A (en) * | 1994-08-23 | 1999-04-06 | Matsushita Electric Industrial Co., Ltd. | Balanced type surface acoustic wave device |
| JP2000151456A (ja) * | 1998-11-05 | 2000-05-30 | Oki Electric Ind Co Ltd | 送信帯域分割型弾性表面波分波器 |
| US6351194B2 (en) | 1997-06-30 | 2002-02-26 | Oki Electric Industry Co., Ltd. | Electronic component utilizing face-down mounting |
| US6781479B2 (en) | 2001-07-30 | 2004-08-24 | Murata Manufacturing Co., Ltd. | Surface acoustic wave duplexer and communication apparatus |
| US6822537B1 (en) | 2003-05-14 | 2004-11-23 | Murata Manufacturing Co., Ltd. | Surface acoustic wave branching filter |
| US6946929B2 (en) | 2002-02-12 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device having connection between elements made via a conductor not on the piezoelectric substrate |
| WO2008129062A1 (de) * | 2007-04-24 | 2008-10-30 | Epcos Ag | Mit akustischen wellen arbeitendes bauelement |
| US7479845B2 (en) | 1998-06-09 | 2009-01-20 | Oki Electric Industry Co., Ltd. | Branching filter package |
| WO2009125602A1 (ja) * | 2008-04-11 | 2009-10-15 | 日本電波工業株式会社 | デュプレクサ |
| WO2010032389A1 (ja) * | 2008-09-18 | 2010-03-25 | 株式会社 村田製作所 | デュプレクサモジュール |
| US7884686B2 (en) | 2005-11-25 | 2011-02-08 | Epcos Ag | Component operating on acoustic waves |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220908A (ja) * | 1988-01-30 | 1989-09-04 | Nippon Dempa Kogyo Co Ltd | 弾性表面波装置 |
| JPH0229109A (ja) * | 1988-07-19 | 1990-01-31 | Oki Electric Ind Co Ltd | 分波器 |
-
1991
- 1991-12-16 JP JP33224291A patent/JPH05167389A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220908A (ja) * | 1988-01-30 | 1989-09-04 | Nippon Dempa Kogyo Co Ltd | 弾性表面波装置 |
| JPH0229109A (ja) * | 1988-07-19 | 1990-01-31 | Oki Electric Ind Co Ltd | 分波器 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561406A (en) * | 1994-07-01 | 1996-10-01 | Fujitsu Limited | Duplexer package |
| US5892418A (en) * | 1994-08-23 | 1999-04-06 | Matsushita Electric Industrial Co., Ltd. | Balanced type surface acoustic wave device |
| JPH1075153A (ja) * | 1996-08-30 | 1998-03-17 | Oki Electric Ind Co Ltd | 分波器パッケージ |
| US6351194B2 (en) | 1997-06-30 | 2002-02-26 | Oki Electric Industry Co., Ltd. | Electronic component utilizing face-down mounting |
| US7893794B2 (en) | 1998-06-09 | 2011-02-22 | Oki Semiconductor Co., Ltd. | Branching filter package |
| US7679472B2 (en) | 1998-06-09 | 2010-03-16 | Oki Semiconductor Co., Ltd. | Branching filter package |
| US7859362B2 (en) | 1998-06-09 | 2010-12-28 | Oki Semiconductor Co., Ltd. | Branching filter package |
| US7602263B2 (en) | 1998-06-09 | 2009-10-13 | Oki Semiconductor Co., Ltd. | Branching filter package |
| US7479845B2 (en) | 1998-06-09 | 2009-01-20 | Oki Electric Industry Co., Ltd. | Branching filter package |
| JP2000151456A (ja) * | 1998-11-05 | 2000-05-30 | Oki Electric Ind Co Ltd | 送信帯域分割型弾性表面波分波器 |
| DE10234737B4 (de) * | 2001-07-30 | 2006-06-08 | Murata Mfg. Co., Ltd., Nagaokakyo | Oberflächenwellenduplexer und Kommunikationsvorrichtung |
| US6781479B2 (en) | 2001-07-30 | 2004-08-24 | Murata Manufacturing Co., Ltd. | Surface acoustic wave duplexer and communication apparatus |
| US6946929B2 (en) | 2002-02-12 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device having connection between elements made via a conductor not on the piezoelectric substrate |
| US6822537B1 (en) | 2003-05-14 | 2004-11-23 | Murata Manufacturing Co., Ltd. | Surface acoustic wave branching filter |
| DE112004000738B3 (de) * | 2003-05-14 | 2010-07-29 | Murata Manufacturing Co., Ltd., Nagaokakyo | Oberflächenwellenverzweigungsfilter |
| US7884686B2 (en) | 2005-11-25 | 2011-02-08 | Epcos Ag | Component operating on acoustic waves |
| WO2008129062A1 (de) * | 2007-04-24 | 2008-10-30 | Epcos Ag | Mit akustischen wellen arbeitendes bauelement |
| JP2009273120A (ja) * | 2008-04-11 | 2009-11-19 | Nippon Dempa Kogyo Co Ltd | デュプレクサ |
| WO2009125602A1 (ja) * | 2008-04-11 | 2009-10-15 | 日本電波工業株式会社 | デュプレクサ |
| JP4734436B2 (ja) * | 2008-04-11 | 2011-07-27 | 日本電波工業株式会社 | デュプレクサ |
| US8354895B2 (en) | 2008-04-11 | 2013-01-15 | Nihon Dempa Kogyo Co., Ltd. | Duplexer including first and second additional grating reflectors |
| WO2010032389A1 (ja) * | 2008-09-18 | 2010-03-25 | 株式会社 村田製作所 | デュプレクサモジュール |
| JPWO2010032389A1 (ja) * | 2008-09-18 | 2012-02-02 | 株式会社村田製作所 | デュプレクサモジュール |
| US8222969B2 (en) | 2008-09-18 | 2012-07-17 | Murata Manufacturing Co., Ltd. | Duplexer module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566981B2 (en) | Surface acoustic wave device having plural ground conductor films in the housing cavity | |
| EP1313218B1 (en) | Surface acoustic wave filter device | |
| US7479846B2 (en) | Duplexer | |
| JP3222072B2 (ja) | 分波器パッケージ | |
| CN1812260B (zh) | 双工器 | |
| US5162822A (en) | Saw filter chip mounted on a substrate with shielded conductors on opposite surfaces | |
| US7924118B2 (en) | Duplexer and elastic wave device | |
| KR100418550B1 (ko) | 탄성표면파 장치 | |
| CN111342814B (zh) | 一种体声波滤波器和多工器以及电子设备 | |
| US7019435B2 (en) | Surface acoustic wave device | |
| JPH0818393A (ja) | 分波器パッケージ | |
| JPH05167389A (ja) | 分波器 | |
| US11558035B2 (en) | Multiplexer | |
| US11115001B2 (en) | Receiving filter, multiplexer, and communication apparatus | |
| JP3224129B2 (ja) | 分波器 | |
| JP3747853B2 (ja) | 弾性表面波装置を備えた分波器 | |
| JP3145186B2 (ja) | 弾性表面波分波器 | |
| KR100288682B1 (ko) | 탄성 표면파 소자 | |
| JP3710445B2 (ja) | アンテナ分波器 | |
| JP2001127589A (ja) | 分波器 | |
| JP3895397B2 (ja) | Ｓａｗフィルタの基板実装方法 | |
| JP6798866B2 (ja) | マルチプレクサ | |
| JP3138591B2 (ja) | 弾性表面波フィルタ装置 | |
| KR200202976Y1 (ko) | 탄성 표면파 필터의 와이어 본딩 구조 | |
| JPH1188108A (ja) | 弾性表面波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990216 |