JPH05166971A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05166971A JPH05166971A JP3331694A JP33169491A JPH05166971A JP H05166971 A JPH05166971 A JP H05166971A JP 3331694 A JP3331694 A JP 3331694A JP 33169491 A JP33169491 A JP 33169491A JP H05166971 A JPH05166971 A JP H05166971A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor device
- wiring
- metal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＬＳＩ、ハイブリッドＩ
Ｃ等の電子部品において、放熱性を改善したパッケージ
構造に関するものである。BACKGROUND OF THE INVENTION The present invention relates to an LSI and a hybrid I.
The present invention relates to a package structure with improved heat dissipation in electronic components such as C.
【０００２】[0002]
【従来の技術】放熱用金属片を有する半導体装置で従来
から採用されているパッケージ構造は、日経マイクロデ
バイス１９９１年５月号のＰ．９４以下に記載されてい
る。図９に示すように半導体チップ３が取付けられた金
属タブ１０（または放熱用金属片２）とリード９とは分
離され、それらがパッケージ部材となる樹脂１により固
定されており、チップの電極とリード９間は金属ワイヤ
６を介して接続される。他の構造は、ＴＣＰ（テープキ
ャリアパッケージ）技術によりフイルム上の薄膜配線
（インナーリード部分）にチップを搭載し、配線の末端
はアウターリードとして利用するものである。2. Description of the Related Art A package structure conventionally used in a semiconductor device having a heat-dissipating metal piece is described in Nikkei Microdevice, May 1991, p. 94 and below. As shown in FIG. 9, the metal tab 10 (or the heat-dissipating metal piece 2) to which the semiconductor chip 3 is attached and the lead 9 are separated from each other and fixed by the resin 1 serving as a package member. The leads 9 are connected via the metal wires 6. In another structure, a chip is mounted on a thin film wiring (inner lead portion) on a film by TCP (tape carrier package) technology, and the end of the wiring is used as an outer lead.
【０００３】最近のように、半導体チップの電極端子構
造が超微細化し、リードの数が増える多ピン化がすすむ
と、リードの内端側の間隔（ピッチ）がせまくなってく
るが、板材のリードフレームとして形成されるリード自
体に厚さがあるために、上記間隔の狭さにも限りがあ
る。このようなチップの電極端子とリードとの間の配線
をワイヤボンディングにより直接に結ぶ場合、特に多ピ
ンパッケージでは、リードのピッチを保つためにチップ
とリード先端部との間隔を大きくあけることになり、し
たがってワイヤ長が組み立て可能な所定寸法を越えてし
まい、たとえば３ｍｍ以上のびる。その結果ワイヤ変
形、ワイヤ同士の接触による短絡等の事故を発生する率
が増えてくる。As the electrode terminal structure of a semiconductor chip becomes ultra-fine and the number of leads increases and the number of pins increases as recently, the spacing (pitch) on the inner end side of the leads becomes narrower. Since the lead itself formed as the lead frame is thick, the narrow spacing is also limited. When directly connecting the wiring between the electrode terminal of the chip and the lead by wire bonding, especially in a multi-pin package, the distance between the chip and the tip of the lead should be increased to maintain the lead pitch. Therefore, the wire length exceeds a predetermined size at which the wire can be assembled, and the wire length is, for example, 3 mm or more. As a result, the rate of occurrence of accidents such as wire deformation and short circuit due to contact between wires increases.
【０００４】パッケージのリード部分をリードフレーム
から形成する構造では、多ピン化に限度があり、配線や
リードを多層化することにも無理がある。また、ＴＣＰ
技術により配線する方法では、前記した点は問題となら
ないが、ＴＣＰではリードに相当する部分は薄膜配線で
あるためにパッケージ外部に引き出されたアウターリー
ドの強度が低下がさけられない。In the structure in which the lead portion of the package is formed of the lead frame, there is a limit to the increase in the number of pins, and it is also difficult to form the wiring and the lead in multiple layers. Also, TCP
In the method of wiring by the technique, the above-mentioned point does not pose a problem, but in TCP, since the portion corresponding to the lead is a thin film wiring, the strength of the outer lead drawn out of the package is unavoidable.
【０００５】さらに、パッケージに搭載する素子の高動
作周波数に対応して、パッケージ内の電源やグランドに
対応するリードについては、そのインピーダンスを低減
させるために、半導体チップを支える金属部材の一面を
パッケージ部材から充分に露出させて放熱効率を高める
構造とする必要がある。Further, with respect to the leads corresponding to the power supply and the ground in the package corresponding to the high operating frequency of the element mounted in the package, in order to reduce the impedance, one surface of the metal member supporting the semiconductor chip is packaged. It is necessary to make the structure sufficiently exposed from the member to enhance the heat dissipation efficiency.
【０００６】[0006]
【発明が解決しようとする課題】解決しようとする問題
点は、金属ヒートシンクを有する多ピン化半導体パッケ
ージにおいて、チップ電極とリード間の電気的接続をワ
イヤボンディングにより行なう場合に、チップとリード
との間隔が大きくなることの対策としてリード先端のフ
ァインピッチ加工を可能ならしめる構造とすることであ
る。The problem to be solved is that in a multi-pin semiconductor package having a metal heat sink, when the electrical connection between the chip electrode and the lead is made by wire bonding, the chip and the lead are separated from each other. As a measure against the increase in the interval, it is necessary to adopt a structure that enables fine pitch machining of the lead tip.
【０００７】[0007]
【課題を解決するための手段】本発明は放熱用金属片を
有する半導体パッケージにおいて、放熱用金属片の片面
に半導体チップが取付けられ、上記片面に絶縁体を介し
て金属箔膜よりなる配線層およびそれらの延長上にリー
ドが設けられ、半導体チップの電極と上記配線層ないし
リードとは電気的に接続され、上記金属片の放熱面およ
びリードの外端部を除く全面が樹脂により封止されてい
ることを特徴とするものである。According to the present invention, in a semiconductor package having a heat-dissipating metal piece, a semiconductor chip is attached to one surface of the heat-dissipating metal piece, and a wiring layer made of a metal foil film is provided on the one surface via an insulator. And leads provided on their extensions, the electrodes of the semiconductor chip are electrically connected to the wiring layer or the leads, and the entire surface excluding the heat dissipation surface of the metal piece and the outer end portion of the lead is sealed with resin. It is characterized by that.
【０００８】本発明はまた、上記半導体パッケージにお
いて、半導体チップの電極と金属箔膜よりなる配線層と
は金属ワイヤを介して接続されるものである。本発明は
また、上記半導体パッケージにおいて、半導体チップの
電極は金属箔膜よりなる配線層に面対向で直接に接続さ
れるものである。According to the present invention, in the above semiconductor package, the electrode of the semiconductor chip and the wiring layer made of a metal foil film are connected via a metal wire. According to the present invention, in the above semiconductor package, the electrodes of the semiconductor chip are directly connected to the wiring layer made of a metal foil film so as to face each other.
【０００９】本発明はまた、上記半導体パッケージにお
いて、金属箔膜よりなる配線層とリードとは低融点合金
または導電性接着剤により接続されるものである。Further, in the above semiconductor package, the wiring layer made of a metal foil film and the lead are connected by a low melting point alloy or a conductive adhesive.
【００１０】本発明はまた、上記半導体パッケージにお
いて、金属箔膜よりなる金属層は放熱用金属片の片面上
に層間絶縁膜を介して複数層に形成されているものであ
る。The present invention is also the semiconductor package described above, wherein a metal layer made of a metal foil film is formed in a plurality of layers on one surface of the heat dissipation metal piece with an interlayer insulating film interposed therebetween.
【００１１】[0011]
【実施例】図１は本発明による半導体装置の一実施例の
縦断面図である。２は放熱用の金属片、すなわち、銅等
からなる金属ベース基板（ヒートシンク）で、この金属
基板の片面にエポキシ樹脂、ポリイミド樹脂等の絶縁体
５の層が形成され、基板の中央部分には半導体（ＩＣ、
ＬＳＩチップ）３が搭載され接着剤８により接続されて
いる。半導体チップ３周辺部分には絶縁体５上に金属箔
（たとえば銅箔など）がパターン化された配線層４が形
成される。半導体チップ３の電極と配線層４との間はワ
イヤ（金線）６により接続（ワイヤボンディング）さ
れ、配線層４の末端側にリード（アウターリード）９が
ハンダ等の導電性物質７により接続されている。１は樹
脂成形体で、放熱用金属基板２の露出面およびリードの
外側部分をのぞく全体を封止してパッケージを形成して
いる。1 is a vertical sectional view of an embodiment of a semiconductor device according to the present invention. Reference numeral 2 denotes a metal piece for heat dissipation, that is, a metal base substrate (heat sink) made of copper or the like. A layer of an insulator 5 such as epoxy resin or polyimide resin is formed on one surface of the metal substrate, and a central portion of the substrate is provided. Semiconductor (IC,
An LSI chip) 3 is mounted and connected by an adhesive 8. A wiring layer 4 in which a metal foil (for example, copper foil) is patterned on an insulator 5 is formed in the peripheral portion of the semiconductor chip 3. The electrodes of the semiconductor chip 3 and the wiring layer 4 are connected (wire bonded) by a wire (gold wire) 6, and a lead (outer lead) 9 is connected to the terminal side of the wiring layer 4 by a conductive material 7 such as solder. Has been done. Reference numeral 1 denotes a resin molded body, and the entire package except the exposed surface of the heat dissipation metal substrate 2 and the outer portions of the leads is sealed to form a package.
【００１２】図５ないし図７は図１の実施例で示した金
属ベース（基板）を使用したヒートシンク付きパッケー
ジの製作フローの例をあらわす、このうち、図５は、金
属ベース２の片面に絶縁材５を塗布し（または絶縁材膜
を張り付け）、その上に銅箔を張り付け、その銅箔をパ
ターニングして配線４を形成するまでの各工程を斜視図
で示す。5 to 7 show an example of a manufacturing flow of a package with a heat sink using the metal base (substrate) shown in the embodiment of FIG. 1, of which FIG. 5 shows insulation on one side of the metal base 2. Each step of applying the material 5 (or attaching an insulating material film), attaching a copper foil thereon, and patterning the copper foil to form the wiring 4 is shown in perspective views.
【００１３】図６は銅箔板を打抜いてリードフレーム
（一部にリード９を有する）を形成し、これを前記金属
ベース配線層４上に位置決めしてボンディング（ワイヤ
を使用せず銀ペースト、ハンダ等の接着材を使用）によ
り接続する工程を斜視図で示す。In FIG. 6, a copper foil plate is punched to form a lead frame (having a lead 9 in part), which is positioned on the metal base wiring layer 4 and bonded (silver paste without using a wire). , Using an adhesive such as solder) is shown in a perspective view.
【００１４】図７は、リード９付けを完了した金属ベー
ス２の中央部分に半導体チップ（ダイ）３を接着剤等に
よりダイボンディングし、次いでチップの電極と配線層
４との間をワイヤ４でボンディングし、つづいて金型１
１に装填して樹脂モールドを行ない、樹脂１を離型して
リード９を成形することにより半導体装置（パッケー
ジ）を完成する各工程を断面図で示している。同図のよ
うに、ヒートシンク２とリード９が樹脂１より外部に露
出される。In FIG. 7, a semiconductor chip (die) 3 is die-bonded to the central portion of the metal base 2 on which the leads 9 have been attached, using an adhesive or the like, and then a wire 4 is provided between the electrode of the chip and the wiring layer 4. Bonding, then mold 1
1 is a sectional view showing each step of completing the semiconductor device (package) by loading resin 1 and performing resin molding, releasing resin 1 and molding leads 9. As shown in the figure, the heat sink 2 and the leads 9 are exposed to the outside from the resin 1.
【００１５】上記実施例の半導体装置のパッケージ構造
によれば、強度確保が不要なパッケージ内部の配線に金
属箔による配線を適用することにより、チップの近傍ま
で配線を行なうことができる。配線がうすい金属箔によ
り形成されても金属基板上に一体に支えられていること
により、組立時の変形等が生じない。したがって金属箔
の厚さを配線パターンのために必要な程度の厚さまで薄
くでき、同時に配線パターンの形成にあたっても配線の
間隔（ピッチ）を極度に狭くすることが可能で、多ピン
化に充分に適応できる。リードフレームと配線層とをハ
ンダなどの低融点合金で接続することにより、電気的接
続と機械的接続を同時に得るものである。According to the package structure of the semiconductor device of the above-mentioned embodiment, by applying the wiring of the metal foil to the wiring inside the package which does not need to secure the strength, the wiring can be carried out to the vicinity of the chip. Even if the wiring is formed of a thin metal foil, it is integrally supported on the metal substrate, so that deformation during assembly does not occur. Therefore, the thickness of the metal foil can be made as thin as necessary for the wiring pattern, and at the same time, the wiring interval (pitch) can be extremely narrowed when forming the wiring pattern, which is sufficient for increasing the number of pins. Can adapt. By connecting the lead frame and the wiring layer with a low melting point alloy such as solder, electrical connection and mechanical connection are simultaneously obtained.
【００１６】図２は、本発明による半導体装置の他の一
実施例の縦断面図である。この例では金属箔からなる配
線層４を金属基板２の周辺部に設けずに、リード（フレ
ーム）９は基板の絶縁材５の上に接着剤を介して接続さ
れる。配線層４とチップとの間をワイヤ６により接続す
ると同時に配線層の末端とリードとの間もワイヤ６によ
り接続する。FIG. 2 is a vertical sectional view of another embodiment of the semiconductor device according to the present invention. In this example, the lead (frame) 9 is connected to the insulating material 5 of the substrate via an adhesive without providing the wiring layer 4 made of a metal foil in the peripheral portion of the metal substrate 2. The wire 6 connects the wiring layer 4 and the chip, and at the same time, connects the end of the wiring layer and the lead by the wire 6.
【００１７】図２は、本発明による半導体装置の他の一
実施例の縦断面図である。この例では配線層４は放熱用
金属基板２のチップ取付け部分と周辺部の中間部位に形
成され、リード９は基板周辺部の絶縁材５の上に接着剤
により機械的に接続され、配線層とリードとの間の電気
的接続はワイヤボンディングにより行われる。この配線
・リード間の接続はチップ電極・配線層間のワイヤボン
ディングと同じ工程で行なうことができる。FIG. 2 is a vertical sectional view of another embodiment of the semiconductor device according to the present invention. In this example, the wiring layer 4 is formed at an intermediate portion between the chip mounting portion and the peripheral portion of the heat-dissipating metal substrate 2, and the leads 9 are mechanically connected to the insulating material 5 in the peripheral portion of the substrate by an adhesive. The electrical connection between the lead and the lead is made by wire bonding. The connection between the wiring and the lead can be performed in the same process as the wire bonding between the chip electrode and the wiring layer.
【００１８】図３は本発明による半導体装置の他の一実
施例の縦断面図である。この例では半導体チップ３は配
線層４に対して面対向（フェース・ダウン）し、低融点
合金により電極配線間の電気的・機械的接続がなされ
る。配線層とリードとの接続も低融点合金等により行わ
れる。FIG. 3 is a vertical sectional view of another embodiment of the semiconductor device according to the present invention. In this example, the semiconductor chip 3 faces the wiring layer 4 (face down), and electrical and mechanical connection between the electrode wirings is made by the low melting point alloy. The connection between the wiring layer and the lead is also made with a low melting point alloy or the like.
【００１９】図４は本発明による半導体装置のさらに他
の一実施例の縦断面図である。この例では、放熱用金属
基板２上に絶縁層５（層間絶縁層を含む）を介して複数
段の配線層８を重ねて形成し、このうち少なくとも１層
の全面または一部を配線に使用することにより、単層の
場合の配線よりも幅の広い配線が得られる。配線の幅広
化は低インピーダンス化につながり、グランド配線や電
源等のノイズ防止等の効果が得られる。FIG. 4 is a vertical sectional view of still another embodiment of the semiconductor device according to the present invention. In this example, a plurality of wiring layers 8 are formed on the heat-dissipating metal substrate 2 with an insulating layer 5 (including an interlayer insulating layer) interposed therebetween, and at least one of the wiring layers 8 is entirely or partially used for wiring. By doing so, a wiring having a wider width than the wiring in the case of a single layer can be obtained. Widening of the wiring leads to lower impedance, and effects such as noise prevention of the ground wiring and power supply can be obtained.
【００２０】図８は本発明による半導体装置の応用例の
縦断面図である。この例では、パッケージ本体を樹脂成
形体にかえて金属またはセラミック成形体１２を使用
し、低融点無機ガラス１３を用いてリード９の導出する
部分を封止する構造としたものである。この場合、金属
基板２の全面を放熱体として機能させることになる。FIG. 8 is a vertical sectional view of an application example of the semiconductor device according to the present invention. In this example, the package body is replaced with a resin molded body, a metal or ceramic molded body 12 is used, and a portion where the lead 9 is led out is sealed with a low melting point inorganic glass 13. In this case, the entire surface of the metal substrate 2 will function as a heat radiator.
【００２１】[0021]
【発明の効果】以上説明した本発明によれば、放熱用金
属片付き半導体パッケージとして次の効果が得られる。
（１）従来の構造では達成が困難であった多ピンのパッ
ケージの開発が可能になる。（２）ＴＣＰ構造に比べ、
より一般的な組立技術で製作できるため組み立てコスト
の低減が図られる。（３）チップの寸法などの違いによ
る配線上の変更点が配線層により吸収されるためにリー
ドパターンの種類を少なくできる。（４）配線層の多層
化によりパッケージの電気的特性を向上できる。According to the present invention described above, the following effects can be obtained as a semiconductor package with a metal piece for heat dissipation.
(1) It becomes possible to develop a multi-pin package, which was difficult to achieve with the conventional structure. (2) Compared to the TCP structure,
Since it can be manufactured by a more general assembly technique, the assembly cost can be reduced. (3) Since the wiring layer absorbs changes in wiring due to differences in chip size and the like, the number of types of lead patterns can be reduced. (4) The electrical characteristics of the package can be improved by making the wiring layers multi-layered.
【図１】本発明の一実施例を示す半導体パッケージの縦
断面図である。FIG. 1 is a vertical sectional view of a semiconductor package showing an embodiment of the present invention.
【図２】本発明の他の一実施例を示す半導体パッケージ
の縦断面図である。FIG. 2 is a vertical cross-sectional view of a semiconductor package showing another embodiment of the present invention.
【図３】本発明の他の一実施例を示す半導体パッケージ
の縦断面図である。FIG. 3 is a vertical cross-sectional view of a semiconductor package showing another embodiment of the present invention.
【図４】本発明のさらに他の一実施例を示す半導体パッ
ケージの縦断面図である。FIG. 4 is a vertical cross-sectional view of a semiconductor package showing still another embodiment of the present invention.
【図５】本発明の半導体パッケージの製作フローの例を
示す一部工程斜視図である。FIG. 5 is a partial process perspective view showing an example of a manufacturing flow of a semiconductor package of the present invention.
【図６】本発明の半導体パッケージの製作フローの例を
示す一部中間工程斜視図である。FIG. 6 is a partial intermediate step perspective view showing an example of the manufacturing flow of the semiconductor package of the present invention.
【図７】本発明の半導体パッケージの製作フローの例を
示す一部工程縦断面図である。FIG. 7 is a partial process vertical sectional view showing an example of the manufacturing flow of the semiconductor package of the present invention.
【図８】本発明の一応用例を示す半導体パッケージの縦
断面図である。FIG. 8 is a vertical cross-sectional view of a semiconductor package showing an application example of the present invention.
【図９】放熱用金属板を有する半導体パッケージの従来
の一例を示す縦断面図である。FIG. 9 is a vertical cross-sectional view showing a conventional example of a semiconductor package having a metal plate for heat dissipation.
１ 樹脂成形体（パッケージ本体） ２ 放熱用金属基板（ヒートシンク） ３ 半導体チップ（ダイ） ４ 配線層（金属薄膜層） ５ 絶縁層 ６ ワイヤ（金） ７ 導電性物質（はんだ、銀ペースト） ８ 接着剤 ９ リード（アウターリード） １０ 金属タブ １１ 金型 １２ セラミック成形体 １３ 低融点無機ガラス 1 Resin Molded Body (Package Body) 2 Heat Dissipation Metal Substrate (Heat Sink) 3 Semiconductor Chip (Die) 4 Wiring Layer (Metal Thin Film Layer) 5 Insulation Layer 6 Wire (Gold) 7 Conductive Material (Solder, Silver Paste) 8 Adhesion Agent 9 Lead (outer lead) 10 Metal tab 11 Mold 12 Ceramic molded body 13 Low melting inorganic glass
───────────────────────────────────────────────────── フロントページの続き (72)発明者 錦沢 篤志 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Nishikizawa 111 Nishiyokote-cho, Takasaki City, Gunma Prefecture Hitachi Ltd. Takasaki Plant
Claims (5)
において、放熱用金属片の片面に半導体チップが取付け
られ、上記片面に絶縁体を介して金属箔膜よりなる複数
の配線層およびそれらの延長上に複数のリードが設けら
れ、半導体チップの電極と配線層、リードとは電気的に
接続され、上記金属片の放熱面およびリードの外端側を
除く全面が樹脂などのパッケージ部材により封止されて
いることを特徴とする半導体装置。1. A semiconductor package having a heat-dissipating metal piece, wherein a semiconductor chip is attached to one surface of the heat-dissipating metal piece, and a plurality of wiring layers made of a metal foil film are formed on the one surface with an insulator interposed therebetween, and an extension thereof. Are provided with a plurality of leads, the electrodes of the semiconductor chip are electrically connected to the wiring layer, and the leads are electrically connected, and the entire surface excluding the heat dissipation surface of the metal piece and the outer end side of the leads is sealed with a package member such as a resin. A semiconductor device characterized in that
チップの電極と金属箔膜よりなる配線層とは金属ワイヤ
により接続されている。2. The semiconductor device according to claim 1, wherein an electrode of the semiconductor chip and a wiring layer made of a metal foil film are connected by a metal wire.
チップの電極は金属箔膜よりなる配線層に面対向で直接
に接続されている。3. The semiconductor device according to claim 1, wherein the electrodes of the semiconductor chip are directly connected to the wiring layer made of a metal foil film so as to face each other.
膜よりなる配線層とリードとは低融点合金または導電性
接着剤により接続されている。4. The semiconductor device according to claim 1, wherein the wiring layer made of a metal foil film and the lead are connected by a low melting point alloy or a conductive adhesive.
膜よりなる配線層は放熱用金属片の片面上に層間絶縁膜
を介して複数層に形成されている。5. The semiconductor device according to claim 1, wherein the wiring layer made of a metal foil film is formed in a plurality of layers on one surface of the heat dissipation metal piece with an interlayer insulating film interposed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331694A JPH05166971A (en) | 1991-12-16 | 1991-12-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331694A JPH05166971A (en) | 1991-12-16 | 1991-12-16 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166971A true JPH05166971A (en) | 1993-07-02 |
Family
ID=18246541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331694A Pending JPH05166971A (en) | 1991-12-16 | 1991-12-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166971A (en) |
-
1991
- 1991-12-16 JP JP3331694A patent/JPH05166971A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US7993967B2 (en) | Semiconductor package fabrication method | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JP2917868B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4352365B2 (en) | Integrated circuit package manufacturing method and integrated circuit package | |
| JP3031323B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2803656B2 (en) | Semiconductor device | |
| JPH0719876B2 (en) | Semiconductor device | |
| KR20020055687A (en) | Semiconductor package | |
| JP3576228B2 (en) | Surface mount type semiconductor device | |
| JPH06132441A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JPH05166971A (en) | Semiconductor device | |
| US20010001069A1 (en) | Metal stud array packaging | |
| JP2518145B2 (en) | Multilayer lead frame with heat sink | |
| JP2002237559A (en) | Method of manufacturing semiconductor device, and method of manufacturing hybrid integrated circuit device using the same | |
| JPH11354673A (en) | Semiconductor device | |
| JPH08172142A (en) | Semiconductor package, its manufacturing method, and semiconductor device | |
| JPH08255868A (en) | Semiconductor device and manufacture thereof | |
| JPH03105961A (en) | Resin-sealed semiconductor device | |
| JP2784209B2 (en) | Semiconductor device | |
| JP3193788B2 (en) | Substrate for mounting electronic components | |
| JP2568057B2 (en) | Integrated circuit device | |
| JPH04119653A (en) | Integrated circuit element | |
| JP3166734B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH07249708A (en) | Semiconductor device and its mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20110704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20120704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20120704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20130704 |
|
| EXPY | Cancellation because of completion of term |