JPH05166666A - 金属−セラミック積層フィルム - Google Patents

Abstract

(57)【要約】 【目的】大容量、高信頼性のコンデンサを量産性よく製
造することが可能な金属−セラミック積層フィルムを提
供することを目的とする。 【構成】厚さ０．０５〜５μｍの誘電体セラミック薄膜
４と厚さ０．０５〜２μｍの導電性薄膜パターン２とを
少なくとも１層ずつ重ねてなることを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、金属−セラミック積層
フィルムに関し、詳しくはコンデンサの製造等に使用さ
れる金属−セラミック積層フィルムに係わるものであ
る。

【０００２】

【従来の技術】近年、半導体製造技術の発達に伴って電
子機器の小型軽量化が進み、セラミックコンデンサのよ
うな受動部品に対しても小型大容量化が要求されてい
る。例えば、チップ型プラスチックフィルムコンデンサ
はプラスチックフィルムに金属膜を蒸着した金属化プラ
スチックフィルムを積層したものである。しかしなが
ら、前記プラスチックはそれ自体の誘電率が通常のポリ
エステルで３〜５、アクリル樹脂でも高々１０程度であ
り、セラミック誘電体の数分の１から千分の１に過ぎな
い。これに対し、セラミック誘電体を積層した積層セラ
ミックコンデンサはセラミック誘導体の高い誘電率に起
因して前述したようなフィルムコンデンサや電解コンデ
ンサよりも大容量化できるため、チップ部品等としての
需要が急増している。

【０００３】ところで、前記積層セラミックコンデンサ
は従来より誘電体グリーンシートに内部電極を印刷法に
より形成し、前記グリーンシートを複数枚積層して圧着
し、さらに高温で焼成した後、外部電極を形成する方法
により製造されている。このような積層セラミックコン
デンサにおいては、より一層の小型大容量化を図る目的
で、より誘電率の高いセラミック誘電体を用い、セラミ
ック誘電体の厚さを薄くし、さらに体積当たりの積層数
を増加させる方向で技術改良がなされている。

【０００４】ところで、前述した積層セラミックコンデ
ンサの製造において、焼成前のグリーンシートの厚さ
（ｄ）は１０〜１００μｍであり、焼成後のセラミック
誘電体の厚さも最も薄い場合で５μｍ程度である。ま
た、印刷法により形成される内部電極は、印刷スクリー
ンの厚さにより規制されるため、焼成後の厚さにおいて
最も薄い場合で２μｍ程度である。したがって、従来方
法によりセラミックコンデンサを製造する場合、セラミ
ック誘電体の薄膜化、積層数の増大には限界があった。

【０００５】このようなことから、特開昭５１−１３４
８６３号公報にはスパッタリング法によりセラミック誘
電体と電極を順次積層してなる薄膜コンデンサが開示さ
れている。しかしながら、かかる薄膜コンデンサでは前
記セラミック誘電体および電極の積層数に相当する数の
スパッタリングを行う必要があるため、量産性の観点か
ら積層数を増大させることは限界があった。しかも、セ
ラミック誘電体をスパッタリングにより形成する工程に
おいて、基板の加熱を必要とするため、積層数の増大に
伴って基板側に近いセラミック誘電体、電極への加熱時
間が長くなるため、それらの層間での熱拡散や反応が進
行する。その結果、膜厚の薄いセラミック誘電体と電極
の領域において良好な積層構造を形成できなくなるとい
う問題があった。

【０００６】

【発明が解決しようとする課題】本発明は、上記従来の
問題点を解決するためになされたもので、大容量、高信
頼性のコンデンサを量産性よく製造することが可能な金
属−セラミック積層フィルムを提供しようとするもので
ある。

【０００７】

【課題を解決するための手段】本発明は、厚さ０．０５
〜５μｍの誘電体セラミック薄膜と厚さ０．０５〜２μ
ｍの導電性薄膜パターンとを少なくとも１層ずつ重ねて
なることを特徴とする金属−セラミック積層フィルムで
ある。

【０００８】前記誘電体セラミックとしては、例えばＳ
ｉＯ₂ 、Ｔａ₂ Ｏ₅ 、ＴｉＯ₂ 、ＳｒＴｉＯ₃ 、ＢａＴ
ｉＯ₃ 、Ｐｂ系ペロブスカイト化合物、またはこれらを
基本組成とする固溶体等を挙げることができる。

【０００９】前記導電性薄膜パターンの材料としては、
例えば白金などの貴金属およびそれらの合金、または
銅、ニッケル、クロム、チタン、アルミニウムなどの卑
金属およびそれらの合金、或いはＩＴＯ等の導電性酸化
物を挙げることができる。

【００１０】前記誘電体セラミック薄膜および導電性薄
膜パターンの厚さを前記範囲に限定したのは、次のよう
な理由によるものである。前記誘電体セラミック薄膜お
よび導電性薄膜パターンの厚さがそれらの上限厚さを越
えると、従来からのグリーンシートと印刷法により製造
された積層セラミックコンデンサと同等の容量しか得ら
れなくなる。さらに、誘電体セラミック薄膜および導電
性薄膜パターンの厚さが厚すぎると、得られた金属−セ
ラミック積層フィルムの可撓性が低下し、取扱いの上で
好ましくない。特に、導電性薄膜パターンを貴金属から
形成した場合には前記上限厚さを越えると低コスト化が
図れなくなる。一方、前記誘電体セラミック薄膜の厚さ
を０．０５μｍ未満にするとリーク電流が増大して耐圧
が低下する。また、特に誘電率１０００以上の高誘電率
材料を用いた場合には、表面効果が大きくなって誘電体
本来の特性が得られなくなる。前記導電性薄膜パターン
の厚さを０．０５μｍ未満にすると、クラックやピンホ
ールの発生等による容量不足の確率が高くなる。

【００１１】本発明に係わる金属−セラミック積層フィ
ルムは、例えば所望の基板上に導電性薄膜パターンを形
成した後、誘電体セラミック薄膜を形成する操作を少な
くとも１回行うことによって製造される。この場合、導
電性薄膜パターンと誘電体セラミック薄膜の形成順序を
逆にしてもよい。ただし、このような誘電体セラミック
薄膜上に導電性薄膜パターンを形成する際には、得られ
た金属−セラミック積層フィルムの表面段差が生じる。
したがって、前記導電性薄膜パターンを基板上に形成し
た後に誘電体セラミック薄膜を形成すれば、表面に前述
したような段差のない金属−セラミック積層フィルムを
得ることができる。

【００１２】なお、前記基板上に形成された導電性薄膜
パターンおよび誘電体セラミック薄膜は、前記基板から
剥離して使用されるため、前記基板上に形成される薄膜
に対して剥離し易い表面状態を有することが望ましい。
例えば、前記基板表面に予め剥離し易い膜を形成した
り、前記基板自体をカンファー（Ｃ₁₀Ｈ₁₆Ｏ）のような
昇華性材料で形成すること等を採用できる。また、基板
として前記基板自体が可撓性を有するフィルムを用いて
もよい。

【００１３】前記導電性薄膜パターンは、例えば所定の
領域に複数の開口部を有するマスクを通してスパッタリ
ング法、真空蒸着法、ＣＶＤ法等により前記基板表面に
導電性薄膜を成膜することによって形成される。また、
前述したような成膜法により前記基板全面に導電性薄膜
を成膜した後、リソグラフィ技術によりパターニングす
ることによって形成してもよい。前記導電性薄膜パター
ンを誘電体セラミック薄膜と共に複数層形成する場合に
は、上下の導電性薄膜パターンをずらして形成すること
が望ましい。前記誘電体セラミック薄膜は、例えばスパ
ッタリング法、ＣＶＤ法、ゾル・ゲル法等により形成さ
れる。

【００１４】

【作用】本発明に係わる金属−セラミック積層フィルム
は、厚さ０．０５〜５μｍの誘電体セラミック薄膜と厚
さ０．０５〜２μｍの導電性薄膜パターンとを少なくと
も１層ずつ重ねた構造を有する。このため、前記金属−
セラミック積層フィルムを複数枚積層し、カッティング
等の加工を施すことにより小型、大容量の積層型コンデ
ンサを極めて低コストで得ることができる。しかも、加
熱された基板上にスパッタリング法によりセラミック誘
電体と電極を順次積層する従来技術のように積層数の増
大に伴って基板側に近いセラミック誘電体、電極の間で
熱拡散や反応が進行して、セラミック誘電体と電極の特
性が劣化するという問題を回避でき、信頼性の高いコン
デンサを得ることができる。

【００１５】また、前記金属−セラミック積層フィルム
は前記誘電体セラミック薄膜が厚さ０．０５〜５μｍと
極めて薄く、可撓性を有するため、必要に応じてカッテ
ィング等の加工を施したしたものを連続的に巻き取るこ
とによっても小型、大容量のコンデンサを得ることがで
きる。

【００１６】さらに、前記金属−セラミック積層フィル
ムを基板上に形成すれば工程途中での搬送性を向上させ
ることができる。また、本発明の金属−セラミック積層
フィルムを用いて前述したようなコンデンサを作製した
後、必要に応じて熱処理、焼成等の工程を施すことが可
能である。

【００１７】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 実施例１

【００１８】まず、図１に示すようにシリコンよりなる
基板１上に剥離材としての厚さ０．０１μｍのＴｉ薄膜
２をスパッタした。つづいて、電極形状をなす複数の開
口部を有するマスクを通して白金をスパッタすることに
より厚さ０．１μｍの複数の導電性薄膜パターン３を前
記Ｔｉ薄膜２上に形成した後、前記複数の導電性薄膜パ
ターン３を含む全面にゾル・ゲル法を用いて厚さ１μｍ
の（Ｂａ_0.5 Ｓｒ_0.5）ＴｉＯ₃ からなる誘電体セラミ
ック薄膜４を形成した。

【００１９】次いで、図２に示すように前記基板１から
前記Ｔｉ薄膜２、複数の導電性薄膜パターン３および誘
電体セラミック薄膜４を剥離した。この後、前記Ｔｉ薄
膜２を過酸化水素水と水酸化アンモニウムの混合液によ
り溶解除去することにより図３の（Ａ）、（Ｂ）に示す
金属−セラミック積層フィルム５を製造した。

【００２０】得られた金属−セラミック積層フィルム５
を図４の（Ａ）、（Ｂ）に示すように前記導電性薄膜パ
ターン３が上下に隣接するフィルム５間で互いにずれる
ように２５０層積層することにより多層フィルム６を作
製した。つづいて、図５の（Ａ）、（Ｂ）に示すように
前記多層フィルム６における金属−セラミック積層フィ
ルム５の導電性薄膜パターン３間および前記フィルム５
と上下に隣接するフィルム５の導電性薄膜パターン３の
中心を横切るようにカッテイングライン７に沿ってカッ
テイングし、両側面に前記導電性薄膜パターン３が交互
に露出したコンデンサ素材を作製した後、これらコンデ
ンサ素材の前記導電性薄膜パターン３の露出側面に外部
電極となるＰｔ／Ｎｉ／Ｓｎを順次スパッタにより形成
した。その後、同図５の（Ａ）に示すカッティングライ
ン８に対応する前記外部電極付きコンデンサ素材のライ
ンに沿ってカッテイングすることによって、平面寸法が
３．２ｍｍ×１．６ｍｍの多数のチップコンデンサを製
造した。

【００２１】以上のように金属−セラミック積層フィル
ム５の積層、カッティング、外部電極付け、カッティン
グにより得られたチップコンデンサは、容量が４μＦで
ばらつきの少ないものであることが確認された。 実施例２

【００２２】まず、シリコンよりなる基板上に剥離材と
しての厚さ０．０１μｍのＴｉ薄膜をスパッタした。つ
づいて、細長状をなす複数の開口部を有するマスクを通
して白金をスパッタすることにより厚さ０．１μｍの複
数の細長状の導電性薄膜パターンを前記Ｔｉ薄膜上に形
成した後、前記導電性薄膜パターンを含む全面にゾル・
ゲル法を用いて厚さ１μｍの（Ｂａ_0.5 Ｓｒ_0.5 ）Ｔｉ
Ｏ₃ からなる誘電体セラミック薄膜を形成した。

【００２３】次いで、前記基板から前記Ｔｉ薄膜、複数
の導電性薄膜パターンおよび誘電体セラミック薄膜を剥
離した。この後、前記Ｔｉ薄膜を過酸化水素水と水酸化
アンモニウムの混合液により溶解除去することにより図
６に示す金属−セラミック積層フィルムを製造した。

【００２４】図７の（Ａ）、（Ｂ）に示すように得られ
た金属−セラミック積層フィルム１３を前記導電性薄膜
パターン１１が上下に隣接するフィルム１３間で互いに
ずれるように２５０層積層することにより多層フィルム
１４を作製した。つづいて、図７の（Ａ）、（Ｂ）に示
すように前記多層フィルム１４における金属−セラミッ
ク積層フィルム１３の導電性薄膜パターン１１間および
前記フィルム１３と上下に隣接するフィルム１３の導電
性薄膜パターン１１の中心を横切るようにず７の
（Ａ）、（Ｂ）に示すようにカッティングライン１５に
沿ってカッティングし、両側面に前記導電性薄膜パター
ン１１が交互に露出したコンデンサ素材を作製した。こ
の後、これらコンデンサ素材の前記導電性薄膜パターン
１１の露出側面に外部電極となるＰｔ／Ｎｉ／Ｓｎを順
次スパッタにより形成した。その後、同図７の（Ａ）に
示すカッティングライン１６に対応する前記外部電極付
きコンデンサ素材のラインに沿ってカッティングし、さ
らにこの最終のカッティングにより導電性薄パターン膜
が露出した両側面を樹脂モールドすることによって、平
面寸法が３．２ｍｍ×１．６ｍｍで容量が４μＦのばら
つきの少ない多数のチップコンデンサが得られた。 実施例３

【００２５】厚さ０．０５μｍの細長状の導電性薄膜パ
ターンを白金蒸着、リソグラフィによるパターニングに
より形成し、前記導電性薄膜パターンを含む全面に厚さ
０．５μｍの（Ｂａ_0.5 Ｓｒ_0.5 ）ＴｉＯ₃ からなる誘
電体セラミック薄膜を形成した以外、実施例２と同様な
金属−セラミック積層フィルムを作製した。つづいて、
前記フィルムを前記導電性薄膜パターンが互いに接触す
るように２枚重ねた後、６００℃のトンネル炉を通過さ
せた。この後、得られた二層フィルムを用いて実施例２
と同様な工程によりチップコンデンサを製造した。この
チップコンデンサは、実施例２とほぼ同様な容量を有し
ていた。 実施例４

【００２６】実施例２で説明した図６の（Ａ）、（Ｂ）
に示す金属−セラミック積層フィルム１３を、図８の
（Ａ）、（Ｂ）に示すように導電性薄膜パターン１１が
上下のフィルム１３間で互いにずれるように２層積層す
ることにより多層フィルム１４を作製した。つづいて、
前記多層フィルム１４における一方の金属−セラミック
積層フィルム１３の導電性薄膜パターン１１間および他
方のフィルム１３の導電性薄膜パターン１１の中心を横
切るようにカッティングライン１５に沿ってカッティン
グして長尺のコンデンサ素材を作製した後、前記コンデ
ンサ素材を巻装した。つづいて、巻装したコンデンサ素
材の前記導電性薄膜パターン１１の露出側面に外部電極
をそれぞれ形成することによって、大容量の渦巻型コン
デンサが得られた。

【００２７】

【発明の効果】以上詳述したように、本発明に係わる金
属−セラミック積層フィルムによれば積層数の増大に伴
って加熱された基板側のセラミック誘電体および電極の
積層構造が悪化するという問題を招くことなく、大容
量、高信頼性の積層型コンデンサ、渦巻型コンデンサな
どを量産性よく製造できる等顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施例１の金属−セラミック積層フィ
ルムの製造において誘電体セラミック薄膜を形成した工
程を示す断面図。

【図２】本発明の実施例１の金属−セラミック積層フィ
ルムの製造において基板から剥離されたＴｉ薄膜、複数
の導電性薄膜パターンおよび誘電体セラミック薄膜を示
す断面図。

【図３】本発明の実施例１で製造された金属−セラミッ
ク積層フィルムを示し、（Ａ）は前記フィルムの平面
図、（Ｂ）は同（Ａ）の断面図。

【図４】本発明の実施例１で製造された金属−セラミッ
ク積層フィルムを２５０層積層した多層フィルムを示
し、（Ａ）は前記多層フィルムの平面図、（Ｂ）は同
（Ａ）の断面図。

【図５】図４の多層フィルムを用いてチップコンデンサ
を製造するための説明図であり、（Ａ）は前記多層フィ
ルムの平面図、（Ｂ）は同（Ａ）の断面図。

【図６】本発明の実施例２で製造された金属−セラミッ
ク積層フィルムを示し、（Ａ）は前記フィルムの平面
図、（Ｂ）は同（Ａ）の断面図。

【図７】図６のフィルムを用いてチップコンデンサを製
造するための説明図であり、（Ａ）は前記多層フィルム
の平面図、（Ｂ）は同（Ａ）の断面図。

【図８】図６の金属−セラミック積層フィルムを用いて
渦巻型コンデンサを製造するための説明図であり、
（Ａ）は多層フィルムの平面図、（Ｂ）は同（Ａ）の断
面図。

【符号の説明】

１…シリコン基板、３、１１…導電性薄膜パターン、
４、１２…誘電体セラミック薄膜、５、１３…金属−セ
ラミック積層フィルム、６、１４…多層フィルム。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 厚さ０．０５〜５μｍの誘電体セラミッ
   ク薄膜と厚さ０．０５〜２μｍの導電性薄膜パターンと
   を少なくとも１層ずつ重ねてなることを特徴とする金属
   −セラミック積層フィルム。