JPH05165657A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05165657A JPH05165657A JP3331679A JP33167991A JPH05165657A JP H05165657 A JPH05165657 A JP H05165657A JP 3331679 A JP3331679 A JP 3331679A JP 33167991 A JP33167991 A JP 33167991A JP H05165657 A JPH05165657 A JP H05165657A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- bus
- memory
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＣＰＵを含むマイクロコントロー
ラシステムにおいて、ＣＰＵのプログラム暴走の発生を
検出しシステムの初期化を行い、マイクロコントローラ
の入出力端子に接続された周辺機器を安全な状態で停止
させるプログラム暴走検出及び制御回路を備えた半導体
集積回路を実現する。 【構成】 ウォッチドッグタイマ５と、メモリ制御回路
部７及びメモリ８とを設置し、ウォッチドッグタイマ５
によって暴走検出を行い、ＣＰＵをリセットし、同時に
システムのアドレスバス・データバスの制御をＣＰＵか
らメモリ８の出力に移し、入出力端子を使用して周辺機
器を安全な状態で停止させた後ＣＰＵのリセット状態を
解放する。
ラシステムにおいて、ＣＰＵのプログラム暴走の発生を
検出しシステムの初期化を行い、マイクロコントローラ
の入出力端子に接続された周辺機器を安全な状態で停止
させるプログラム暴走検出及び制御回路を備えた半導体
集積回路を実現する。 【構成】 ウォッチドッグタイマ５と、メモリ制御回路
部７及びメモリ８とを設置し、ウォッチドッグタイマ５
によって暴走検出を行い、ＣＰＵをリセットし、同時に
システムのアドレスバス・データバスの制御をＣＰＵか
らメモリ８の出力に移し、入出力端子を使用して周辺機
器を安全な状態で停止させた後ＣＰＵのリセット状態を
解放する。
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵを備えた半導体集
積回路において、プログラムの暴走を検出し、システム
全体の安全を確保するための構成に関する。
積回路において、プログラムの暴走を検出し、システム
全体の安全を確保するための構成に関する。
【０００２】
【従来の技術】従来、プログラム暴走検出回路として図
２に示すようなシステムクロック１を分周し計時するた
めのカウンタ回路部２を設置した。このカウンタはアド
レス選択回路３によって書き込み／読みだし制御を受け
る制御レジスタ４の値で計時動作実行およびカウンタ値
のクリアを制御される。プログラムの暴走検出は次のよ
うに行われる。すなわち、プログラム開発時に、割り込
み要求発生の場合を含めたすべての場合について、プロ
グラム実行に要する時間を計算し、所定の周期でカウン
タ値のクリアを実行するようにプログラムする。システ
ムにおいて、プログラム暴走が発生すれば、上記周期で
のカウンタ値クリアが行われないためカウンタは計時を
続行し、ついにオーバーフローを発生する。このオーバ
ーフロー信号でＣＰＵをリセットし安全を確保するもの
であった。
２に示すようなシステムクロック１を分周し計時するた
めのカウンタ回路部２を設置した。このカウンタはアド
レス選択回路３によって書き込み／読みだし制御を受け
る制御レジスタ４の値で計時動作実行およびカウンタ値
のクリアを制御される。プログラムの暴走検出は次のよ
うに行われる。すなわち、プログラム開発時に、割り込
み要求発生の場合を含めたすべての場合について、プロ
グラム実行に要する時間を計算し、所定の周期でカウン
タ値のクリアを実行するようにプログラムする。システ
ムにおいて、プログラム暴走が発生すれば、上記周期で
のカウンタ値クリアが行われないためカウンタは計時を
続行し、ついにオーバーフローを発生する。このオーバ
ーフロー信号でＣＰＵをリセットし安全を確保するもの
であった。
【０００３】
【発明が解決しようとする課題】しかし、この構成によ
るとプログラム暴走検出後、ＣＰＵをリセットするのみ
であって必ずしも入出力端子１４に接続されている周辺
機器の安全を確保できないという課題があった。
るとプログラム暴走検出後、ＣＰＵをリセットするのみ
であって必ずしも入出力端子１４に接続されている周辺
機器の安全を確保できないという課題があった。
【０００４】
【課題を解決するための手段】上記問題を解決し、プロ
グラム暴走時にシステム全体の安全が確保できる半導体
集積回路を実現するために本発明では、プログラムの暴
走を検出する手段と、その検出信号を受けてＣＰＵをバ
スから切り離す手段と、前記ＣＰＵがバスから切り離さ
れると同時に周辺機器を所定の状態で停止させる手段と
を有している。
グラム暴走時にシステム全体の安全が確保できる半導体
集積回路を実現するために本発明では、プログラムの暴
走を検出する手段と、その検出信号を受けてＣＰＵをバ
スから切り離す手段と、前記ＣＰＵがバスから切り離さ
れると同時に周辺機器を所定の状態で停止させる手段と
を有している。
【０００５】また、本発明の半導体集積回路は、システ
ムクロックをカウントするカウンタと、正常動作時には
一定の周期で前記カウンタをリセットする手段と、前記
カウンタがオーバーフローした場合にＣＰＵとバスとを
切り離すとともに、周辺機器を所定の状態で停止させる
手段とを有している。
ムクロックをカウントするカウンタと、正常動作時には
一定の周期で前記カウンタをリセットする手段と、前記
カウンタがオーバーフローした場合にＣＰＵとバスとを
切り離すとともに、周辺機器を所定の状態で停止させる
手段とを有している。
【０００６】さらに、本発明の好ましい実施態様にあっ
ては、周辺機器を所定の状態で停止させる手段は、前記
周辺機器を所定の状態で停止させるためのデータを納め
たメモリ手段と、カウンタがオーバーフローした場合に
前記メモリ手段をバスに接続するとともに前記メモリ手
段を制御する手段とを有している。
ては、周辺機器を所定の状態で停止させる手段は、前記
周辺機器を所定の状態で停止させるためのデータを納め
たメモリ手段と、カウンタがオーバーフローした場合に
前記メモリ手段をバスに接続するとともに前記メモリ手
段を制御する手段とを有している。
【０００７】
【作用】以上の構成によれば、プログラム暴走時にＣＰ
Ｕがリセットされるのみならず、入出力端子に接続され
た周辺機器を所定の状態で停止させる手段を備えている
ので、周辺機器を安全な状態で停止させることが可能と
なり、プログラム暴走時においても周辺機器の安全が確
保される半導体集積回路が実現される。
Ｕがリセットされるのみならず、入出力端子に接続され
た周辺機器を所定の状態で停止させる手段を備えている
ので、周辺機器を安全な状態で停止させることが可能と
なり、プログラム暴走時においても周辺機器の安全が確
保される半導体集積回路が実現される。
【０００８】
【実施例】本発明の実施例を図１の機能ブロック図を参
照して説明する。システムクロック１を分周して、計時
するウォッチドッグタイマ５と、ウォッチドッグタイマ
５のオーバーフローによってセットされるＲＳフリップ
フロップ９とＲＳフリップフロップ９の出力１０によっ
て起動されるメモリ制御回路部７とメモリ制御回路部７
によってアドレス及びタイミング信号を与えられるメモ
リ８と、アドレスバス、データバスの制御をＣＰＵ６か
らメモリ８に移すためのアドレスバスバッファ１１、デ
ータバスバッファ１２、バスバッファ１３によって構成
される。
照して説明する。システムクロック１を分周して、計時
するウォッチドッグタイマ５と、ウォッチドッグタイマ
５のオーバーフローによってセットされるＲＳフリップ
フロップ９とＲＳフリップフロップ９の出力１０によっ
て起動されるメモリ制御回路部７とメモリ制御回路部７
によってアドレス及びタイミング信号を与えられるメモ
リ８と、アドレスバス、データバスの制御をＣＰＵ６か
らメモリ８に移すためのアドレスバスバッファ１１、デ
ータバスバッファ１２、バスバッファ１３によって構成
される。
【０００９】ウォッチドッグタイマ５がプログラム暴走
を検出する、すなわちカウンタ２がオーバーフローする
とＣＰＵリセット信号１７によってＣＰＵ６がリセット
される。
を検出する、すなわちカウンタ２がオーバーフローする
とＣＰＵリセット信号１７によってＣＰＵ６がリセット
される。
【００１０】同時にシステムの立ち上げ時にリセット端
子１５によりリセットされていたＲＳフリップフロップ
９の出力１０がセットされる。
子１５によりリセットされていたＲＳフリップフロップ
９の出力１０がセットされる。
【００１１】これによりＣＰＵアドレス及びデータバス
バッファ１１，１２の中のトライステートバスバッファ
がハイインピーダンスとなり、ＣＰＵ６はデータバス１
９及びアドレスバス２０から切り離される。
バッファ１１，１２の中のトライステートバスバッファ
がハイインピーダンスとなり、ＣＰＵ６はデータバス１
９及びアドレスバス２０から切り離される。
【００１２】一方、バスバッファ１３のトライステート
バスバッファはアクティブとなる。同時にメモリ制御回
路部７が起動され、メモリ８に対してアドレス及びタイ
ミング信号を供給する。
バスバッファはアクティブとなる。同時にメモリ制御回
路部７が起動され、メモリ８に対してアドレス及びタイ
ミング信号を供給する。
【００１３】メモリ８にはアドレスバス２０及びデータ
バス１９を通して入出力制御回路１８を操作することに
より入出力端子１４から信号を出力し、接続された周辺
機器を安全な状態で停止させるための少量のデータが記
憶されている。
バス１９を通して入出力制御回路１８を操作することに
より入出力端子１４から信号を出力し、接続された周辺
機器を安全な状態で停止させるための少量のデータが記
憶されている。
【００１４】なお、周辺機器とは、半導体集積回路に接
続されて制御される対象を意味し、例えば半導体集積回
路を加熱調理器具の制御のために用いた場合にはヒータ
素子等が該当し、パーソナルコンピュータの本体に用い
た場合には該本体に接続したハードディスクドライブ、
フレキシブルディスクドライブ等の周辺機器が該当す
る。
続されて制御される対象を意味し、例えば半導体集積回
路を加熱調理器具の制御のために用いた場合にはヒータ
素子等が該当し、パーソナルコンピュータの本体に用い
た場合には該本体に接続したハードディスクドライブ、
フレキシブルディスクドライブ等の周辺機器が該当す
る。
【００１５】また、周辺機器を安全な状態で停止させる
というのは、上記の例であれば、ヒータ素子を非通電の
状態で停止させることであり、ハードディスクドライブ
やフレキシブルドライブの場合であれば、ヘッドをディ
スクから十分離した状態で停止させることを意味する。
というのは、上記の例であれば、ヒータ素子を非通電の
状態で停止させることであり、ハードディスクドライブ
やフレキシブルドライブの場合であれば、ヘッドをディ
スクから十分離した状態で停止させることを意味する。
【００１６】メモリ８は上記動作の最後にＲＳフリップ
フロップ９に対して動作終了信号１６を出力し、動作終
了信号１６の出力１０をリセットする。これによりアド
レスバス２０、データバス１９は再びＣＰＵ６の制御を
受ける状態となり、ＣＰＵ６はリセット状態から解放さ
れ、プログラム実行を再開する。
フロップ９に対して動作終了信号１６を出力し、動作終
了信号１６の出力１０をリセットする。これによりアド
レスバス２０、データバス１９は再びＣＰＵ６の制御を
受ける状態となり、ＣＰＵ６はリセット状態から解放さ
れ、プログラム実行を再開する。
【００１７】
【発明の効果】以上のように、本発明によればプログラ
ム暴走発生時にＣＰＵをリセットすると同時に入出力端
子に接続された周辺機器を安全な状態で停止させるの
で、システム全体を致命的な傷害から保護することが可
能となる。
ム暴走発生時にＣＰＵをリセットすると同時に入出力端
子に接続された周辺機器を安全な状態で停止させるの
で、システム全体を致命的な傷害から保護することが可
能となる。
【図１】本発明の半導体集積回路の構成を示すブロック
図
図
【図２】従来の半導体集積回路の構成を示すブロック図
１ システムクロック ５ ウォッチドッグタイマ ６ ＣＰＵ ７ メモリ制御回路部 ８ メモリ ９ ＲＳフリップフロップ １０ ＲＳフリップフロップの出力 １１ アドレスバスバッファ １２ データバスバッファ １３ バスバッファ １４ 入出力端子 １６ 動作終了信号 １７ ＣＰＵリセット信号 １８ 入出力制御回路 １９ データバス ２０ アドレスバス
Claims (3)
- 【請求項１】プログラムの暴走を検出する手段と、その
検出信号を受けてＣＰＵをバスから切り離す手段と、前
記ＣＰＵがバスから切り離されると同時に周辺機器を所
定の状態で停止させる手段とを有する半導体集積回路。 - 【請求項２】システムクロックをカウントするカウンタ
と、正常動作時には一定の周期で前記カウンタをリセッ
トする手段と、前記カウンタがオーバーフローした場合
にＣＰＵとバスとを切り離すとともに、周辺機器を所定
の状態で停止させる手段とを有するマイクロコントロー
ラ。 - 【請求項３】周辺機器を所定の状態で停止させる手段
は、前記周辺機器を所定の状態で停止させるためのデー
タを納めたメモリ手段と、カウンタがオーバーフローし
た場合に前記メモリ手段をバスに接続するとともに前記
メモリ手段を制御する手段とから成る請求項２に記載の
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331679A JP2928418B2 (ja) | 1991-12-16 | 1991-12-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331679A JP2928418B2 (ja) | 1991-12-16 | 1991-12-16 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05165657A true JPH05165657A (ja) | 1993-07-02 |
| JP2928418B2 JP2928418B2 (ja) | 1999-08-03 |
Family
ID=18246371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331679A Expired - Fee Related JP2928418B2 (ja) | 1991-12-16 | 1991-12-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928418B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005214862A (ja) * | 2004-01-30 | 2005-08-11 | Toho Gas Co Ltd | ガス供給ガバナ室の遠隔監視システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703711B1 (ko) * | 2006-01-14 | 2007-04-09 | 삼성전자주식회사 | 데이터 전송 버퍼의 동작을 제어하기 위한 제어신호발생장치, 상기 제어신호 발생장치를 구비하는 반도체장치, 및 상기 전송 버퍼의 동작을 제어하는 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02310634A (ja) * | 1989-05-25 | 1990-12-26 | Nec Corp | プログラム暴走監視方式 |
| JPH0342750A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | バス占有監視方式 |
| JPH03152638A (ja) * | 1989-11-09 | 1991-06-28 | Nec Ibaraki Ltd | 情報処理装置のログデータ採取方式 |
-
1991
- 1991-12-16 JP JP3331679A patent/JP2928418B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02310634A (ja) * | 1989-05-25 | 1990-12-26 | Nec Corp | プログラム暴走監視方式 |
| JPH0342750A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | バス占有監視方式 |
| JPH03152638A (ja) * | 1989-11-09 | 1991-06-28 | Nec Ibaraki Ltd | 情報処理装置のログデータ採取方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005214862A (ja) * | 2004-01-30 | 2005-08-11 | Toho Gas Co Ltd | ガス供給ガバナ室の遠隔監視システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928418B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628372B2 (ja) | コンピュータシステム、コンピュータシステムに周辺装置をインタフェースさせるための並列ポート回路、およびその動作方法 | |
| US5751950A (en) | Secure power supply for protecting the shutdown of a computer system | |
| US6678777B2 (en) | Integrated real-time performance monitoring facility | |
| US5339437A (en) | Method and apparatus for saving a system image onto permanent storage that is operating system independently | |
| US6098132A (en) | Installation and removal of components of a computer | |
| JPH07134678A (ja) | Ｒａｍ保護装置 | |
| US6678838B1 (en) | Method to track master contribution information in a write buffer | |
| US6105140A (en) | Secure power supply | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| JPH09237140A (ja) | コンピュータシステム | |
| US6085332A (en) | Reset design for redundant raid controllers | |
| US5734844A (en) | Bidirectional single-line handshake with both devices driving the line in the same state for hand-off | |
| JPS6127786B2 (ja) | ||
| JPH05165657A (ja) | 半導体集積回路 | |
| US6006288A (en) | Method and apparatus for adaptable burst chip select in a data processing system | |
| KR0185186B1 (ko) | 최소 리셋 타임 홀드 회로 | |
| US5867676A (en) | Reset circuit for a peripheral component interconnect bus | |
| US7571266B2 (en) | Peripheral device in a computerized system and method | |
| US5606713A (en) | System management interrupt source including a programmable counter and power management system employing the same | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| US5931930A (en) | Processor that indicates system bus ownership in an upgradable multiprocessor computer system | |
| JP2665043B2 (ja) | Ｃｐｕの暴走検出回路 | |
| US5875482A (en) | Method and apparatus for programmable chip select negation in a data processing system | |
| JP2539064B2 (ja) | マイクロプロセッサ | |
| JPH0659941A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |