JPH05165652A - タスク切替え制御方法 - Google Patents
タスク切替え制御方法Info
- Publication number
- JPH05165652A JPH05165652A JP3331044A JP33104491A JPH05165652A JP H05165652 A JPH05165652 A JP H05165652A JP 3331044 A JP3331044 A JP 3331044A JP 33104491 A JP33104491 A JP 33104491A JP H05165652 A JPH05165652 A JP H05165652A
- Authority
- JP
- Japan
- Prior art keywords
- fpu
- task
- information
- area
- saved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 CPUと共にFPUを搭載した情報処理装置
におけるタスクの切替え制御に関し、切替えに要するメ
モリ資源の有効活用並びに不要なデータ転送を省くこと
による情報処理性能の向上を図ることを目的とする。 【構成】 あるタスクがFPUの内部状態を変化させる
可能性のある命令を実行したか否かを知らせる表示手段
を設けると共に、タスク切替え時において、タスクのF
PU情報を退避するための領域を、前記表示手段がその
タスクによる前記命令の実行を初めて表示した後に確保
し、該領域へのFPU情報の退避は、前記表示手段の表
示がある場合のみ行なうように構成する。
におけるタスクの切替え制御に関し、切替えに要するメ
モリ資源の有効活用並びに不要なデータ転送を省くこと
による情報処理性能の向上を図ることを目的とする。 【構成】 あるタスクがFPUの内部状態を変化させる
可能性のある命令を実行したか否かを知らせる表示手段
を設けると共に、タスク切替え時において、タスクのF
PU情報を退避するための領域を、前記表示手段がその
タスクによる前記命令の実行を初めて表示した後に確保
し、該領域へのFPU情報の退避は、前記表示手段の表
示がある場合のみ行なうように構成する。
Description
【0001】
【産業上の利用分野】本発明は、中央処理装置(以下、
「CPU」という。)と共に浮動少数点処理装置(以
下、「FPU」という。)を搭載した情報処理装置に関
し、その内部で行われているタスクの切替時における制
御方法に係る。
「CPU」という。)と共に浮動少数点処理装置(以
下、「FPU」という。)を搭載した情報処理装置に関
し、その内部で行われているタスクの切替時における制
御方法に係る。
【0002】近年では、事務用に用いられてきた情報処
理装置に対してもFPUへの命令を備えたプログラムを
適用する場合が多くなった。そのため、FPUを搭載す
る事務用計算機が増えているが、その通常の処理におい
てFPUが実行する命令を含むタスクの割合は僅かであ
る。
理装置に対してもFPUへの命令を備えたプログラムを
適用する場合が多くなった。そのため、FPUを搭載す
る事務用計算機が増えているが、その通常の処理におい
てFPUが実行する命令を含むタスクの割合は僅かであ
る。
【0003】
【従来の技術】従来の情報処理装置においては、FPU
を一切使わないタスクを実行している場合にも、タスク
切換時にFPUの情報を退避するFPU制御情報領域を
タスク制御情報領域に常に確保していた。ところが、F
PUを使うタスクとFPUを一切使わないタスクが混在
する処理を行なう場合、特に、FPUを使うタスクの割
合が少ない場合、FPUのためのタスク制御情報領域を
常にもつことは、メモリ資源のムダである。また、FP
Uを使うタスクにおいても、あるCPU割当て時間中に
まったくFPUを使わない場合(FPUを使う命令で
も、FPUの内部状態を変化させない命令がある)もあ
るのでこのようなタスクの切替え時に、FPU情報の退
避を常に行なうのは、CPU時間のムダであるといえ
る。
を一切使わないタスクを実行している場合にも、タスク
切換時にFPUの情報を退避するFPU制御情報領域を
タスク制御情報領域に常に確保していた。ところが、F
PUを使うタスクとFPUを一切使わないタスクが混在
する処理を行なう場合、特に、FPUを使うタスクの割
合が少ない場合、FPUのためのタスク制御情報領域を
常にもつことは、メモリ資源のムダである。また、FP
Uを使うタスクにおいても、あるCPU割当て時間中に
まったくFPUを使わない場合(FPUを使う命令で
も、FPUの内部状態を変化させない命令がある)もあ
るのでこのようなタスクの切替え時に、FPU情報の退
避を常に行なうのは、CPU時間のムダであるといえ
る。
【0004】
【発明が解決しようとする課題】従って、FPUを使う
タスクとFPUを一切使わないタスクが混在する処理を
行なう場合、特に、FPUを使うタスクの割合が少ない
場合、従来のようにFPUのためのタスク制御情報領域
を常にもつとメモリ資源のムダが生じるという問題点が
ある。また、FPUを使うタスクにおいても、あるCP
U割当て時間中にまったくFPUを使わない場合もある
ので、このようなタスクの切替え時に、従来のようにF
PU情報の退避を常に行なうとCPU時間のムダが生じ
るという問題点がある。
タスクとFPUを一切使わないタスクが混在する処理を
行なう場合、特に、FPUを使うタスクの割合が少ない
場合、従来のようにFPUのためのタスク制御情報領域
を常にもつとメモリ資源のムダが生じるという問題点が
ある。また、FPUを使うタスクにおいても、あるCP
U割当て時間中にまったくFPUを使わない場合もある
ので、このようなタスクの切替え時に、従来のようにF
PU情報の退避を常に行なうとCPU時間のムダが生じ
るという問題点がある。
【0005】本発明は、このような従来の問題点に鑑
み、FPUを使うタスク、すなわちFPUの内部状態を
変化させる命令を含むタスクに対してのみ、タスク制御
情報領域にFPU制御情報領域を確保し、タスクの切替
え時には、前回タスクが切替えられてから後FPUを使
ったときのみFPU制御情報を退避することで、メモリ
資源のムダを取り除くと同時に情報処理性能を向上させ
ることを目的とする。
み、FPUを使うタスク、すなわちFPUの内部状態を
変化させる命令を含むタスクに対してのみ、タスク制御
情報領域にFPU制御情報領域を確保し、タスクの切替
え時には、前回タスクが切替えられてから後FPUを使
ったときのみFPU制御情報を退避することで、メモリ
資源のムダを取り除くと同時に情報処理性能を向上させ
ることを目的とする。
【0006】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。すなわち、本発明は、CPUとFPUとを擁する
情報処理装置において、FPUの内部状態を変化させる
命令の実行を検出した時にセットする表示手段を設ける
と共に、タスクの切替えを行なう際に、切替えられるタ
スクについてそのCPU情報を退避するステップと、切
替えられるタスクに対して、そのFPU情報を退避する
ための領域がすでに確保されているか否かを判断するス
テップと、確保されていない場合には、前記表示手段が
セットされているときのみ領域を確保し、該領域に前記
FPU情報を退避するステップと、確保されている場合
には、前記表示手段がセットされているときのみ前記F
PU情報を退避するステップと、FPU情報を退避した
後、かつタスクの再開前に前記表示手段をリセットする
ステップとを含むタスク切替え制御方法である。
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。すなわち、本発明は、CPUとFPUとを擁する
情報処理装置において、FPUの内部状態を変化させる
命令の実行を検出した時にセットする表示手段を設ける
と共に、タスクの切替えを行なう際に、切替えられるタ
スクについてそのCPU情報を退避するステップと、切
替えられるタスクに対して、そのFPU情報を退避する
ための領域がすでに確保されているか否かを判断するス
テップと、確保されていない場合には、前記表示手段が
セットされているときのみ領域を確保し、該領域に前記
FPU情報を退避するステップと、確保されている場合
には、前記表示手段がセットされているときのみ前記F
PU情報を退避するステップと、FPU情報を退避した
後、かつタスクの再開前に前記表示手段をリセットする
ステップとを含むタスク切替え制御方法である。
【0007】
【作用】図4は、タスクの切替え処理を説明するフロー
チャートの図である。図中のS40〜S45は処理番号
を示す。図4で処理番号がS42である「FPU情報の
退避」の詳細については、図1のフローチャートに示し
てある。以下、図4及び図1に示すフローチャートに沿
って本発明の作用について説明する。
チャートの図である。図中のS40〜S45は処理番号
を示す。図4で処理番号がS42である「FPU情報の
退避」の詳細については、図1のフローチャートに示し
てある。以下、図4及び図1に示すフローチャートに沿
って本発明の作用について説明する。
【0008】入出力装置の起動時やインターバルタイマ
割込時等に、タスクの切替えが行われる。この時、ま
ず、現在実行中のタスクの汎用レジスタGR、プログラ
ム状態語PSWを含むCPU情報の退避を行なう(S4
0)。次に、その他のタスク再開をする上で必要な情報
の退避を行なう(S41)。それから、FPU情報の退
避を行なう(S42)。ここでは、図1に示すようにま
ず、すでにFPU情報領域を確保しているか否かを判断
して(S10)、領域を未だ確保してなくてかつ、FP
Uの使用を表示するFPU内部状態変化フラグがセット
されていれば(S11)、FPU情報を退避するための
拡張制御情報領域を獲得して(S12)、FPU情報の
退避を行なう(S14)。
割込時等に、タスクの切替えが行われる。この時、ま
ず、現在実行中のタスクの汎用レジスタGR、プログラ
ム状態語PSWを含むCPU情報の退避を行なう(S4
0)。次に、その他のタスク再開をする上で必要な情報
の退避を行なう(S41)。それから、FPU情報の退
避を行なう(S42)。ここでは、図1に示すようにま
ず、すでにFPU情報領域を確保しているか否かを判断
して(S10)、領域を未だ確保してなくてかつ、FP
Uの使用を表示するFPU内部状態変化フラグがセット
されていれば(S11)、FPU情報を退避するための
拡張制御情報領域を獲得して(S12)、FPU情報の
退避を行なう(S14)。
【0009】また、FPU情報領域をすでにもつと判断
した場合で(S10)、FPU内部状態変化フラグがセ
ットされていれば(S13)、FPU情報の退避を行な
う(S14)。FPU内部状態変化フラグがセットされ
ていなければ(S13)、FPU情報の退避は行なわな
い。それから、FPU内部状態変化フラグをリセットす
る(S15)。ここで図4のフローチャートに戻り、次
に実行するタスクを決定する(S43)。そして、次に
実行するタスクの制御情報領域のデータに従って、CP
U情報(必要があればFPU情報も)の復元を行なう
(S44)。それから、タスクを再開し、その次のタス
クの実行に入る(S45)。
した場合で(S10)、FPU内部状態変化フラグがセ
ットされていれば(S13)、FPU情報の退避を行な
う(S14)。FPU内部状態変化フラグがセットされ
ていなければ(S13)、FPU情報の退避は行なわな
い。それから、FPU内部状態変化フラグをリセットす
る(S15)。ここで図4のフローチャートに戻り、次
に実行するタスクを決定する(S43)。そして、次に
実行するタスクの制御情報領域のデータに従って、CP
U情報(必要があればFPU情報も)の復元を行なう
(S44)。それから、タスクを再開し、その次のタス
クの実行に入る(S45)。
【0010】
【実施例】図2は、本発明の一実施例を示す図である。
図中、主記憶1は、タスク制御プログラムを含むOS及
びアプリケーションのタスクプログラム並びにそのデー
タを格納する。ここに示す四種類のタスクプログラムが
動作すると、タスクP,タスクQ,タスクR,及びタス
クSが生成される。このうち、タスクP及びタスクQは
FPUの内部状態を変化させる命令を実行しない。従っ
て、後述するFPU状態変化フラグ4をセットすること
はない。一方、タスクR及びタスクSはFPUの内部状
態を変化させる命令を実行するので、FPU状態変化フ
ラグ4をセットすることがある。
図中、主記憶1は、タスク制御プログラムを含むOS及
びアプリケーションのタスクプログラム並びにそのデー
タを格納する。ここに示す四種類のタスクプログラムが
動作すると、タスクP,タスクQ,タスクR,及びタス
クSが生成される。このうち、タスクP及びタスクQは
FPUの内部状態を変化させる命令を実行しない。従っ
て、後述するFPU状態変化フラグ4をセットすること
はない。一方、タスクR及びタスクSはFPUの内部状
態を変化させる命令を実行するので、FPU状態変化フ
ラグ4をセットすることがある。
【0011】また、CPU2は、プログラム状態語PS
Wと、汎用レジスタGR“o〜n”と、制御レジスタC
R“o〜m”とを有し、その命令の実行に伴い内部状態
が変化する。FPU3は、浮動少数点レジスタFR“o
〜p”と、浮動少数点状態レジスタFSRとを有し、そ
の命令の実行に伴い内部状態が変化する。FPU状態変
化フラグ4は、FPU3の内部状態が変化した時にセッ
トする。
Wと、汎用レジスタGR“o〜n”と、制御レジスタC
R“o〜m”とを有し、その命令の実行に伴い内部状態
が変化する。FPU3は、浮動少数点レジスタFR“o
〜p”と、浮動少数点状態レジスタFSRとを有し、そ
の命令の実行に伴い内部状態が変化する。FPU状態変
化フラグ4は、FPU3の内部状態が変化した時にセッ
トする。
【0012】マルチプロセッサシステムでは、CPU2
及びFPU3がそれぞれ複数個接続される。この場合、
FPU状態変化フラグ4は、各FPU3に対して複数個
設けることとする。FPU状態変化フラグ4は、一度セ
ットされると以降リセットされるまでセットされた状態
を保持する。
及びFPU3がそれぞれ複数個接続される。この場合、
FPU状態変化フラグ4は、各FPU3に対して複数個
設けることとする。FPU状態変化フラグ4は、一度セ
ットされると以降リセットされるまでセットされた状態
を保持する。
【0013】図3は、図2に示す各タスクP,Q,R,
Sの制御情報領域を示す図である。タスクP及びタスク
QはFPUを使用しないのでその制御情報領域5,6に
は、基本情報が格納される。基本情報は、CPU情報と
その他のタスク再開に必要な情報とで構成することとす
る。一方、タスクR及びタスクSはFPUを使用する場
合があるので、適宜制御情報領域7,8に拡張情報を格
納するための領域を確保することとする。拡張情報は、
FPU情報で構成することとする。
Sの制御情報領域を示す図である。タスクP及びタスク
QはFPUを使用しないのでその制御情報領域5,6に
は、基本情報が格納される。基本情報は、CPU情報と
その他のタスク再開に必要な情報とで構成することとす
る。一方、タスクR及びタスクSはFPUを使用する場
合があるので、適宜制御情報領域7,8に拡張情報を格
納するための領域を確保することとする。拡張情報は、
FPU情報で構成することとする。
【0014】CPU情報は、プログラム状態語PSWや
汎用レジスタGR“o〜n”などのタスク再開に必要な
情報である。FPU情報は、浮動少数点レジスタFR
“o〜p”や浮動少数点レジスタFSRなどの、FPU
を使うタスクにおいてタスク再開に必要な情報である。
以下、タスク切替えに伴う制御情報領域5〜8の構成の
変化について説明する。
汎用レジスタGR“o〜n”などのタスク再開に必要な
情報である。FPU情報は、浮動少数点レジスタFR
“o〜p”や浮動少数点レジスタFSRなどの、FPU
を使うタスクにおいてタスク再開に必要な情報である。
以下、タスク切替えに伴う制御情報領域5〜8の構成の
変化について説明する。
【0015】タスクPの実行中にタスク切替えが起こる
と、タスクPのタスク制御情報がタスクPの制御情報領
域5に退避され、タスクQの制御情報領域6の内容が
CPU2等に復元される。タスクQの実行中に再びタ
スク切替えが起こるとタスクQのタスク制御情報がタス
クQの制御情報領域6に退避され、タスクRの制御情
報領域7の内容がCPU2等に復元されると共に制御情
報領域7に拡張制御情報領域があればこの内容がFPU
3に復元される。この時、FPU状態変化フラグ4は
リセットすることとする。
と、タスクPのタスク制御情報がタスクPの制御情報領
域5に退避され、タスクQの制御情報領域6の内容が
CPU2等に復元される。タスクQの実行中に再びタ
スク切替えが起こるとタスクQのタスク制御情報がタス
クQの制御情報領域6に退避され、タスクRの制御情
報領域7の内容がCPU2等に復元されると共に制御情
報領域7に拡張制御情報領域があればこの内容がFPU
3に復元される。この時、FPU状態変化フラグ4は
リセットすることとする。
【0016】タスクRの実行中に再びタスク切換が起こ
ると、タスクRのタスク制御情報が制御情報領域7に退
避される。このとき、FPU状態変化フラグ4がセッ
トされていれば、同時にFPU情報が制御情報領域7に
ある拡張制御情報領域に退避される(この領域がまだ作
成されていなければ、この時獲得される)。続いて前述
した場合と同様にタスクSの制御情報がCPU2等に復
元され、必要に応じて、タスクSの制御情報領域8に格
納してある拡張情報が復元される。以降、同様にし
て、退避並びに復元が行なわれる。
ると、タスクRのタスク制御情報が制御情報領域7に退
避される。このとき、FPU状態変化フラグ4がセッ
トされていれば、同時にFPU情報が制御情報領域7に
ある拡張制御情報領域に退避される(この領域がまだ作
成されていなければ、この時獲得される)。続いて前述
した場合と同様にタスクSの制御情報がCPU2等に復
元され、必要に応じて、タスクSの制御情報領域8に格
納してある拡張情報が復元される。以降、同様にし
て、退避並びに復元が行なわれる。
【0017】FPU3の内部状態を変化させる命令は、
浮動少数点レジスタをリードし主記憶ヘストアを行なう
命令(FST命令)、浮動少数点状態レジスタをリード
し主記憶ヘストアを行なう命令(FSTSR命令)、F
PUの状態に従った条件分岐命令(FBFCC命令)等
を除く、浮動少数点演算、転送、変換命令等のすべての
浮動少数点命令である。この命令を検出したときに、F
PU状態変化フラグをハードまたは、ファームによって
セットする。
浮動少数点レジスタをリードし主記憶ヘストアを行なう
命令(FST命令)、浮動少数点状態レジスタをリード
し主記憶ヘストアを行なう命令(FSTSR命令)、F
PUの状態に従った条件分岐命令(FBFCC命令)等
を除く、浮動少数点演算、転送、変換命令等のすべての
浮動少数点命令である。この命令を検出したときに、F
PU状態変化フラグをハードまたは、ファームによって
セットする。
【0018】
【発明の効果】以上説明した様に、本発明によれば、F
PUを使うタスクとFPUを一切使わないタスクが混在
する処理を行なう場合、特に、FPUを使うタスクの割
合が少ない場合、FPUのタスク制御情報領域を常にも
つという資源のムダを省くことができるという効果と共
に、あるCPU割当て時間中にまったくFPUを使わな
いタスクの切替え時に、FPU情報の退避を常に行なう
ことによるオーバヘッドを省くことができるという効果
を奏し、情報処理装置の性能向上並びに必要資源の削減
に寄与するところが大きい。
PUを使うタスクとFPUを一切使わないタスクが混在
する処理を行なう場合、特に、FPUを使うタスクの割
合が少ない場合、FPUのタスク制御情報領域を常にも
つという資源のムダを省くことができるという効果と共
に、あるCPU割当て時間中にまったくFPUを使わな
いタスクの切替え時に、FPU情報の退避を常に行なう
ことによるオーバヘッドを省くことができるという効果
を奏し、情報処理装置の性能向上並びに必要資源の削減
に寄与するところが大きい。
【図1】FPU情報の退避方法の一例を示すフローチャ
ートの図である。
ートの図である。
【図2】本発明の一実施例を示す図である。
【図3】各タスクの制御情報領域を示す図である。
【図4】タスクの切替え処理を説明するフローチャート
の図である。
の図である。
【符号の説明】 1 主記憶 2 CPU 3 FPU 4 FPU状態変化フラグ 5〜8 制御情報領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 惣川 淳 石川県金沢市増泉3丁目4番30号 株式会 社石川富士通ソフトウェア開発内
Claims (1)
- 【請求項1】 中央処理装置と浮動少数点処理装置とを
擁する情報処理装置において、浮動少数点処理装置の内
部状態を変化させる命令の実行を検出した時にセットす
る表示手段を設けると共に、タスクの切替えを行なう際
に、 切替えられるタスクについてその中央処理装置の情報を
退避すると共に、 切替えられるタスクに対して、その
浮動少数点処理装置の情報を退避するための領域がすで
に確保されているか否かを判断し、 確保されていない場合には、前記表示手段がセットされ
ているときのみ領域を確保し、該領域に前記浮動少数点
処理装置の情報を退避するようにし、 確保されている場合には、前記表示手段がセットされて
いるときのみ前記浮動少数点処理装置の情報を退避する
ようにし、 浮動少数点処理装置の情報を退避した後、かつタスクの
再開前に前記表示手段をリセットすることを特徴とする
タスク切替え制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3331044A JPH05165652A (ja) | 1991-12-16 | 1991-12-16 | タスク切替え制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3331044A JPH05165652A (ja) | 1991-12-16 | 1991-12-16 | タスク切替え制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05165652A true JPH05165652A (ja) | 1993-07-02 |
Family
ID=18239214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3331044A Withdrawn JPH05165652A (ja) | 1991-12-16 | 1991-12-16 | タスク切替え制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05165652A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010097847A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
JP2012064086A (ja) * | 2010-09-17 | 2012-03-29 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
JP2020525957A (ja) * | 2017-07-05 | 2020-08-27 | エイアールエム リミテッド | コンテキスト・データ管理 |
-
1991
- 1991-12-16 JP JP3331044A patent/JPH05165652A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010097847A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
CN102334102A (zh) * | 2009-02-24 | 2012-01-25 | 松下电器产业株式会社 | 处理器装置、多线程处理器装置 |
JP5433676B2 (ja) * | 2009-02-24 | 2014-03-05 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
US8850168B2 (en) | 2009-02-24 | 2014-09-30 | Panasonic Corporation | Processor apparatus and multithread processor apparatus |
JP2012064086A (ja) * | 2010-09-17 | 2012-03-29 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
US9032417B2 (en) | 2010-09-17 | 2015-05-12 | Fujitsu Limited | Information processing apparatus and information processing apparatus control method |
JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
JP2020525957A (ja) * | 2017-07-05 | 2020-08-27 | エイアールエム リミテッド | コンテキスト・データ管理 |
US11704127B2 (en) | 2017-07-05 | 2023-07-18 | Arm Limited | Marking current context data to control a context-data-dependent processing operation to save current or default context data to a data location |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5349667A (en) | Interrupt control system for microprocessor for handling a plurality of maskable interrupt requests | |
JP2858140B2 (ja) | パイプラインプロセッサ装置および方法 | |
US9104425B2 (en) | Apparatus and method for handling exception events | |
US6266686B1 (en) | Emptying packed data state during execution of packed data instructions | |
US7962734B2 (en) | Method of restarting a computer platform | |
EP0351401A1 (en) | Multiprocessing method and arrangement | |
JPH0430053B2 (ja) | ||
US8661236B2 (en) | Partial initialization of divided programs in response to pre-boot and post-boot activation events to rapidly boot a computer system | |
US11734079B2 (en) | Methods of hardware and software-coordinated opt-in to advanced features on hetero ISA platforms | |
US6405234B2 (en) | Full time operating system | |
JP2005050208A (ja) | マルチタスクシステムにおけるメモリ管理方式およびタスク制御装置 | |
JP2007035066A (ja) | マルチos構成方法 | |
JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
JPH05165652A (ja) | タスク切替え制御方法 | |
JP2001216172A (ja) | マルチos構成方法 | |
JPH056281A (ja) | 情報処理装置 | |
JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
JPH05233325A (ja) | マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法 | |
US5778207A (en) | Assisting operating-system interrupts using application-based processing | |
JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
WO2023144939A1 (ja) | コンピュータ、制御方法及び制御プログラム | |
JPS62125437A (ja) | 付加プロセツサの制御方法 | |
JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
JPH0554141B2 (ja) | ||
JPH05250161A (ja) | マイクロコンピュータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |