JPH05161009A - Picture input device - Google Patents

Abstract

PURPOSE:To attain proper shading correction and background density correction in the case of a picture element in which a peak level of a shading waveform and a peak level of an original level differ from each other. CONSTITUTION:A picture element X level detection circuit 15 detects a shading level and an original level of a specific picture element (X picture element) set in response to a size of an original or the like. A peak level detection circuit 13 detects a peak level of a shading waveform outputted from a shading memory 6. A microcomputer 12 calculates a reference level based on a level of the X picture element in the shading waveform, a level of the X picture element in an original level and a peak level of the shading waveform. The shading waveform is corrected based on the reference level, an output of an image sensor 1 is corrected by the corrected shading waveform.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、イメージスキャナ等の
画像入力装置に関し、特にシェーディング補正機能及び
原稿地肌濃度補正機能を備えた画像入力装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image input device such as an image scanner, and more particularly to an image input device having a shading correction function and a document background density correction function.

【０００２】[0002]

【従来の技術】従来、画像信号を２値化する場合、例え
ば原稿レベルのピーク値を抵抗分割してスレッショルド
レベルを決定したり、原稿レベルのピーク値に基づいて
ＦＥＴのゲインをコントロールすることにより画像信号
のレベルを所定のスレッショルドレベルに合わせること
がなされている。しかし、これらの方式では、イメージ
センサの感度及び光源の出力のバラツキ等に起因したシ
ェーディングの影響を排除することができない。2. Description of the Related Art Conventionally, in the case of binarizing an image signal, for example, a peak value of a document level is resistance-divided to determine a threshold level, or a FET gain is controlled based on the peak value of the document level. The level of the image signal is adjusted to a predetermined threshold level. However, these methods cannot eliminate the influence of shading caused by variations in the image sensor sensitivity and the light source output.

【０００３】一方、白基準板を読み取った信号（シェー
ディング波形）に基づいて画像信号のシェーディングを
補正することは従来からなされているが、画像信号を２
値化する場合、白基準板の濃度レベルと実際の原稿の地
肌濃度レベルとが相違して最適なスレッショルドレベル
を決定するのが難しい。On the other hand, it has been conventionally performed to correct the shading of the image signal based on the signal (shading waveform) obtained by reading the white reference plate.
In the case of binarization, it is difficult to determine the optimum threshold level because the density level of the white reference plate differs from the background density level of the actual document.

【０００４】そこで、例えば白基準板を読み取って得ら
れたシェーディング波形を、そのピーク値と原稿の先端
部分を読み取って得られた原稿レベルのピーク値とに基
づいて修正すると共に、この修正されたシェーディング
波形によってイメージセンサ出力を補正することによ
り、シェーディング補正と地肌濃度補正とを同時に行う
方式も提案されている（特願平２−３８７５号）。Therefore, for example, the shading waveform obtained by reading the white reference plate is corrected based on the peak value and the peak value of the original level obtained by reading the leading edge of the original, and the shading waveform is corrected. A method has also been proposed in which shading correction and background density correction are performed at the same time by correcting the image sensor output with a shading waveform (Japanese Patent Application No. 2-3875).

【０００５】[0005]

【発明が解決しようとする課題】上述した従来の画像入
力装置では、図８（ａ）に示すように、原稿サイズが大
型でシェーディング波形ＶＳのピーク値ＶＳＰを得る画
素と、原稿の画像信号Ｖinのピーク値ＶＰを得る画素と
が一致する場合には、２値化に供される出力信号Ｖout
は適切にシェーディング補正及び地肌濃度補正されたも
のとなる。しかしながら、同図（ｂ）に示すように、原
稿サイズが小型である場合には、シェーディング波形Ｖ
Ｓのピーク値ＶＳＰを得る画素と、原稿の画像信号Ｖin
のピーク値ＶＰ′を得る画素とが異なってしまうことが
ある。この場合には、過剰な補正処理によって、出力信
号Ｖout が飽和気味に増幅され、後段の２値化処理に支
障が生じるという問題が発生する。In the above-mentioned conventional image input device, as shown in FIG. 8A, pixels having a large document size and obtaining the peak value VSP of the shading waveform VS, and the image signal Vin of the document are used. When the pixel that obtains the peak value VP of the output signal Vout matches the output signal Vout used for binarization
Is properly shading-corrected and background density-corrected. However, as shown in FIG. 7B, when the document size is small, the shading waveform V
The pixel for obtaining the peak value VSP of S and the image signal Vin of the document
The pixel for which the peak value VP ′ of 1 is obtained may be different. In this case, the excessive correction process amplifies the output signal Vout to a saturation level, which causes a problem in the subsequent binarization process.

【０００６】本発明はかかる問題点に鑑みてなされたも
ので、シェーディング波形のピーク値が得られる画素
と、原稿レベルのピーク値が得られる画素とが異なる場
合でも、適正なシェーディング補正及び地肌濃度補正を
行うことが可能な画像入力装置を提供することを目的と
する。The present invention has been made in view of the above problems. Even when the pixel for which the peak value of the shading waveform is obtained is different from the pixel for which the peak value of the document level is obtained, proper shading correction and background density are performed. An object is to provide an image input device capable of performing correction.

【０００７】[0007]

【課題を解決するための手段】本発明に係る画像入力装
置は、シェーディング波形を得るためのシェーディング
原稿及び読取り対象の原稿を夫々読み取る画像入力手段
と、この画像入力手段によって読み取られたシェーディ
ング波形を保持するシェーディング波形記憶手段と、前
記シェーディング波形のピーク値を検出するピーク検出
手段と、特定の画素の前記シェーディング波形のレベル
及び前記読取り対象の原稿のレベルを検出する特定画素
レベル検出手段と、前記シェーディング波形のピーク値
と前記特定の画素のシェーディング波形のレベル及び前
記読取り対象の原稿のレベルとに基づいて前記シェーデ
ィング波形を修正し、この修正されたシェーディング波
形で前記画像入力手段で読み取られた前記読取り対象の
原稿の画像信号を修正する画像信号修正手段とを具備し
たことを特徴とする。An image input apparatus according to the present invention includes an image input unit for reading a shading original for obtaining a shading waveform and an original to be read, and a shading waveform read by the image input unit. Shading waveform storage means for holding, peak detection means for detecting a peak value of the shading waveform, specific pixel level detection means for detecting the level of the shading waveform of a specific pixel and the level of the document to be read, The shading waveform is modified on the basis of the peak value of the shading waveform, the level of the shading waveform of the specific pixel, and the level of the document to be read, and the modified shading waveform read by the image input unit is used. The image signal of the document to be scanned Characterized by comprising an image signal correction means positive for.

【０００８】[0008]

【作用】本発明によれば、例えば原稿のサイズ等に応じ
て予めレベル比較を行う特定の画素を決定しておき、シ
ェーディング波形における前記特定の画素のレベルと、
実際の原稿レベル波形における前記特定の画素のレベル
と、シェーディング波形のピーク値とに基づいてシェー
ディング波形を修正するようにしているので、従来のよ
うに、過剰な補正をすることがない。このため、本発明
によれば、どのようなサイズの原稿であっても常に適性
なシェーディング補正及び地肌濃度補正を行うことがで
きる。According to the present invention, a specific pixel for level comparison is determined in advance according to, for example, the size of a document, and the level of the specific pixel in the shading waveform,
Since the shading waveform is corrected based on the level of the specific pixel in the actual document level waveform and the peak value of the shading waveform, it is possible to prevent excessive correction as in the conventional case. Therefore, according to the present invention, appropriate shading correction and background density correction can always be performed regardless of the size of the original.

【０００９】[0009]

【実施例】以下、添付の図面を参照して本発明の実施例
について説明する。図１は、本発明の実施例に係る画像
入力装置のシェーディング補正処理回路及び地肌濃度補
正処理回路の部分を示すブロック図である。Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing parts of a shading correction processing circuit and a background density correction processing circuit of an image input apparatus according to an embodiment of the present invention.

【００１０】イメージセンサ１は、例えばＡ０〜Ａ４サ
イズの原稿を読取り可能なラインイメージセンサで、白
基準板等のシェーディング原稿及び読取り対象の原稿を
読み取って画像信号Ｖinを出力する。この画像信号Ｖin
は、バッファ２、ゲイン調整された反転増幅器３及び反
転増幅器４を介してＡ／Ｄ変換器５の入力端子に入力さ
れている。Ａ／Ｄ変換器５は、シェーディング原稿の読
取り時は シェーディング波形ＶＳをＡ／Ｄ変換し、読
取り対象の原稿の読取り時は画像信号ＶinをＡ／Ｄ変換
する。このＡ／Ｄ変換器５の出力は、シェーディングメ
モリ６に供給されている。シェーディングメモリ６は、
シェーディング波形ＶＳを保持する。シェーディングメ
モリ６の記憶内容は、バックアップメモリ７にバックア
ップされる。シェーディングメモリ６の出力は、Ｄ／Ａ
変換器８及びＩ／Ｖ変換器９を介して切替スイッチ１０
のｂ端子に供給されている。切替スイッチ１０のａ端子
には、後述するマイクロコンピュータ１２から与えられ
る電圧値が供給されている。切替スイッチ１０は、ａ，
ｂ端子に夫々供給される電圧値を切り替え、バッファ１
１を介してＡ／Ｄ変換器５の基準電圧端子ref に基準電
圧を供給する。The image sensor 1 is a line image sensor capable of reading a document of A0 to A4 size, for example, and reads a shading document such as a white reference plate and a document to be read and outputs an image signal Vin. This image signal Vin
Is input to the input terminal of the A / D converter 5 via the buffer 2, the gain-adjusted inverting amplifier 3 and the inverting amplifier 4. The A / D converter 5 A / D converts the shading waveform VS when reading a shading document, and A / D converts the image signal Vin when reading a document to be read. The output of the A / D converter 5 is supplied to the shading memory 6. The shading memory 6 is
Hold the shading waveform VS. The stored contents of the shading memory 6 are backed up in the backup memory 7. The output of the shading memory 6 is D / A
Changeover switch 10 via converter 8 and I / V converter 9
Is supplied to the terminal b. A voltage value given from a microcomputer 12 described later is supplied to the terminal a of the change-over switch 10. The changeover switch 10 is a,
The voltage values supplied to the terminals b are switched and the buffer 1
A reference voltage is supplied to the reference voltage terminal ref of the A / D converter 5 via 1.

【００１１】一方、シェーディングメモリ６の出力は、
ピークレベル検出回路１３にも供給されている。ピーク
レベル検出回路１３は、シェーディング波形ＶＳのピー
ク値を検出する。検出されたピーク値は、ＣＰＵバス１
４を介してマイクロコンピュータ１２に取り込まれるよ
うになっている。また、Ａ／Ｄ変換器５の出力は、画素
Ｘレベル検出回路１５にも供給されている。画素Ｘレベ
ル検出回路１５は、原稿サイズに応じて予め設定された
特定の画素（以下、Ｘ画素と呼ぶ）のシェーディング波
形ＶＳにおけるレベル及び画像信号Ｖin波形におけるレ
ベルを検出する。検出されたＸ画素のレベルについて
も、ＣＰＵバス１４を介してマイクロコンピュータ１２
に取り込まれるようになっている。また、マイクロコン
ピュータ１２は、切替スイッチ１０の切替信号Ｃ１及び
ラッチ回路１６のリード／ライト信号Ｒ／Ｗ等の種々の
制御信号を出力すると共に、ＣＰＵバス１４を介して供
給された種々のデータを加工して、ＣＰＵバス１４に供
給する。マイクロコンピュータ１２から出力される種々
の値は、ＣＰＵバス１４を介してラッチ回路１６にラッ
チされ、Ｄ／Ａ変換器１７でＤ／Ａ変換された後、バッ
ファ１８を介してＤ／Ａ変換器８の基準電圧端子ref 及
び切替スイッチ１０のａ端子に供給されている。On the other hand, the output of the shading memory 6 is
It is also supplied to the peak level detection circuit 13. The peak level detection circuit 13 detects the peak value of the shading waveform VS. The detected peak value is the CPU bus 1
It is adapted to be taken in by the microcomputer 12 via 4. The output of the A / D converter 5 is also supplied to the pixel X level detection circuit 15. The pixel X level detection circuit 15 detects the level in the shading waveform VS and the level in the image signal Vin waveform of a specific pixel (hereinafter, referred to as X pixel) preset according to the document size. Regarding the level of the detected X pixel, the microcomputer 12 is also connected via the CPU bus 14.
It is designed to be taken into. Further, the microcomputer 12 outputs various control signals such as the switching signal C1 of the changeover switch 10 and the read / write signal R / W of the latch circuit 16, and also various data supplied via the CPU bus 14. It is processed and supplied to the CPU bus 14. Various values output from the microcomputer 12 are latched in a latch circuit 16 via a CPU bus 14, D / A converted by a D / A converter 17, and then a D / A converter via a buffer 18. 8 is supplied to the reference voltage terminal ref and the terminal a of the changeover switch 10.

【００１２】図２はピークレベル検出回路１３の更に詳
細なブロック図である。シェーディングメモリ６から出
力されるシェーディング波形ＶＳは、Ｄ型フリップフロ
ップ（以下、Ｄ−ＦＦと呼ぶ）２１，２２の一方にラッ
チされる。Ｄ−ＦＦ２１，２２の他方には、現在までの
ピーク値が保持される。Ｄ−ＦＦ２１，２２の出力は、
比較回路２３でその大小関係を比較される。比較結果Ｐ
＜Ｑは、タイミング発生回路２４に供給されている。ま
た、Ｄ−ＦＦ２１，２２の出力は、それぞれゲート回路
２５，２６にも供給され、ここでゲートを介してＤ−Ｆ
Ｆ２７にラッチされるようになっている。FIG. 2 is a more detailed block diagram of the peak level detection circuit 13. The shading waveform VS output from the shading memory 6 is latched in one of D-type flip-flops (hereinafter, referred to as D-FF) 21 and 22. The peak value up to the present is held in the other of the D-FFs 21 and 22. The outputs of the D-FFs 21 and 22 are
The comparison circuit 23 compares the magnitude relationship. Comparison result P
<Q is supplied to the timing generation circuit 24. The outputs of the D-FFs 21 and 22 are also supplied to the gate circuits 25 and 26, respectively, where the outputs of the D-FFs 21 and 22 are passed through the gates.
It is designed to be latched by F27.

【００１３】タイミング発生回路２４は、シェーディン
グイネーブル信号ＳＥ、ラインクロック信号ＬＣＫ、基
準クロック信号ＣＫ及び比較回路２３の出力Ｐ＜Ｑに基
づいて、以下の各制御信号を出力する。すなわち、制御
信号ＣＰ１，ＣＱ１は、比較出力Ｐ＜Ｑの結果に応じ
て、Ｄ−ＦＦ２１，２２のうちのどちらのデータを残
し、どちらに新たなデータを入力するかの選択を行う制
御信号である。ラッチ信号ＬＥ１は、Ｄ−ＦＦ２１，２
２へデータをラッチするタイミングを与える。制御信号
ＥＰ１，ＥＱ１は、上記制御信号ＣＰ１，ＣＱ１に同期
してＤ−ＦＦ２１，２２のうち大きいほうの出力をＤ−
ＦＦ２７に供給する。また、ラッチ信号ＬＡ１は、ライ
ンクロック信号に同期して１ラインの処理が終了した後
に最終的にゲート２５又は２６から供給されているデー
タをＤ−ＦＦ２７にラッチするための信号である。The timing generation circuit 24 outputs the following control signals based on the shading enable signal SE, the line clock signal LCK, the reference clock signal CK and the output P <Q of the comparison circuit 23. That is, the control signals CP1 and CQ1 are control signals for selecting which of the D-FFs 21 and 22 is to be left and to which new data is to be input according to the result of the comparison output P <Q. is there. The latch signal LE1 is the D-FF 21,2.
The timing to latch the data is given to 2. The control signals EP1 and EQ1 output the larger output of the D-FFs 21 and 22 in synchronization with the control signals CP1 and CQ1.
Supply to FF27. The latch signal LA1 is a signal for finally latching the data supplied from the gate 25 or 26 to the D-FF 27 after the processing of one line is completed in synchronization with the line clock signal.

【００１４】Ｄ−ＦＦ２７に保持されたシェーディング
ピーク値ＶＳＰは、マイクロコンピュータ１２から与え
られる出力イネーブル信号ＯＥ１に従ってＣＰＵバス１
４に出力され、マイクロコンピュータ１２に取り込まれ
る。The shading peak value VSP held in the D-FF 27 is stored in the CPU bus 1 according to the output enable signal OE1 supplied from the microcomputer 12.
4 and is taken into the microcomputer 12.

【００１５】図３は、Ｘ画素レベル検出回路１５の更に
詳細なブロック図である。回路構成は、図２のピークレ
ベル検出回路１３とほぼ同一であるが、この回路では、
Ｘ画素の複数ラインにおけるピーク値を検出するように
なっている。すなわち、Ａ／Ｄ変換器５の出力ＶＳ，Ｖ
inは、Ｄ−ＦＦ３１，３２のいずれか一方に入力され
る。タイミング発生回路３４には、予めマイクロコンピ
ュータ１２からＸ画素を特定するアドレスＡＤＲＳが与
えられている。タイミング発生回路３４は、基準クロッ
クＣＫをカウントする内部のアドレスカウンタ値と上記
アドレスＡＤＲＳとが一致したときに、ラッチ信号ＬＥ
２を出力する。Ｄ−ＦＦ３１，３２のいずれにラッチす
るかは、制御信号ＣＰ２，ＣＱ２によって指示され、そ
の指示内容は比較回路３３の比較出力Ｐ＜Ｑによって決
定される。200 〜300 ラインのＸ画素のうちのピーク値
がＤ−ＦＦ３７に最終的に保持されるようになってい
る。FIG. 3 is a more detailed block diagram of the X pixel level detection circuit 15. The circuit configuration is almost the same as the peak level detection circuit 13 of FIG. 2, but in this circuit,
The peak value in a plurality of lines of X pixels is detected. That is, the outputs VS, V of the A / D converter 5
in is input to one of the D-FFs 31 and 32. An address ADRS for specifying the X pixel is given from the microcomputer 12 to the timing generation circuit 34 in advance. The timing generation circuit 34 latches the latch signal LE when the internal address counter value for counting the reference clock CK and the address ADRS match.
2 is output. Which of the D-FFs 31 and 32 is to be latched is instructed by the control signals CP2 and CQ2, and the content of the instruction is determined by the comparison output P <Q of the comparison circuit 33. The peak value of the X pixels in the 200 to 300 lines is finally held in the D-FF 37.

【００１６】次に、このように構成された本実施例に係
る画像入力装置の動作について説明する。処理は、シェ
ーディング補正処理と地肌濃度補正処理の順に実行され
る。図４は、シェーディング補正処理を示すフローチャ
ートである。オペレータが図示しないパネルの操作によ
ってシェーディングモードを指定すると、マイクロコン
ピュータ１２は、切替スイッチ１０をａ端子側にセット
する（Ｓ１）。マイクロコンピュータ１２は、ラッチ回
路１６にシェーディング原稿のピークレベルに相当する
基準レベルＶＲＳをセットする。この基準レベルＶＲＳ
は、経験値から求められた値でもよいし、シェーディン
グ原稿のプリスキャンによって求められたシェーディン
グピーク値でもよい。基準レベルＶＲＳは、スイッチ１
０を介してＡ／Ｄ変換器５の基準電圧端子ref に供給さ
れる（Ｓ２）。Next, the operation of the image input apparatus according to this embodiment having the above-described structure will be described. The processing is executed in the order of shading correction processing and background density correction processing. FIG. 4 is a flowchart showing the shading correction process. When the operator specifies the shading mode by operating a panel (not shown), the microcomputer 12 sets the changeover switch 10 to the a terminal side (S1). The microcomputer 12 sets the reference level VRS corresponding to the peak level of the shading document in the latch circuit 16. This reference level VRS
May be a value obtained from an empirical value or a shading peak value obtained by prescanning a shading document. The reference level VRS is the switch 1
It is supplied to the reference voltage terminal ref of the A / D converter 5 via 0 (S2).

【００１７】次に、オペレータがシェーディング原稿の
読取りをスタートさせると（Ｓ３）、シェーディング原
稿の読取りが開始される（Ｓ４）。Ａ／Ｄ変換器５の基
準電圧端子ref にはシェーディング波形のピークレベル
に相当する基準レベルＶＲＳが与えられているので、Ａ
／Ｄ変換器５の出力は理想的には、そのピーク値がフル
レンジとなるダイナミックレンジが確保された最大振幅
のシェーディング波形ＶＳとなる。このシェーディング
波形ＶＳは、シェーディングメモリ６に記憶される。ま
た、シェーディング波形ＶＳのピーク値ＶＳＰは、ピー
クレベル検出回路１３で検出され、Ｘ画素のレベルＶＳ
Ｘは画素Ｘレベル検出回路１５で検出される（Ｓ５）。Next, when the operator starts reading the shading document (S3), the reading of the shading document is started (S4). Since the reference level VRS corresponding to the peak level of the shading waveform is applied to the reference voltage terminal ref of the A / D converter 5,
The output of the / D converter 5 ideally becomes the shading waveform VS of the maximum amplitude in which the dynamic range whose peak value is the full range is secured. The shading waveform VS is stored in the shading memory 6. The peak value VSP of the shading waveform VS is detected by the peak level detection circuit 13, and the level VS of the X pixel is detected.
X is detected by the pixel X level detection circuit 15 (S5).

【００１８】Ｘ画素は、図５に示すように、例えば原稿
の中央位置に設定される。従って、図５（ａ）に示すよ
うに、原稿台に対する原稿のセット位置が端を基準とし
ている場合には、各原稿サイズ毎にＸ画素は異なった位
置に設定され、同図（ｂ）に示すように、原稿台に対す
る原稿のセット位置が中央を基準としている場合には、
Ｘ画素は各原稿サイズを通じて同一の位置に設定され
る。Ｘ画素のアドレスはマイクロコンピュータ１２から
与えられる。As shown in FIG. 5, the X pixel is set at the central position of the original, for example. Therefore, as shown in FIG. 5A, when the document set position on the document table is based on the edge, the X pixel is set to a different position for each document size. As shown in the figure, if the document is set on the platen with the center set as the center,
The X pixels are set at the same position throughout each document size. The address of the X pixel is given from the microcomputer 12.

【００１９】図６は、実際に読取り対象の原稿を読み取
る際の地肌濃度補正を含めた処理を示すフローチャート
である。すなわち、原稿の実際のスキャンにおいては、
画素Ｘレベル検出回路１５が、原稿の先端部分の200 〜
300ラインの画像信号からＸ画素の副走査方向のピーク
値を検出する（Ｓ１１）。そして、マイクロコンピュー
タ１２は、シェーディング波形のピーク値ＶＳＰ及びＸ
画素レベルＶＳＸと、実際の原稿のＸ画素レベルＶＸと
から、原稿地肌濃度の基準レベルＶＲＲを数１のように
算出する（Ｓ１２）。FIG. 6 is a flowchart showing a process including background density correction when actually reading a document to be read. That is, in the actual scanning of the original,
If the pixel X level detection circuit 15 has
The peak value of the X pixel in the sub-scanning direction is detected from the image signal of 300 lines (S11). Then, the microcomputer 12 determines the peak values VSP and X of the shading waveform.
From the pixel level VSX and the actual X pixel level VX of the original document, the reference level VRR of the background density of the original document is calculated as in Formula 1 (S12).

【００２０】[0020]

【数１】ＶＲＲ＝ＶＰＳ・ＶＸ／ＶＸＳ[Formula 1] VRR = VPS · VX / VXS

【００２１】得られた基準レベルＶＲＲは、ラッチ回路
１６にセットされ、Ｄ／Ａ変換回路１７でＤ／Ａ変換さ
れたのち、バッファ１８を介してＤ／Ａ変換器８の基準
電圧端子ref に供給される（Ｓ１３）。続いてマイクロ
コンピュータ１２は、切替スイッチ１０を端子ｂ側に切
り替え（Ｓ１４）、原稿の読取りを開始する（Ｓ１
５）。The obtained reference level VRR is set in the latch circuit 16 and is D / A converted by the D / A conversion circuit 17, and then is supplied to the reference voltage terminal ref of the D / A converter 8 via the buffer 18. It is supplied (S13). Subsequently, the microcomputer 12 switches the changeover switch 10 to the terminal b side (S14), and starts reading the document (S1).
5).

【００２２】この結果、図７に示すように、原稿の地肌
濃度レベルに合わせてゲイン調整されたシェーディング
波形（ＶＲＲをフルレンジとするシェーディング波形）
ＶＳがＤ／Ａ変換器８から出力され、これがフィードバ
ックループを介してＡ／Ｄ変換器５の基準電圧端子ref
に供給される。従って、Ａ／Ｄ変換器５から出力される
原稿の読取り出力信号Ｖout は、図７に示すように、シ
ェーディングが補正され、且つピーク値がフルレンジと
なるダイナミックレンジが確保された最大振幅の信号と
なる。As a result, as shown in FIG. 7, a shading waveform whose gain is adjusted according to the background density level of the document (shading waveform with VRR in the full range)
VS is output from the D / A converter 8, and this is fed through the feedback loop to the reference voltage terminal ref of the A / D converter 5.
Is supplied to. Therefore, as shown in FIG. 7, the original read output signal Vout output from the A / D converter 5 is a signal with the maximum amplitude in which the shading is corrected and the dynamic range in which the peak value is the full range is secured. Become.

【００２３】このように、本実施例の画像入力装置によ
れば、シェーディングピーク値と、原稿レベルピーク値
とが異なる画素であっても、Ｘ画素のシェーディングレ
ベル及び原稿レベルと、シェーディングのピーク値とか
ら常に良好なシェーディング補正及び地肌濃度補正を行
うことができる。As described above, according to the image input apparatus of the present embodiment, even if the shading peak value and the manuscript level peak value are different from each other, the shading level of X pixels and the manuscript level, and the shading peak value. Therefore, good shading correction and background density correction can always be performed.

【００２４】なお、以上の実施例では、特定の画素Ｘを
原稿の中央に１つだけ設定したが、ｘ画素を複数設けた
り、異なる位置に設定するようにしても本発明の効果が
得られることはいうまでもない。In the above embodiments, only one specific pixel X is set at the center of the original, but the effect of the present invention can be obtained by providing a plurality of x pixels or setting them at different positions. Needless to say.

【００２５】[0025]

【発明の効果】以上述べたように、本発明によれば、シ
ェーディング波形における特定の画素のレベルと、実際
の原稿レベル波形における前記特定の画素のレベルと、
シェーディング波形のピーク値とに基づいてシェーディ
ング波形を修正するようにしているので、シェーディン
グ波形のピーク値が得られる画素と、原稿レベルのピー
ク値が得られる画素とが異なる場合でも、常に適正なシ
ェーディング補正及び地肌濃度補正を行うことが可能で
あるという効果を奏する。As described above, according to the present invention, the level of the specific pixel in the shading waveform and the level of the specific pixel in the actual original level waveform are
Since the shading waveform is modified based on the peak value of the shading waveform, even if the pixel for which the peak value of the shading waveform is obtained and the pixel for which the peak value of the original level is obtained are different, shading is always performed properly. It is possible to perform the correction and the background density correction.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の実施例に係る画像入力装置の要部構
成を示すブロック図である。FIG. 1 is a block diagram showing a main configuration of an image input device according to an embodiment of the invention.

【図２】 同装置におけるピークレベル検出回路の詳細
ブロック図である。FIG. 2 is a detailed block diagram of a peak level detection circuit in the device.

【図３】 同装置における画素Ｘレベル検出回路の詳細
ブロック図である。FIG. 3 is a detailed block diagram of a pixel X level detection circuit in the device.

【図４】 同装置におけるシェーディング補正処理を示
すフローチャートである。FIG. 4 is a flowchart showing shading correction processing in the apparatus.

【図５】 同装置におけるＸ画素の設定位置例を示す図
である。FIG. 5 is a diagram showing an example of setting positions of X pixels in the same device.

【図６】 同装置における地肌濃度補正処理及び原稿読
取り処理を示すフローチャートである。FIG. 6 is a flowchart showing background density correction processing and original reading processing in the same apparatus.

【図７】 同装置の作用を説明するための波形図であ
る。FIG. 7 is a waveform diagram for explaining the operation of the device.

【図８】 従来の問題点を説明するための波形図であ
る。FIG. 8 is a waveform diagram for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

１…イメージセンサ、２，１１，１８…バッファ、３，
４…反転増幅器、５…Ａ／Ｄ変換器、６…シェーディン
グメモリ、７…バックアップメモリ、８，１７…Ｄ／Ａ
変換器、９…Ｉ／Ｖ変換器、１０…切替スイッチ、１２
…マイクロコンピュータ、１３…ピークレベル検出回
路、１４…ＣＰＵバス、１５…画素Ｘレベル検出回路、
１６…ラッチ回路、２１，２２，２７，３１，３２，３
７…Ｄ型フリップフロップ、２３，３３…比較回路、２
４，３４…タイミング発生回路、２５，２６，３５，３
６…ゲート回路。1 ... Image sensor, 2, 11, 18 ... Buffer, 3,
4 ... Inversion amplifier, 5 ... A / D converter, 6 ... Shading memory, 7 ... Backup memory, 8, 17 ... D / A
Converter, 9 ... I / V converter, 10 ... Changeover switch, 12
... microcomputer, 13 ... peak level detection circuit, 14 ... CPU bus, 15 ... pixel X level detection circuit,
16 ... Latch circuit 21, 22, 27, 31, 32, 3
7 ... D-type flip-flop, 23, 33 ... Comparison circuit, 2
4, 34 ... Timing generation circuit, 25, 26, 35, 3
6 ... Gate circuit.

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成４年４月２１日[Submission date] April 21, 1992

【手続補正１】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１０[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１０】イメージセンサ１は、例えばＡ０〜Ａ４サ
イズの原稿を読取り可能なラインイメージセンサで、白
基準板等のシェーディング原稿及び読取り対象の原稿を
読み取って画像信号Ｖinを出力する。この画像信号Ｖin
は、バッファ２及びゲイン調整された非反転増幅器３を
介してＡ／Ｄ変換器５の入力端子に入力されている。Ａ
／Ｄ変換器５は、シェーディング原稿の読取り時は、シ
ェーディング波形ＶＳをＡ／Ｄ変換し、読取り対象の原
稿の読取り時は画像信号ＶinをＡ／Ｄ変換する。このＡ
／Ｄ変換器５の出力は、シェーディングメモリ６に供給
されている。シェーディングメモリ６は、シェーディン
グ波形ＶＳを保持する。シェーディングメモリ６の記憶
内容は、バックアップメモリ７にバックアップされる。
シェーディングメモリ６の出力は、Ｄ／Ａ変換器８及び
Ｉ／Ｖ変換器９を介して切替スイッチ１０のｂ端子に供
給されている。切替スイッチ１０のａ端子には、後述す
るマイクロコンピュータ１２から与えられる電圧値が供
給されている。切替スイッチ１０は、ａ，ｂ端子に夫々
供給される電圧値を切り替え、バッファ１１を介してＡ
／Ｄ変換器５の基準電圧端子ref に基準電圧を供給す
る。The image sensor 1 is a line image sensor capable of reading a document of A0 to A4 size, for example, and reads a shading document such as a white reference plate and a document to be read and outputs an image signal Vin. This image signal Vin
Is input to the input terminal of the A / D converter 5 through the buffer 2 and the gain-adjusted non- inverting amplifier 3 . A
/ D converter 5, when reading the shading document, a shading waveform VS converted A / D, when reading the reading target document is A / D converting the image signal Vin. This A
The output of the / D converter 5 is supplied to the shading memory 6. The shading memory 6 holds the shading waveform VS. The stored contents of the shading memory 6 are backed up in the backup memory 7.
The output of the shading memory 6 is supplied to the b terminal of the changeover switch 10 via the D / A converter 8 and the I / V converter 9. A voltage value given from a microcomputer 12 described later is supplied to the terminal a of the change-over switch 10. The change-over switch 10 switches the voltage values supplied to the a and b terminals, respectively, and switches the voltage value to A via the buffer 11.
A reference voltage is supplied to the reference voltage terminal ref of the / D converter 5.

【手続補正２】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１１[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１１】一方、シェーディングメモリ６の出力は、
ピークレベル検出回路１３にも供給されている。ピーク
レベル検出回路１３は、シェーディング波形ＶＳのピー
ク値を検出する。検出されたピーク値は、ＣＰＵバス１
４を介してマイクロコンピュータ１２に取り込まれるよ
うになっている。また、Ａ／Ｄ変換器５の出力は、画素
Ｘレベル検出回路１５にも供給されている。画素Ｘレベ
ル検出回路１５は、原稿サイズに応じて予め設定された
特定の画素（以下、Ｘ画素と呼ぶ）のシェーディング波
形ＶＳにおけるレベル及び画像信号Ｖin波形におけるレ
ベルを検出する。検出されたＸ画素のレベルについて
も、ＣＰＵバス１４を介してマイクロコンピュータ１２
に取り込まれるようになっている。また、マイクロコン
ピュータ１２は、切替スイッチ１０の切替信号Ｃ１及び
Ｄ／Ａ変換器１７のリード／ライト信号Ｒ／Ｗ等の種々
の制御信号を出力すると共に、ＣＰＵバス１４を介して
供給された種々のデータを加工して、ＣＰＵバス１４に
供給する。マイクロコンピュータ１２から出力される種
々の値は、ＣＰＵバス１４を介してＤ／Ａ変換器１７に
入力され、ここでＤ／Ａ変換された後、バッファ１８を
介してシェーディング原稿読取時はスイッチ１０のａ端
子に、また読取対象の原稿読取時はＤ／Ａ変換器８の基
準電圧端子ref にそれぞれ適切な値で供給される。On the other hand, the output of the shading memory 6 is
It is also supplied to the peak level detection circuit 13. The peak level detection circuit 13 detects the peak value of the shading waveform VS. The detected peak value is the CPU bus 1
It is adapted to be taken in by the microcomputer 12 via 4. The output of the A / D converter 5 is also supplied to the pixel X level detection circuit 15. The pixel X level detection circuit 15 detects the level in the shading waveform VS and the level in the image signal Vin waveform of a specific pixel (hereinafter, referred to as X pixel) preset according to the document size. Regarding the level of the detected X pixel, the microcomputer 12 is also connected via the CPU bus 14.
It is designed to be taken into. Further, the microcomputer 12 uses the changeover signal C1 of the changeover switch 10 and
It outputs various control signals such as the read / write signal R / W of the D / A converter 17 , processes various data supplied via the CPU bus 14, and supplies the processed data to the CPU bus 14. Various values output from the microcomputer 12, the D / A converter 17 via the CPU bus 14
After being input and D / A converted here , when the shading document is read via the buffer 18, the end a of the switch 10
Child, and when reading the document to be read is Ru are supplied with appropriate values for the reference voltage terminal ref of the D / A converter 8.

【手続補正３】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１３[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１３】タイミング発生回路２４は、ピークイネー
ブル信号ＳＥ、ラインクロック信号ＬＣＫ、基準クロッ
ク信号ＣＫ及び比較回路２３の出力Ｐ＜Ｑに基づいて、
以下の各制御信号を出力する。すなわち、制御信号ＣＰ
１，ＣＱ１は、比較出力Ｐ＜Ｑの結果に応じて、Ｄ−Ｆ
Ｆ２１，２２のうちのどちらのデータを残し、どちらに
新たなデータを入力するかの選択を行う制御信号であ
る。ラッチ信号ＬＥ１は、Ｄ−ＦＦ２１，２２へデータ
をラッチするタイミングを与える。制御信号ＥＰ１，Ｅ
Ｑ１は、上記制御信号ＣＰ１，ＣＱ１に同期してＤ−Ｆ
Ｆ２１，２２のうち大きいほうの出力をＤ−ＦＦ２７に
供給する。また、ラッチ信号ＬＡ１は、ラインクロック
信号に同期して１ラインの処理が終了した後に最終的に
ゲート２５又は２６から供給されているデータをＤ−Ｆ
Ｆ２７にラッチするための信号である。[0013] The timing generating circuit 24 based on the output P <Q Peak privileged <br/> enable signal SE, the line clock signal LCK, the reference clock signal CK and the comparator circuit 23,
The following control signals are output. That is, the control signal CP
1, CQ1 are DF depending on the result of the comparison output P <Q.
This is a control signal for selecting which data of F21 and 22 is to be left and which new data is to be input. The latch signal LE1 gives the D-FFs 21 and 22 a timing for latching data. Control signals EP1 and E
Q1 is DF in synchronization with the control signals CP1 and CQ1.
The larger output of F21 and 22 is supplied to the D-FF 27. Further, the latch signal LA1 outputs the data DF which is finally supplied from the gate 25 or 26 after the processing of one line is completed in synchronization with the line clock signal.
This is a signal for latching in F27.

【手続補正４】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１６[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１６】次に、このように構成された本実施例に係
る画像入力装置の動作について説明する。処理は、シェ
ーディング補正処理と地肌濃度補正処理の順に実行され
る。図４は、シェーディング補正処理を示すフローチャ
ートである。オペレータが図示しないパネルの操作によ
ってシェーディングモードを指定すると、マイクロコン
ピュータ１２は、切替スイッチ１０をａ端子側にセット
する（Ｓ１）。マイクロコンピュータ１２は、シェーデ
ィング原稿のピークレベルに相当する基準レベルＶＲＳ
を出力する。この基準レベルＶＲＳは、経験値から求め
られた値でもよいし、シェーディング原稿のプリスキャ
ンによって求められたシェーディングピーク値でもよ
い。基準レベルＶＲＳは、Ｄ／Ａ変換器１７でＤ／Ａ変
換されたのち、バッファ１８及びスイッチ１０を介して
Ａ／Ｄ変換器５の基準電圧端子ref に供給される（Ｓ
２）。Next, the operation of the image input apparatus according to this embodiment having the above-described structure will be described. The processing is executed in the order of shading correction processing and background density correction processing. FIG. 4 is a flowchart showing the shading correction process. When the operator specifies the shading mode by operating a panel (not shown), the microcomputer 12 sets the changeover switch 10 to the a terminal side (S1). The microcomputer 12, the reference level VRS corresponding to the peak level of the sheet Ede <br/> Ingu document
Is output . The reference level VRS may be a value obtained from an empirical value or a shading peak value obtained by prescanning a shading document. The reference level VRS is converted by the D / A converter 17 into a D / A converter.
After conversion, it is supplied to the reference voltage terminal ref of the A / D converter 5 via the buffer 18 and the switch 10 (S
2).

【手続補正５】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００２１[Correction target item name] 0021

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００２１】得られた基準レベルＶＲＲは、Ｄ／Ａ変換
回路１７でＤ／Ａ変換されたのち、バッファ１８を介し
てＤ／Ａ変換器８の基準電圧端子ref に供給される（Ｓ
１３）。続いてマイクロコンピュータ１２は、切替スイ
ッチ１０を端子ｂ側に切り替え（Ｓ１４）、原稿の読取
りを開始する（Ｓ１５）。The obtained reference level VRR is D / A converted by the D / A conversion circuit 17, and then supplied to the reference voltage terminal ref of the D / A converter 8 via the buffer 18 (S
13). Subsequently, the microcomputer 12 switches the changeover switch 10 to the terminal b side (S14), and starts reading the document (S15).

【手続補正６】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】符号の説明[Correction target item name] Explanation of code

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【符号の説明】 １…イメージセンサ、２，１１，１８…バッファ、３…
非反転増幅器、５…Ａ／Ｄ変換器、６…シェーディング
メモリ、７…バックアップメモリ、８，１７…Ｄ／Ａ変
換器、９…Ｉ／Ｖ変換器、１０…切替スイッチ、１２…
マイクロコンピュータ、１３…ピークレベル検出回路、
１４…ＣＰＵバス、１５…画素Ｘレベル検出回路、２
１，２２，２７，３１，３２，３７…Ｄ型フリップフロ
ップ、２３，３３…比較回路、２４，３４…タイミング
発生回路、２５，２６，３５，３６…ゲート回路。[Explanation of Codes] 1 ... Image sensor, 2, 11, 18 ... Buffer,3 ...
NonInverting amplifier, 5 ... A / D converter, 6 ... Shading
Memory, 7 ... Backup memory, 8, 17 ... D / A change
Converter, 9 ... I / V converter, 10 ... Changeover switch, 12 ...
Microcomputer, 13 ... Peak level detection circuit,
14 ... CPU bus, 15 ... Pixel X level detection circuitTwo
1, 22, 27, 31, 32, 37 ... D-type flip flow
Up, 23, 33 ... Comparison circuit, 24, 34 ... Timing
Generating circuit, 25, 26, 35, 36 ... Gate circuit.

【手続補正７】[Procedure Amendment 7]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図１[Name of item to be corrected] Figure 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図１】 [Figure 1]

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 シェーディング波形を得るためのシェー
ディング原稿及び読取り対象の原稿を夫々読み取る画像
入力手段と、この画像入力手段によって読み取られたシ
ェーディング波形を保持するシェーディング波形記憶手
段と、前記シェーディング波形のピーク値を検出するピ
ーク検出手段と、特定の画素の前記シェーディング波形
のレベル及び前記読取り対象の原稿のレベルを検出する
特定画素レベル検出手段と、前記シェーディング波形の
ピーク値と前記特定の画素のシェーディング波形のレベ
ル及び前記読取り対象の原稿のレベルとに基づいて前記
シェーディング波形を修正し、この修正されたシェーデ
ィング波形で前記画像入力手段で読み取られた前記読取
り対象の原稿の画像信号を修正する画像信号修正手段と
を具備したことを特徴とする画像入力装置。1. A shading original for obtaining a shading waveform and an image inputting means for reading the original to be read, a shading waveform storing means for holding the shading waveform read by the image inputting means, and a peak of the shading waveform. Peak detection means for detecting a value, specific pixel level detection means for detecting the level of the shading waveform of a specific pixel and the level of the original document to be read, a peak value of the shading waveform and a shading waveform of the specific pixel And the level of the document to be read, the shading waveform is corrected, and an image signal correction is performed to correct the image signal of the document to be read read by the image input means with the corrected shading waveform. It is equipped with Image input device to collect.