JPH05160490A - Pulse generating device for pulse laser - Google Patents
Pulse generating device for pulse laserInfo
- Publication number
- JPH05160490A JPH05160490A JP34413591A JP34413591A JPH05160490A JP H05160490 A JPH05160490 A JP H05160490A JP 34413591 A JP34413591 A JP 34413591A JP 34413591 A JP34413591 A JP 34413591A JP H05160490 A JPH05160490 A JP H05160490A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- pulse
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lasers (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、銅蒸気レーザやエキ
シマレーザ等の繰り返しパルス放電により、短波長パル
スレーザを発生させるためのパルスレーザ用パルス発生
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse generator for a pulse laser for generating a short wavelength pulse laser by repeating pulse discharge of a copper vapor laser, an excimer laser or the like.
【０００２】[0002]
【従来の技術】図６は従来の銅蒸気レーザを用いたパル
スレーザ用パルス発生装置を示す構成図であり、図にお
いて、１は高圧電源、２は高圧電源１に接続された充電
用リアクトル、３は充電用リアクトル２に直列接続され
た充電用ダイオード、４は充電用ダイオード３に直列接
続された充放電用のコンデンサ、８は複数のＦＥＴ（電
界効果トランジスタ）等から成る高速スイッチ素子９の
直並列回路で構成されるスイッチ回路で、充電用ダイオ
ード３と高圧電源１との間に接続されている。２０は高
速スイッチ素子９の各並列回路段に接続された分圧保護
用の非線形素子から成るクランプ回路である。2. Description of the Related Art FIG. 6 is a block diagram showing a pulse generator for a pulse laser using a conventional copper vapor laser. In the figure, 1 is a high voltage power source, 2 is a charging reactor connected to a high voltage power source 1, 3 is a charging diode serially connected to the charging reactor 2, 4 is a charging / discharging capacitor serially connected to the charging diode 3, and 8 is a high-speed switching element 9 including a plurality of FETs (field effect transistors). A switch circuit composed of a series-parallel circuit, which is connected between the charging diode 3 and the high-voltage power supply 1. A clamp circuit 20 is composed of a non-linear element for voltage division protection connected to each parallel circuit stage of the high speed switching element 9.
【０００３】１０はコンデンサ４に直列接続された逆電
流抑制素子で、複数個のダイオードの直並列回路で構成
されている。１１は逆電流抑制素子１０に並列接続され
たバイパス抵抗、７は逆電流抑制素子１０とコンデンサ
４を介してスイッチ回路８と並列に接続されたレーザ放
電管、５はレーザ放電管７に並列接続された充電用抵抗
である。A reverse current suppressing element 10 is connected in series to the capacitor 4 and is composed of a series-parallel circuit of a plurality of diodes. Reference numeral 11 is a bypass resistor connected in parallel to the reverse current suppressing element 10, 7 is a laser discharge tube connected in parallel with the switch circuit 8 via the reverse current suppressing element 10 and the capacitor 4, and 5 is parallel connection to the laser discharge tube 7. It is a charging resistor that has been charged.
【０００４】１２はスイッチ回路８を駆動するゲート回
路であり、このスイッチ回路８を構成するＦＥＴ等の各
高速スイッチ素子９の並列回路段の共通ゲート端子Ｇと
共通ソース端子Ｓとの間に接続され、ゲート端子Ｇに導
通信号を加えるように成されている。Reference numeral 12 is a gate circuit for driving the switch circuit 8, which is connected between a common gate terminal G and a common source terminal S of a parallel circuit stage of each high speed switching element 9 such as an FET which constitutes the switch circuit 8. In addition, a conduction signal is applied to the gate terminal G.
【０００５】１３は光パルスを発生する光発振器、１４
は光発振器１３で発生した光パルスを各ゲート回路１２
内の光電変換素子に与えるための光ファイバである。Reference numeral 13 denotes an optical oscillator for generating an optical pulse, and 14
Is an optical pulse generated by the optical oscillator 13 for each gate circuit 12
It is an optical fiber for giving to the photoelectric conversion element inside.
【０００６】１５はゲート電源回路、１６はゲート電源
回路１５の電源電圧を各ゲート回路１２に供給する電源
線である。Reference numeral 15 is a gate power supply circuit, and 16 is a power supply line for supplying the power supply voltage of the gate power supply circuit 15 to each gate circuit 12.
【０００７】１７は各高速スイッチ素子９の両端ａ，ｂ
に過電圧が加えられるのを防止するスナバ回路、１８は
スナバ回路１７の出力電圧を検出する検出回路、１９は
各検出回路１８の検出信号により高圧電源１を制御する
保護回路である。Reference numeral 17 denotes both ends a and b of each high speed switching element 9.
A snubber circuit that prevents an overvoltage from being applied to the sensor circuit, a detection circuit 18 that detects the output voltage of the snubber circuit 17, and a protection circuit 19 that controls the high-voltage power supply 1 by the detection signals of the detection circuits 18.
【０００８】図７はゲート回路１２の構成を示すもの
で、２１は上記光ファイバ１４で伝送された上記光パル
スを電気的なパルス信号に変換する光電変換素子、２２
は光電変換素子２１の出力側に接続されたバイアス抵
抗、２３は光電変換素子２１から出されるパルス信号を
波形整形して導通信号と成し、上記ゲート端子Ｇに加え
る波形整形回路である。２４は電源線１６が接続される
コネクタである。FIG. 7 shows the structure of the gate circuit 12. Reference numeral 21 is a photoelectric conversion element for converting the optical pulse transmitted through the optical fiber 14 into an electric pulse signal, and 22.
Is a bias resistor connected to the output side of the photoelectric conversion element 21, and 23 is a waveform shaping circuit for shaping the pulse signal output from the photoelectric conversion element 21 into a conduction signal and applying it to the gate terminal G. Reference numeral 24 is a connector to which the power line 16 is connected.
【０００９】図８はゲート電源回路１５の構成を示し、
２５は交流電源、２６は交流電源２５の交流電圧が加え
られる絶縁トランス、２７は絶縁トランス２５の複数の
２次巻線から得られる電圧を整流平滑し、電源電圧とし
て電源線１６を通じてゲート回路１２に供給する整流回
路である。FIG. 8 shows the structure of the gate power supply circuit 15.
Reference numeral 25 is an AC power supply, 26 is an insulation transformer to which the AC voltage of the AC power supply 25 is applied, and 27 is a rectifying and smoothing voltage obtained from a plurality of secondary windings of the insulation transformer 25. Is a rectifier circuit that supplies the
【００１０】図９はスナバ回路１７の構成を示し、２８
は高速スイッチ素子９の並列回路段の両端ａ，ｂの過電
圧を検出するダイオード、２９はダイオード２８で検出
した過電圧を吸収するコンデンサ、３０はコンデンサ２
９の電圧を放電させる抵抗、３１はダイオード２８の端
子電圧を検出するダイオード、３２は抵抗３０の端子電
圧を検出するダイオードで、ダイオード３１と共にｃ点
に接続されている。FIG. 9 shows the configuration of the snubber circuit 17, and 28
Is a diode that detects an overvoltage at both ends a and b of the parallel circuit stage of the high-speed switching element 9, 29 is a capacitor that absorbs the overvoltage detected by the diode 28, and 30 is a capacitor 2
A resistor for discharging the voltage of 9, a diode 31 for detecting the terminal voltage of the diode 28, and a diode 32 for detecting the terminal voltage of the resistor 30 are connected to the point c together with the diode 31.
【００１１】図１０は検出回路１８の構成を示し、３３
はスナバ回路１７のｃ点の電圧と第１の基準電圧ＶRef1
とを比較する第１の比較器で、比較結果を示す信号をｅ
点に出力する。FIG. 10 shows the structure of the detection circuit 18, and 33
Is the voltage at the point c of the snubber circuit 17 and the first reference voltage V Ref1
The first comparator for comparing
Output to a point.
【００１２】図１１は保護回路１９の構成を示し、３４
は各検出回路１８のｅ点の出力の論理和をとり、その論
理和出力をｆ点から高圧電源１に加えるＯＲ回路であ
る。FIG. 11 shows the structure of the protection circuit 19, which is shown in FIG.
Is an OR circuit that takes the logical sum of the outputs of the detection circuits 18 at the point e and adds the logical sum output to the high voltage power supply 1 from the point f.
【００１３】図１２は高圧電源１の構成を示し、３５は
高電圧を発生する直流電源、３６は直流電源３５に直列
に接続されたトランジスタ、３７は上記ｆ点の出力によ
り制御され、その反転出力でトランジスタ３６をＯＮ・
ＯＦＦ制御するフリップフロップである。FIG. 12 shows the structure of the high-voltage power supply 1, 35 is a DC power supply for generating a high voltage, 36 is a transistor connected in series to the DC power supply 35, and 37 is controlled by the output at the above point f, and its inversion. Output turns on transistor 36
It is a flip-flop that is turned off.
【００１４】図１３はクランプ回路２０の構成を示し、
同図（ａ）において、３８はＦＥＴ等の高速スイッチ素
子９のドレイン・ゲート間に接続されたツェナーダイオ
ード、３９はゲート・ソース間に接続された抵抗であ
る。同図（ｂ）はツェナーダイオード３８のみを用いた
場合を示す。FIG. 13 shows the configuration of the clamp circuit 20,
In FIG. 3A, 38 is a Zener diode connected between the drain and the gate of the high-speed switching element 9 such as FET, and 39 is a resistor connected between the gate and the source. FIG. 7B shows a case where only the Zener diode 38 is used.
【００１５】次に動作について説明する。図６におい
て、高圧電源１から充電リアクトル２、充電用ダイオー
ド３、バイパス抵抗１１及び充電用抵抗５を通じて、ゆ
っくりとコンデンサ４に高電圧Ｖ0が充電される。次に
スイッチ回路８が各ゲート回路１２の導通信号に導通す
ると、コンデンサ４の高電圧Ｖ0 が逆電流抑制素子１０
を介してレーザ放電管７に数百ナノ秒間のパルス電圧を
印加する。これによって、レーザ放電管７が放電し、そ
の放電電流ｉx が、コンデンサ４，スイッチ回路８，レ
ーザ放電管７，逆電流抑制素子１０及びコンデンサ４の
経路を流れる。このとき逆電流抑制素子１０は回路のイ
ンダクタンスによる振動電流の逆方向電流を抑制する。
また、上記導通信号は一定の繰り返し周期で出力され
る。Next, the operation will be described. In FIG. 6, the high voltage V 0 is slowly charged from the high voltage power supply 1 through the charging reactor 2, the charging diode 3, the bypass resistor 11 and the charging resistor 5. Next, when the switch circuit 8 conducts the conduction signal of each gate circuit 12, the high voltage V 0 of the capacitor 4 causes the reverse current suppressing element 10 to operate.
A pulse voltage for several hundreds of nanoseconds is applied to the laser discharge tube 7 via. As a result, the laser discharge tube 7 is discharged, and its discharge current i x flows through the path of the capacitor 4, the switch circuit 8, the laser discharge tube 7, the reverse current suppressing element 10 and the capacitor 4. At this time, the reverse current suppressing element 10 suppresses the reverse current of the oscillating current due to the inductance of the circuit.
Further, the conduction signal is output at a constant repetition period.
【００１６】図７のゲート回路１２において、光発振器
１３から光ファイバ１４を通じて送られて来たパルス幅
の狭い光パルスは光電変換素子２１で電気的なパルス信
号に変換される。このパルス信号は波形整形回路２３で
波形整形されることにより、パルス幅の狭いパルス信号
から成る導通信号として、スイッチ回路８の各ＦＥＴの
各並列回路段の共通ゲート端子Ｇに加えられ各ＦＥＴを
導通させることにより、スイッチ回路８全体を導通させ
る。このとき、上記各並列回路段の両端の電圧は、クラ
ンプ回路２０により分圧ばらつきを除去されて、バラン
スが保たれる。In the gate circuit 12 of FIG. 7, an optical pulse having a narrow pulse width sent from the optical oscillator 13 through the optical fiber 14 is converted into an electric pulse signal by the photoelectric conversion element 21. This pulse signal is subjected to waveform shaping by the waveform shaping circuit 23, so that each FET is added to the common gate terminal G of each parallel circuit stage of each FET of the switch circuit 8 as a conduction signal composed of a pulse signal having a narrow pulse width. By making it conductive, the entire switch circuit 8 is made conductive. At this time, the voltage across the parallel circuit stages is balanced by removing the voltage division variation by the clamp circuit 20.
【００１７】図８のゲート電源回路１５において、交流
電源２５の交流電圧は絶縁トランス２６を介して各整流
回路２７で直流電圧となる。この直流電圧は電源線１６
を介して各ゲート回路１２に電源電圧として供給され
る。In the gate power supply circuit 15 of FIG. 8, the AC voltage of the AC power supply 25 becomes a DC voltage in each rectifying circuit 27 via the insulating transformer 26. This DC voltage is the power line 16
Is supplied as a power supply voltage to each gate circuit 12 via.
【００１８】図９のスナバ回路１７において、検出用の
ダイオード２８は高速スイッチ素子９の各並列回路段に
おいて、スイッチング時のタイミングずれによって特定
の並列回路段に過電圧が印加されるのを防止するように
働き、コンデンサ２９に過電圧が吸収される。また、抵
抗３０は、コンデンサ２９に蓄えられた電圧を上記繰り
返し周期より長い周期で放電させるように働く。この結
果、抵抗３０の両端の電圧は、ａ−ｂ間にかかる略最大
電圧に直流的に維持されることになる。コンデンサ２９
の両端の電圧とａ−ｂ間の電圧とをダイオード３１，３
２で合成し、ｃ−ｄ間より検出回路１８に送る。In the snubber circuit 17 of FIG. 9, the detecting diode 28 prevents the overvoltage from being applied to a specific parallel circuit stage due to a timing shift at the time of switching in each parallel circuit stage of the high speed switching element 9. The capacitor 29 absorbs the overvoltage. Further, the resistor 30 works so as to discharge the voltage stored in the capacitor 29 in a cycle longer than the above-described repetition cycle. As a result, the voltage across the resistor 30 is DC-maintained at approximately the maximum voltage applied between a and b. Capacitor 29
The voltage across a and the voltage across ab are diode 31,3
It synthesize | combines by 2, and it sends to the detection circuit 18 from between cd.
【００１９】図１０の検出回路１８において、第１の比
較器３３はｃ−ｄ間の電圧を第１の基準電圧ＶRef1と比
較し、ｃ−ｄ間の電圧が高ければ比較器３３よりｅ点に
信号を出力する。このｅ点の信号は保護回路１９に伝送
される。In the detection circuit 18 of FIG. 10, the first comparator 33 compares the voltage between cd and the first reference voltage V Ref1, and if the voltage between cd is high, the comparator 33 e Output a signal to a point. The signal at point e is transmitted to the protection circuit 19.
【００２０】図１１の保護回路１９において、各ｅ点の
信号が入力されるＯＲ回路３４は各検出回路１８からの
いずれかの信号がＨＩＧＨになると、ｆ点にＨＩＧＨを
出力する。その結果、図１２に示す高圧電源１のフリッ
プフロップ３７を通してトランジスタ３６がＯＦＦとな
り、直流電源３５の電圧の供給がストップされる。In the protection circuit 19 of FIG. 11, the OR circuit 34 to which the signal at each point e is input outputs HIGH to any point f when any signal from each detection circuit 18 becomes HIGH. As a result, the transistor 36 is turned off through the flip-flop 37 of the high voltage power supply 1 shown in FIG. 12, and the supply of the voltage of the DC power supply 35 is stopped.
【００２１】以上のように、各高速スイッチ素子９の並
列回路段の両端の電圧が第１の基準電圧ＶRef1より大き
くなると、高圧電源１の動作が止まり、レーザ動作を停
止するように構成されている。上記両端の電圧が大きく
なる理由としては、並列回路段の直列接続のバランスが
崩れて充電時に過電圧が印加されるなどがある。As described above, when the voltage across the parallel circuit stage of each high speed switching element 9 becomes higher than the first reference voltage V Ref1 , the operation of the high voltage power supply 1 is stopped and the laser operation is stopped. ing. The reason why the voltage at both ends becomes large is that the series connection of the parallel circuit stages is unbalanced and an overvoltage is applied at the time of charging.
【００２２】[0022]
【発明が解決しようとする課題】従来のパルスレーザ用
パルス発生装置は以上のように構成されているので、高
速スイッチ素子９の各並列回路段の過電圧から装置を保
護することはできるが、短絡等により電圧が加えられな
い異常を検出して装置を保護することはできなかった。
即ち、何らかのトラブルにより高速スイッチ素子９がツ
ェナーダイオード３８が破壊してその並列回路段が短絡
状態になっても、検出回路１８は動作せず、破壊を知る
ことができないという問題点があった。Since the conventional pulse generator for pulsed laser is constructed as described above, it is possible to protect the device from overvoltage of each parallel circuit stage of the high-speed switching element 9, but a short circuit occurs. It was not possible to protect the device by detecting an anomaly in which no voltage was applied.
That is, even if the Zener diode 38 of the high-speed switching element 9 is destroyed due to some trouble and the parallel circuit stage thereof is short-circuited, the detection circuit 18 does not operate and the destruction cannot be known.
【００２３】また、スイッチ回路８はインダクタンスを
小さくするため、レーザ放電管７に密接させたり、また
スイッチ回路８自身の電流帰還回路となる金属で覆った
り、またノイズ等の点から全部を小形のケース内に納め
たりする。そのためクランプ回路２０が破壊した場合、
その交換を行うには、スイッチ回路８内にクランプ回路
２０が内蔵されているため、交換が容易でなくまた時間
がかかる等の問題点があった。In order to reduce the inductance of the switch circuit 8, the switch circuit 8 may be closely attached to the laser discharge tube 7 or covered with a metal that serves as a current feedback circuit of the switch circuit 8 itself. I put it in a case. Therefore, when the clamp circuit 20 is destroyed,
To perform the replacement, the clamp circuit 20 is built in the switch circuit 8. Therefore, the replacement is not easy and takes time.
【００２４】この発明は上記のような問題点を解消する
ためになされたもので、高速スイッチ素子が短絡状態に
なった場合でも、レーザ動作を停止できると共に、クラ
ンプ回路の交換を容易に行えるようにしたパルスレーザ
用パルス発生装置を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and it is possible to stop the laser operation and easily replace the clamp circuit even when the high-speed switching element is short-circuited. An object of the present invention is to obtain a pulse generator for pulsed laser.
【００２５】[0025]
【課題を解決するための手段】請求項１の発明に係るパ
ルスレーザ用パルス発生装置は検出回路に過電圧を検出
する第１の比較器と、異常な低電圧を検出する第２の比
較器とを設けたものである。A pulse generator for a pulse laser according to a first aspect of the present invention comprises a first comparator for detecting an overvoltage in a detection circuit, and a second comparator for detecting an abnormal low voltage. Is provided.
【００２６】請求項２の発明に係るパルスレーザ用パル
ス発生装置は、コンデンサの充放電電圧のピーク値が所
定の低電圧より低くなったことを検出し、この検出によ
り上記２つの比較器を有する各検出回路による異常低電
圧検出を無効となるようにしたものである。A pulse generator for pulse laser according to a second aspect of the present invention detects that the peak value of the charging / discharging voltage of the capacitor has become lower than a predetermined low voltage, and has this two comparators by this detection. The detection of abnormal low voltage by each detection circuit is disabled.
【００２７】請求項３の発明に係るパルスレーザ用パル
ス発生装置は、上記異常低電圧の検出があったとき、ど
の検出回路での異常検出があったのかを検出するように
したものである。In the pulse generator for pulse laser according to the invention of claim 3, when the abnormal low voltage is detected, which detection circuit has detected the abnormality is detected.
【００２８】請求項４の発明に係るパルスレーザ用パル
ス発生装置は、異常低電圧検出があったとき、その検出
位置に正常を示す信号を与えるスイッチを設けたもので
ある。In the pulse generator for pulsed laser according to the invention of claim 4, when an abnormal low voltage is detected, a switch is provided to give a signal indicating normality to the detected position.
【００２９】請求項５の発明に係るパルスレーザ用パル
ス発生装置は、各クランプ回路をゲート電源回路内の各
ゲート回路に対する電源線間に接続したものである。In the pulse generator for pulsed laser according to the invention of claim 5, each clamp circuit is connected between power supply lines for each gate circuit in the gate power supply circuit.
【００３０】[0030]
【作用】請求項１の発明におけるパルスレーザ用パルス
発生装置は、装置を過電圧と短絡等による異常低電圧と
から保護することができる。The pulse generator for pulsed laser according to the present invention can protect the device from overvoltage and abnormally low voltage due to short circuit or the like.
【００３１】請求項２の発明におけるパルスレーザ用パ
ルス発生装置は、レーザ放電管が低電圧状態で動作して
いるときに、誤って異常と検出されることを防止でき
る。In the pulse generator for pulsed laser according to the second aspect of the present invention, it is possible to prevent erroneous detection of abnormality when the laser discharge tube is operating in a low voltage state.
【００３２】請求項３の発明におけるパルスレーザ用パ
ルス発生装置は、スイッチ回路においてどの並列回路段
に異常が生じたのかを表示等により知ることができる。In the pulse generator for pulsed laser according to the third aspect of the present invention, it is possible to know which parallel circuit stage in the switch circuit has an abnormality by displaying or the like.
【００３３】請求項４の発明におけるパルスレーザ用パ
ルス発生装置は、異常が生じても強制的に正常に成され
るので、特に支障がない場合等には、他の正常な並列回
路段を用いて引き続きレーザ動作を行うことができる。The pulse generator for pulsed laser according to the invention of claim 4 is forced to perform normally even if an abnormality occurs. Therefore, if there is no particular problem, another normal parallel circuit stage is used. Then, the laser operation can be continued.
【００３４】請求項５の発明におけるパルスレーザ用パ
ルス発生装置は、クランプ回路の素子が破壊した場合
に、容易に変換を行うことができる。In the pulse generator for pulsed laser according to the fifth aspect of the invention, the conversion can be easily performed when the element of the clamp circuit is broken.
【００３５】[0035]
【実施例】実施例１．以下、請求項１の発明の一実施例
を図について説明する。図１は検出回路１８の実施例を
示し、図１０と対応する部分には同一符号を付してあ
る。図１において、４０は第２の比較器で、ｃ点の電圧
と上記第１の基準電圧ＶRef1より充分低い第２の基準電
圧ＶRef2とを比較し、比較結果を示す信号をｅ点に出力
する。EXAMPLES Example 1. An embodiment of the invention of claim 1 will be described below with reference to the drawings. FIG. 1 shows an embodiment of the detection circuit 18, and the portions corresponding to those in FIG. In FIG. 1, reference numeral 40 denotes a second comparator, which compares the voltage at point c with a second reference voltage V Ref2 that is sufficiently lower than the first reference voltage V Ref1 and outputs a signal indicating the comparison result to point e. Output.
【００３６】次に動作について説明する。第２の基準電
圧ＶRef2は、高速スイッチ素子９の破壊等により並列回
路段に電圧が印加されない場合の異常の判断をするため
の基準の電圧であり、第１の基準電圧ＶRef1より大幅に
低い値に設定されている。また、第１の基準電圧ＶRef1
は各並列回路段に印加できる許容電圧に設定されてい
る。従って、各並列回路段の両端の電圧が、レーザ動作
中に、各並列回路段の直列回路におけるアンバランスに
より高くなりすぎた場合には、第１の基準電圧ＶRef1に
より異常を検出する。また並列回路段の両端の電圧が高
速スイッチ素子９の破壊等の理由で低くなった場合に
は、第２の基準電圧ＶRef2により異常を検出することが
できる。Next, the operation will be described. The second reference voltage V Ref2 is a reference voltage for judging an abnormality when a voltage is not applied to the parallel circuit stage due to destruction of the high speed switching element 9 or the like, and is significantly larger than the first reference voltage V Ref1. It is set to a low value. Also, the first reference voltage V Ref1
Is set to an allowable voltage that can be applied to each parallel circuit stage. Therefore, when the voltage across each parallel circuit stage becomes too high due to the imbalance in the series circuit of each parallel circuit stage during the laser operation, the abnormality is detected by the first reference voltage V Ref1 . Further, when the voltage across the parallel circuit stage becomes low due to destruction of the high speed switching element 9 or the like, the abnormality can be detected by the second reference voltage V Ref2 .
【００３７】実施例２．図２は請求項２，３，４の発明
による保護回路１９の実施例を示し、図１１と対応する
部分には同一符号を付してある。図２において、４１は
図５のコンデンサ４の充放電電圧Ｖ0 のピーク値を検出
するピークホールド回路、４２，４３，４４はピークホ
ールド回路４１を構成するダイオード，コンデンサ，抵
抗である。Example 2. FIG. 2 shows an embodiment of the protection circuit 19 according to the second, third, and fourth inventions, and the portions corresponding to those in FIG. 11 are designated by the same reference numerals. In FIG. 2, 41 is a peak hold circuit for detecting the peak value of the charging / discharging voltage V 0 of the capacitor 4 in FIG. 5, and 42, 43 and 44 are diodes, capacitors and resistors which constitute the peak hold circuit 41.
【００３８】４５は第３の比較器で、ピークホールド回
路４１で検出したピーク電圧と第３の基準電圧ＶRef3と
を比較し、比較結果を示す信号をｇ点に出力する。４６
はｇ点の信号とＯＲ回路３４の出力とが加えられる無効
手段としてのＡＮＤ回路、４７はＯＲ回路３４に各検出
回路１８のｅ点から加えられる各入力とｇ点の信号とか
ら加えられるＡＮＤ回路、４８は各ＡＮＤ回路４７の出
力で点灯される検出手段としてのＬＥＤ等の表示素子、
４９はＯＲ回路３４の各入力を接地するスイッチであ
る。A third comparator 45 compares the peak voltage detected by the peak hold circuit 41 with the third reference voltage V Ref3, and outputs a signal indicating the comparison result to point g. 46
Is an AND circuit as invalid means for adding the signal at the point g and the output of the OR circuit 34, and 47 is an AND circuit for adding to the OR circuit 34 from the input at the point e of each detection circuit 18 and the signal at the point g. A circuit, 48 is a display element such as an LED as a detection means which is turned on by the output of each AND circuit 47,
Reference numeral 49 is a switch for grounding each input of the OR circuit 34.
【００３９】次に動作について説明する。銅蒸気レーザ
の場合等には、レーザ放電管７の加熱中に電圧Ｖ0 が低
い状態で動作することがあり、コンデンサ４の充電電圧
が上記第２の基準電圧ＶRef2より低いことがある。この
ような場合には、図１の第２の比較器４０によって常に
異常と認知してしまう。これを避けるために、スイッチ
回路８に印加されている電圧Ｖ0 がある電圧以下の場合
には、異常検出を行わないようにしたものがこの実施例
である。Next, the operation will be described. In the case of a copper vapor laser or the like, the voltage V 0 may operate while the laser discharge tube 7 is being heated, and the charging voltage of the capacitor 4 may be lower than the second reference voltage V Ref2 . In such a case, the second comparator 40 of FIG. 1 always recognizes the abnormality. In order to avoid this, in this embodiment, the abnormality detection is not performed when the voltage V 0 applied to the switch circuit 8 is equal to or lower than a certain voltage.
【００４０】図２において、ピークホールド回路４１で
検出された電圧Ｖ0 のピーク電圧が第３の基準電圧Ｖ
Ref3より低いときには、ｇ点にＬＯＷ信号を出力する。
その結果、ＡＮＤ回路４６によって、各第２の比較器４
０による低電圧異常検出を受け付けないようにしてい
る。これによってレーザ放電管７の加熱中など充電電圧
が低い場合には、保護回路１９が誤認知しないようにす
ることができる。In FIG. 2, the peak voltage of the voltage V 0 detected by the peak hold circuit 41 is the third reference voltage V
When it is lower than Ref3 , a LOW signal is output to the g point.
As a result, the AND circuit 46 causes each second comparator 4
The low voltage abnormality detection by 0 is not accepted. This can prevent the protection circuit 19 from erroneously recognizing when the charging voltage is low such as during heating of the laser discharge tube 7.
【００４１】また、ｇ点の出力がＨＩＧＨのとき、各検
出回路１８の第１，第２の比較器３３，４０により異常
が検出され、ＯＲ回路３４の入力の１つがＨＩＧＨにな
ると対応するＡＮＤ回路４７の１つがＯＮとなり、その
出力により表示素子４８が点灯するので、各並列回路段
のどれが異常かを知ることができる。When the output at the point g is HIGH, an abnormality is detected by the first and second comparators 33 and 40 of each detection circuit 18, and when one of the inputs of the OR circuit 34 becomes HIGH, a corresponding AND operation is performed. One of the circuits 47 is turned on, and the output turns on the display element 48, so that it is possible to know which one of the parallel circuit stages is abnormal.
【００４２】さらにその点灯した表示素子４８と対応す
るスイッチ４９を閉じると、ＯＲ回路３４の対応する入
力が強制的にＬＯＷ（正常）となるため、高圧電源１は
停止せず、そのままレーザ動作を続けることができる。
このような処置は、例えば、１つの並列回路段が故障し
ても、そのまま他の並列回路段を用いてとりあえず動作
を続けたいような場合に行われる。Further, when the switch 49 corresponding to the illuminated display element 48 is closed, the corresponding input of the OR circuit 34 is forcibly set to LOW (normal), so that the high-voltage power supply 1 does not stop and the laser operation is continued. I can continue.
Such a treatment is performed, for example, when one parallel circuit stage fails and it is desired to continue the operation for the time being by using another parallel circuit stage.
【００４３】実施例３．図３，図４は請求項５の発明の
実施例を示し、図６，図８と対応する部分には同一符号
が付されている。図３において、ゲート電源回路１５に
は追加された１本の電源線１６を介してスイッチ回路８
の高圧側の一方の電位ａn+1 が接続されている。図４は
ゲート電源回路１５の実施例であり、電源線１６を介し
て入力されたスイッチ回路８の高圧側電位ａn+1 が入力
されている。ゲート電源回路１５内のａn,ａn-1 …ａ1
点はそれぞれ各並列回路段のソース電位を示しており、
またａn+1 は最上位の並列回路段のドレイン電位を示し
ている。それらの点ａn+1 〜ａ1 の間にはクランプ回路
２０が接続されている。従って、これらのクランプ回路
２０は、結局、各並列回路段のドレイン・ソース間に接
続されたことになる。Example 3. 3 and 4 show an embodiment of the invention of claim 5, and the portions corresponding to those of FIGS. 6 and 8 are designated by the same reference numerals. In FIG. 3, the gate power supply circuit 15 is provided with a switch circuit 8 via an additional power supply line 16.
One of the potentials a n + 1 on the high voltage side of is connected. FIG. 4 shows an embodiment of the gate power supply circuit 15, to which the high-voltage side potential a n + 1 of the switch circuit 8 input via the power supply line 16 is input. A n , a n-1 ... a 1 in the gate power supply circuit 15
Each dot indicates the source potential of each parallel circuit stage,
Further, a n + 1 indicates the drain potential of the highest parallel circuit stage. A clamp circuit 20 is connected between the points a n + 1 to a 1 . Therefore, these clamp circuits 20 are eventually connected between the drain and source of each parallel circuit stage.
【００４４】このような構成をとることにより、クラン
プ回路２０をゲート電源回路１５内に内蔵できる。ゲー
ト電源回路１５は比較的スペースに余裕があり、クラン
プ回路２０の取り替えを容易に行うことができると共
に、保守等の時間が大幅に短縮される。With such a configuration, the clamp circuit 20 can be built in the gate power supply circuit 15. The gate power supply circuit 15 has a relatively large space, the clamp circuit 20 can be easily replaced, and the time for maintenance and the like can be greatly shortened.
【００４５】図５はクランプ回路２０と並列に発光ダイ
オード５０を接続したものである。これにより、もし、
どこかの並列回路段が破壊して短絡状態になった場合に
は、対応する発光ダイオード５０が消えるため、破壊を
外部から簡単に検出でき、交換をすぐに行うことができ
る。FIG. 5 shows a light emitting diode 50 connected in parallel with the clamp circuit 20. This allows you to
When any of the parallel circuit stages is destroyed and short-circuited, the corresponding light emitting diode 50 disappears, so that the destruction can be easily detected from the outside and the replacement can be performed immediately.
【００４６】[0046]
【発明の効果】以上のように、請求項１の発明によれ
ば、検出回路に過電圧を検出する第１の比較器と、異常
な低電圧を検出する第２の比較器とを設けたので、装置
を過電圧と短絡等による異常低電圧とから保護すること
ができる効果がある。As described above, according to the first aspect of the invention, the detection circuit is provided with the first comparator for detecting the overvoltage and the second comparator for detecting the abnormal low voltage. Therefore, there is an effect that the device can be protected from an overvoltage and an abnormally low voltage due to a short circuit or the like.
【００４７】請求項２の発明によれば、コンデンサの充
放電電圧のピーク値が所定の低電圧より低くなったこと
を検出し、この検出により上記２つの比較器を有する各
検出回路による異常低電圧検出を無効となるようにした
ので、レーザ放電管が低電圧状態で動作しているとき
に、誤って異常と検出されることを防止できる効果があ
る。According to the second aspect of the present invention, it is detected that the peak value of the charging / discharging voltage of the capacitor is lower than a predetermined low voltage, and this detection detects an abnormal low level by each detection circuit having the two comparators. Since the voltage detection is disabled, there is an effect that it is possible to prevent erroneous detection of abnormality when the laser discharge tube is operating in a low voltage state.
【００４８】請求項３の発明によれば、上記異常低電圧
検出があったとき、どの検出回路での異常検出があった
のかを検出するようにしたので、スイッチ回路において
どの並列回路段に異常が生じたのかを表示等により知る
ことができる効果がある。According to the third aspect of the present invention, when the abnormal low voltage is detected, which detection circuit has detected the abnormality is detected. Therefore, in which parallel circuit stage is abnormal in the switch circuit. There is an effect that it is possible to know whether or not the occurrence has occurred by displaying or the like.
【００４９】請求項４の発明によれば、異常低電圧検出
があったとき、その検出位置に正常を示す信号を与える
スイッチを設けたので、異常が生じても強制的に正常に
成されるので、特に支障がない場合には、他の正常な並
列回路段を用いて引き続きレーザ動作を行うことができ
る効果がある。According to the fourth aspect of the present invention, when the abnormal low voltage is detected, the switch for providing the signal indicating the normality is provided at the detected position. Therefore, even if the abnormality occurs, the normal operation is forcedly performed. Therefore, when there is no particular problem, it is possible to continue the laser operation by using another normal parallel circuit stage.
【００５０】請求項５の発明によれば、各クランプ回路
をゲート電源回路内の各ゲート回路に対する電源線間に
接続したので、クランプ回路の素子が破壊した場合に、
容易に交換を行うことができる効果がある。According to the invention of claim 5, since each clamp circuit is connected between the power supply lines for each gate circuit in the gate power supply circuit, when the element of the clamp circuit is destroyed,
There is an effect that exchange can be performed easily.
【図１】請求項１の発明の一実施例によるパルスレーザ
用パルス発生装置における検出回路の構成図である。FIG. 1 is a configuration diagram of a detection circuit in a pulse generator for a pulse laser according to an embodiment of the present invention.
【図２】請求項２，３，４の発明の一実施例によるパル
スレーザ用パルス発生装置における保護回路の構成図で
ある。FIG. 2 is a configuration diagram of a protection circuit in a pulse generator for a pulse laser according to an embodiment of the present invention.
【図３】請求項５の発明の一実施例のよるパルスレーザ
用パルス発生装置の構成図である。FIG. 3 is a configuration diagram of a pulse generator for a pulse laser according to an embodiment of the invention of claim 5;
【図４】同装置におけるゲート電源回路の構成図であ
る。FIG. 4 is a configuration diagram of a gate power supply circuit in the device.
【図５】同装置の他の実施例によるゲート電源回路の構
成図である。FIG. 5 is a configuration diagram of a gate power supply circuit according to another embodiment of the device.
【図６】従来のパルスレーザ用パルス発生装置の構成図
である。FIG. 6 is a configuration diagram of a conventional pulse generator for a pulse laser.
【図７】同装置におけるゲート回路の構成図である。FIG. 7 is a configuration diagram of a gate circuit in the same device.
【図８】同装置におけるゲート電源回路の構成図であ
る。FIG. 8 is a configuration diagram of a gate power supply circuit in the device.
【図９】同装置におけるスナバ回路の構成図である。FIG. 9 is a configuration diagram of a snubber circuit in the device.
【図１０】同装置における検出回路の構成図である。FIG. 10 is a configuration diagram of a detection circuit in the same device.
【図１１】同装置における保護回路の構成図である。FIG. 11 is a configuration diagram of a protection circuit in the device.
【図１２】同装置における高圧電源の構成図である。FIG. 12 is a configuration diagram of a high-voltage power supply in the device.
【図１３】同装置におけるクランプ回路の構成図であ
る。FIG. 13 is a configuration diagram of a clamp circuit in the device.
１ 高圧電源 ４ コンデンサ ７ レーザ放電管 ８ スイッチ回路 ９ 高速スイッチ素子 １２ ゲート回路 １５ ゲート電源回路 １９ 保護回路 ２０ クランプ回路 ３３ 第１の比較器 ４０ 第２の比較器 ４１ ピークホールド回路 ４５ 第３の比較器 ４６ ＡＮＤ回路（無効手段） ４８ 表示素子（検出手段） ４９ スイッチ 1 High Voltage Power Supply 4 Capacitor 7 Laser Discharge Tube 8 Switch Circuit 9 High Speed Switch Element 12 Gate Circuit 15 Gate Power Supply Circuit 19 Protection Circuit 20 Clamp Circuit 33 First Comparator 40 Second Comparator 41 Peak Hold Circuit 45 Third Comparison Device 46 AND circuit (ineffective means) 48 display element (detection means) 49 switch
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 3/57 Ａ 7328−5Ｊ 17/10 9184−5Ｊ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H03K 3/57 A 7328-5J 17/10 9184-5J
Claims (5)
数の高速スイッチ素子の直並列回路から成るスイッチ回
路を導通させることにより上記コンデンサを放電させ、
その放電電流をレーザ放電管に供給するように成された
パルスレーザ用パルス発生装置において、上記複数の高
速スイッチ素子の各並列回路段の両端電圧と第１の基準
電圧とを比較する複数の第１の比較器と、上記両端電圧
と上記第１の基準電圧より低い第２の基準電圧とを比較
する複数の第２の比較器と、上記第１及び第２の比較器
の比較結果に基づいて上記高圧電源を制御する保護回路
とを設けたことを特徴とするパルスレーザ用パルス発生
装置。1. A capacitor is charged by a high-voltage power source, and a switch circuit composed of a series-parallel circuit of a plurality of high-speed switching elements is turned on to discharge the capacitor,
In a pulse generator for a pulse laser configured to supply the discharge current to a laser discharge tube, a plurality of first comparing circuits for comparing a voltage between both ends of each parallel circuit stage of the plurality of high speed switching elements with a first reference voltage. 1 comparator, a plurality of second comparators for comparing the voltage between both ends and a second reference voltage lower than the first reference voltage, and based on a comparison result of the first and second comparators. And a protection circuit that controls the high-voltage power supply.
圧を検出するピークホールド回路と、上記ピークホール
ド回路で検出したピーク電圧と上記第１の基準電圧より
低い第３の基準電圧とを比較する第３の比較器と、上記
第３の比較器の比較結果に応じて上記第２の比較器の比
較結果を無効とする無効手段とを設けた請求項１記載の
パルスレーザ用パルス発生装置。2. A peak hold circuit for detecting a peak voltage of the charging / discharging voltage of the capacitor, and a third step of comparing a peak voltage detected by the peak hold circuit with a third reference voltage lower than the first reference voltage. 3. The pulse generator for pulsed laser according to claim 1, further comprising: 3 comparators; and invalidating means for invalidating the comparison result of the second comparator according to the comparison result of the third comparator.
の比較結果を個別に検出する検出手段を設けた請求項１
記載のパルスレーザ用パルス発生装置。3. A detection means for individually detecting a comparison result of each of the plurality of first and second comparators.
A pulse generator for the pulsed laser described.
記高圧電源を正常に制御する信号を与えるスイッチを備
えた請求項１記載のパルスレーザ用パルス発生装置。4. A pulse generator for a pulse laser according to claim 1, further comprising a switch for giving a signal for normally controlling the high-voltage power supply regardless of the first and second comparison results.
数の高速スイッチ素子の直並列回路から成るスイッチ回
路を複数のゲート回路から出力される導通信号により導
通させることにより、上記コンデンサを放電させ、その
放電電流をレーザ放電管に供給するように成されると共
に、上記高速スイッチ素子の各並列回路段の両端電圧を
クランプするクランプ回路が設けられ、かつ上記複数の
ゲート電源回路から電源電圧を供給されるように成され
たパルスレーザ用パルス発生装置において、上記クラン
プ回路を上記ゲート電源回路内に設けたことを特徴とす
るパルスレーザ用パルス発生装置。5. A capacitor is charged by a high-voltage power supply, and a switch circuit composed of a series-parallel circuit of a plurality of high-speed switch elements is made conductive by a conduction signal output from a plurality of gate circuits, whereby the capacitor is discharged, A discharge circuit is configured to supply a discharge current to the laser discharge tube, a clamp circuit for clamping the voltage across each parallel circuit stage of the high-speed switching element is provided, and a power supply voltage is supplied from the plurality of gate power supply circuits. A pulse generator for pulsed laser, wherein the clamp circuit is provided in the gate power supply circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34413591A JP2875081B2 (en) | 1991-12-03 | 1991-12-03 | Pulse generator for pulse laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34413591A JP2875081B2 (en) | 1991-12-03 | 1991-12-03 | Pulse generator for pulse laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160490A true JPH05160490A (en) | 1993-06-25 |
| JP2875081B2 JP2875081B2 (en) | 1999-03-24 |
Family
ID=18366912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34413591A Expired - Fee Related JP2875081B2 (en) | 1991-12-03 | 1991-12-03 | Pulse generator for pulse laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875081B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004059A (en) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | Power supply for laser |
| US7639466B2 (en) * | 2006-11-27 | 2009-12-29 | Micro-Star International Co., Ltd. | Computer apparatus with over-voltage protection function |
| JP2010114318A (en) * | 2008-11-07 | 2010-05-20 | Fanuc Ltd | Method for determining disappearance of auxiliary discharge of gas laser oscillator, and gas laser oscillator |
-
1991
- 1991-12-03 JP JP34413591A patent/JP2875081B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004059A (en) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | Power supply for laser |
| US7639466B2 (en) * | 2006-11-27 | 2009-12-29 | Micro-Star International Co., Ltd. | Computer apparatus with over-voltage protection function |
| JP2010114318A (en) * | 2008-11-07 | 2010-05-20 | Fanuc Ltd | Method for determining disappearance of auxiliary discharge of gas laser oscillator, and gas laser oscillator |
| JP4598852B2 (en) * | 2008-11-07 | 2010-12-15 | ファナック株式会社 | Method for discriminating disappearance of auxiliary discharge with gas laser oscillator and gas laser oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2875081B2 (en) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5629588A (en) | Lighting circuit utilizing DC power for a discharge lamp utilizing AC power | |
| US5394062A (en) | Lamp ballast circuit with overload detection and ballast operability indication features | |
| EP0371928A2 (en) | Protection of power converters from voltage spikes | |
| GB2336956A (en) | Circuit for blocking a semiconductor switching device on overcurrent | |
| GB2117192A (en) | Lamp control circuit | |
| US4371909A (en) | High voltage converter apparatus having overvoltage protection circuits for thyristors | |
| US4677346A (en) | Drive and control circuits for gate capacitance latch with refresh lamp ballast | |
| JPH05160490A (en) | Pulse generating device for pulse laser | |
| US5550434A (en) | Boost-mode energization and modulation circuit for an arc lamp | |
| JPH11579A (en) | Pulse electric power source device for electric dust collection and protection method thereof | |
| JPH06283288A (en) | Discharge lamp lighting device | |
| US6147524A (en) | Inverter device driving method | |
| JP2820563B2 (en) | Pulse generator for pulse laser | |
| JPH05102571A (en) | High voltage pulse generator | |
| JPH05160483A (en) | Pulse generator for pulse laser | |
| KR970006428Y1 (en) | Over current protective circuit | |
| JP2854821B2 (en) | Thyristor valve | |
| JP3081478B2 (en) | Low voltage lighting circuit | |
| JP4636357B2 (en) | High voltage pulse power supply circuit | |
| JPH0590678A (en) | High-voltage pulse generator | |
| JPH09172776A (en) | Switching power supply apparatus | |
| US6815909B2 (en) | Circuit arrangement for generating a high voltage | |
| JPH05160486A (en) | Pulse generator for pulse laser | |
| KR100920767B1 (en) | Over shoot prevention circuit of pulse modulator for high power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |