JPH05152250A - Method of forming metal plug - Google Patents
Method of forming metal plugInfo
- Publication number
- JPH05152250A JPH05152250A JP33547791A JP33547791A JPH05152250A JP H05152250 A JPH05152250 A JP H05152250A JP 33547791 A JP33547791 A JP 33547791A JP 33547791 A JP33547791 A JP 33547791A JP H05152250 A JPH05152250 A JP H05152250A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- tungsten
- nucleus growth
- metal plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置のコンタク
トホールあるいはビアホール内にメタルプラグを形成す
る方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal plug in a contact hole or a via hole of a semiconductor device.
【０００２】[0002]
【従来の技術】超ＬＳＩにおいて、微細な開口部を配線
材料で埋め込み、コンタクトホールあるいはビアホール
（以下、単に接続孔ともいう）を形成する技術として、
タングステンＣＶＤ法が注目されている。タングステン
ＣＶＤ法は、従来のタングステンスパッタ法と比較し、
優れたステップカバレッジ及び埋め込み能力を有する。
タングステンＣＶＤ法では、例えばＷＦ6ガス／ＳｉＨ4
ガス及びＨ2ガスが使用され、ＳｉＨ4及びＨ2によって
ＷＦ6が還元され、タングステンが開口部内に堆積す
る。2. Description of the Related Art As a technique for forming a contact hole or a via hole (hereinafter, also simply referred to as a connection hole) by filling a fine opening with a wiring material in a VLSI,
The tungsten CVD method has attracted attention. Compared with the conventional tungsten sputtering method, the tungsten CVD method
It has excellent step coverage and embedding capability.
In the tungsten CVD method, for example, WF 6 gas / SiH 4
Gas and H 2 gas is used, WF 6 is reduced by SiH 4 and H 2, tungsten is deposited in the openings.
【０００３】タングステンＣＶＤ法には、ブランケット
タングステンＣＶＤ法と、選択タングステンＣＶＤ法が
ある。ブランケットタングステンＣＶＤ法では、半導体
基板表面に層間絶縁層を形成し、かかる層間絶縁層に開
口部を設ける。そして、層間絶縁層の表面及び開口部内
にＣＶＤ法にてタングステンを堆積させた後、エッチバ
ックによって開口部内にのみタングステンを残す。これ
によって開口部内にタングステンから成るメタルプラグ
が形成され、接続孔が完成する。選択タングステンＣＶ
Ｄ法（以下、選択Ｗ−ＣＶＤ法ともいう）は、タングス
テンが絶縁膜表面では成長し難いことを応用し、ＣＶＤ
法にて選択的に開口部内にのみタングステンを成長さ
せ、これによって開口部内にタングステンから成るメタ
ルプラグを形成し、接続孔を完成させる方法である。The tungsten CVD method includes a blanket tungsten CVD method and a selective tungsten CVD method. In the blanket tungsten CVD method, an interlayer insulating layer is formed on the surface of a semiconductor substrate and an opening is provided in the interlayer insulating layer. Then, after depositing tungsten by CVD on the surface of the interlayer insulating layer and in the opening, the tungsten is left only in the opening by etch back. As a result, a metal plug made of tungsten is formed in the opening, and the connection hole is completed. Select tungsten CV
The D method (hereinafter, also referred to as the selective W-CVD method) is applied by applying that it is difficult for tungsten to grow on the surface of the insulating film.
In this method, tungsten is selectively grown only in the opening by the method, whereby a metal plug made of tungsten is formed in the opening to complete the connection hole.
【０００４】現状の選択Ｗ−ＣＶＤ法では、選択性の維
持が困難である。また、深さの異なる開口部に同時にタ
ングステンを埋め込むことが困難である。そのため、半
導体装置の量産技術として、プロセス的には複雑である
が、ブランケットタングステンＣＶＤ法が主に採用され
ている。選択Ｗ−ＣＶＤ法は上記のような問題があるも
のの、プロセス的にはブレークスルーの大きな技術であ
り、１６Ｍ、６４ＭのＤＲＡＭにおける埋め込み技術の
第一候補と考えられている。In the current selective W-CVD method, it is difficult to maintain the selectivity. Further, it is difficult to simultaneously embed tungsten in the openings having different depths. Therefore, as a mass production technology for semiconductor devices, the blanket tungsten CVD method is mainly adopted although the process is complicated. Although the selective W-CVD method has the above-mentioned problems, it is a technology with a large breakthrough in terms of process, and is considered to be the first candidate for an embedding technology in 16M and 64M DRAMs.
【０００５】[0005]
【発明が解決しようとする課題】アルミニウムから成る
配線層上にＣＶＤ法にてタングステンを形成する場合、
ＷＦ6ガスの還元時発生するフッ素（Ｆ）がアルミニウ
ムと反応し、ＡｌＦ3がアルミニウム配線層上に生成す
る。このＡｌＦ3は絶縁性を有するため、コンタクト抵
抗が増加するという問題がある。When tungsten is formed by a CVD method on a wiring layer made of aluminum,
Fluorine (F) generated during the reduction of WF 6 gas reacts with aluminum, and AlF 3 is generated on the aluminum wiring layer. Since this AlF 3 has an insulating property, there is a problem that the contact resistance increases.
【０００６】コンタクト抵抗の低減のために、チタンシ
リサイド（ＴｉＳｉX）化された拡散層１２上の開口部
１６の埋め込み技術に、選択Ｗ−ＣＶＤ法を適用するこ
とが強く望まれている。ところが、ＴｉＳｉX上、ある
いはＴｉＳｉX上に自己整合的に形成されたチタンナイ
トライド（ＴｉＮ）上に、タングステンを直接堆積させ
てタングステンプラグ４４を形成すると、以下の問題が
発生する。即ち、図７に示すように、ＷＦ6が還元され
るとき発生するフッ素と、下地３４のＴｉＳｉXあるい
はＴｉＮのチタン（Ｔｉ）とが反応して、下地３４とタ
ングステンプラグ４４との界面に不揮発性のＴｉＦ3３
６が形成される。その結果、コンタクト抵抗が著しく高
くなる。尚、図７中、１４は層間絶縁層である。[0006] in order to reduce the contact resistance, the titanium silicide (TiSi X) of the buried art opening 16 on the diffusion layer 12, is possible to apply the selected W-CVD method has been strongly desired. However, the TiSi X, or on a self-aligned manner titanium nitride (TiN) on the TiSi X, to form a tungsten plug 44 by directly depositing tungsten, the following problems occur. That is, as shown in FIG. 7, fluorine generated when WF 6 is reduced reacts with TiSi x of the underlayer 34 or titanium (Ti) of TiN to form a nonvolatile layer at the interface between the underlayer 34 and the tungsten plug 44. TiF 3 3
6 is formed. As a result, the contact resistance is significantly increased. In FIG. 7, 14 is an interlayer insulating layer.
【０００７】４００゜Ｃ以上の条件にて成膜するブラン
ケットタングステンＣＶＤ法においては、ＴｉＦ3は揮
発性のＴｉＦ4に変化する。従って、下地であるＴｉＳ
ｉXあるいはＴｉＮとタングステンプラグとの界面には
ＴｉＦ3が存在しない。しかるに、選択Ｗ−ＣＶＤ法で
は、タングステンを２５０〜３２０゜Ｃで成膜するた
め、ＴｉＦ3はＴｉＦ4に変化しない。従って、不揮発性
のチタンフッ化物の生成を抑制することが、選択Ｗ−Ｃ
ＶＤ法において最も重要な課題となっている。In the blanket tungsten CVD method for forming a film under the condition of 400 ° C. or higher, TiF 3 changes to volatile TiF 4 . Therefore, the underlying TiS
TiF 3 does not exist at the interface between i X or TiN and the tungsten plug. However, in the selective W-CVD method, since tungsten is deposited at 250 to 320 ° C., TiF 3 does not change to TiF 4 . Therefore, suppressing the formation of non-volatile titanium fluoride is a matter of selecting W-C.
It is the most important issue in the VD method.
【０００８】チタンタングステン（ＴｉＷ）膜は、ＷＦ
6ガスと接触してもフッ化物を生じない。しかも、かか
るＴｉＷ膜上には、ＣＶＤの初期段階においてタングス
テンの核が容易に発生する。このようなＴｉＷ膜を開口
部内にのみ形成し、かかる開口部を選択Ｗ−ＣＶＤ法に
てタングステンで埋め込む方法が、例えば、D. R. Brad
bury らによって提案されている（"A Selective CVD Tu
ngsten Plug Processas An Alternative to Blanket Tu
ngsten For First Level Contacts", Tungsten And Adv
anced Metals For ULSI Applications, 1990, pp125-13
0 参照)。The titanium tungsten (TiW) film is a WF
6 Fluoride does not form on contact with gas. Moreover, tungsten nuclei are easily generated on the TiW film in the initial stage of CVD. A method of forming such a TiW film only in the opening and filling the opening with tungsten by the selective W-CVD method is, for example, DR Brad.
proposed by bury et al. ("A Selective CVD Tu
ngsten Plug Processas An Alternative to Blanket Tu
ngsten For First Level Contacts ", Tungsten And Adv
anced Metals For ULSI Applications, 1990, pp125-13
See 0).
【０００９】図８及び図９に基づき、この方法を説明す
る。この方法においては、半導体基板１０の表面に層間
絶縁層１４を形成する。そして予めＴｉＮ／ＴｉＳｉX
化された拡散層１２上に位置する層間絶縁層１４に開口
部１６を形成した後、ＴｉＷ膜３８を層間絶縁層１４及
び開口部１６内に成長させ（図８の（Ａ）参照）、その
後、レジスト１８を塗布し、開口部１６をレジスト１８
にて埋め込む（図８の（Ｂ）参照）。次に、レジスト１
８、ＴｉＷ膜３８を順次エッチバックし、開口部１６の
みにＴｉＷ膜３８を残し（図８の（Ｃ）参照）、その後
開口部内のレジストを除去する（図９の（Ａ）参照）。
次いで、選択Ｗ−ＣＶＤ法にて開口部１６をタングステ
ン４２で埋め込み（図９の（Ｂ）参照）、これによって
開口部内にタングステンプラグを形成し、接続孔を完成
させる。この方法では、選択Ｗ−ＣＶＤ法によってタン
グステン４２で開口部１６を埋め込むとき、ＴｉＷ膜３
８とタングステン４２との界面にはチタンフッ化物が形
成されない。従って、低コンタクト抵抗が得られる。This method will be described with reference to FIGS. 8 and 9. In this method, the interlayer insulating layer 14 is formed on the surface of the semiconductor substrate 10. And TiN / TiSi x in advance
After forming the opening portion 16 in the interlayer insulating layer 14 located on the diffused diffusion layer 12, the TiW film 38 is grown in the interlayer insulating layer 14 and the opening portion 16 (see FIG. 8A), and thereafter. , The resist 18 is applied, and the opening 16 is applied to the resist 18
Embedding (see FIG. 8B). Next, resist 1
8. The TiW film 38 is sequentially etched back to leave the TiW film 38 only in the opening 16 (see FIG. 8C), and then the resist in the opening is removed (see FIG. 9A).
Next, the opening 16 is filled with tungsten 42 by the selective W-CVD method (see FIG. 9B), whereby a tungsten plug is formed in the opening and the connection hole is completed. In this method, the TiW film 3 is formed when the opening 16 is filled with tungsten 42 by the selective W-CVD method.
No titanium fluoride is formed at the interface between 8 and tungsten 42. Therefore, low contact resistance can be obtained.
【００１０】しかしながら、この方法では、開口部の側
壁１６Ｂにタングステンの核形成源となるＴｉＷ膜３８
が残存している（図９の（Ａ）参照）。また、レジスト
のエッチバック時に生成するレジスト残りが開口部の側
壁１６Ｂに付着する場合がある（図９には図示せず）。
そのため、開口部の底部１６Ａのみならず開口部の側壁
１６Ｂ上に存在するＴｉＷ膜あるいはレジスト残りから
もタングステンが成長し始める。その結果、タングステ
ンによって開口部１６を埋め込んだとき、開口部の中心
部のタングステンにはボイド４０が形成されてしまう。
この状態の断面図を図９の（Ｂ）に示す。また、開口部
１６の平面図を図９の（Ｃ）に示す。However, according to this method, the TiW film 38 serving as the nucleation source of tungsten is formed on the side wall 16B of the opening.
Remain (see FIG. 9A). Further, the resist residue generated during the etch back of the resist may adhere to the side wall 16B of the opening (not shown in FIG. 9).
Therefore, tungsten begins to grow not only from the bottom 16A of the opening but also from the TiW film or the resist residue present on the sidewall 16B of the opening. As a result, when the opening 16 is filled with tungsten, a void 40 is formed in the tungsten at the center of the opening.
A sectional view of this state is shown in FIG. A plan view of the opening 16 is shown in FIG.
【００１１】このようなタングステンが埋め込まれた開
口部上にアルミニウムによって配線層３２を形成する
と、タングステン４２に形成されたボイド４０によっ
て、開口部中心部におけるアルミニウムの被覆性が劣化
し（図１０参照）、配線の断線原因となる。また、アル
ミニウムがタングステン４２に形成されたボイド４０中
に侵入し、拡散層１２と反応する虞れもある。When the wiring layer 32 is formed of aluminum on the opening in which the tungsten is buried, the void 40 formed in the tungsten 42 deteriorates the coverage of aluminum at the center of the opening (see FIG. 10). ), It may cause wire breakage. In addition, aluminum may enter the voids 40 formed in the tungsten 42 and react with the diffusion layer 12.
【００１２】従って、本発明の目的は、選択タングステ
ンＣＶＤ法によって開口部内にタングステンから成るメ
タルプラグを形成したとき、メタルプラグにボイドが発
生しない新規のメタルプラグ形成方法を提供することに
ある。Therefore, an object of the present invention is to provide a new metal plug forming method in which no void is generated in the metal plug when the metal plug made of tungsten is formed in the opening by the selective tungsten CVD method.
【００１３】[0013]
【課題を解決するための手段】上記の目的は、本発明の
第１の態様によれば、（イ）層間絶縁層に開口部を形成
した後、導体材料から成る核成長促進層を該開口部の底
部に形成する工程と、（ロ）絶縁材料から成り、開口部
の側壁におけるメタルプラグ材料の核成長を抑止するた
めの核成長抑止層を、開口部の側壁に形成する工程と、
（ハ）開口部をメタルプラグ材料で選択的に埋め込む工
程、から成ることを特徴とするメタルプラグの形成方法
によって達成される。According to the first aspect of the present invention, there are provided the following objects. (A) After forming an opening in an interlayer insulating layer, a nucleus growth promoting layer made of a conductive material is formed in the opening. Forming on the bottom of the opening, and (b) forming on the sidewall of the opening a nucleus growth inhibiting layer made of an insulating material and for inhibiting the nucleus growth of the metal plug material on the sidewall of the opening.
(C) A step of selectively filling the opening with a metal plug material, and a method of forming a metal plug.
【００１４】上記の目的は、本発明の第２の態様によれ
ば、（イ）層間絶縁層に開口部を形成した後、該層間絶
縁層の表面、及び開口部の底部並びに側壁に、導体材料
から成る核成長促進層を形成する工程と、（ロ）絶縁材
料から成り、開口部の側壁におけるメタルプラグ材料の
核成長を抑止するための核成長抑止層を、前記核成長促
進層上に形成する工程と、（ハ）前記核成長抑止層及び
核成長促進層を除去して、開口部の底部、及び開口部の
側壁の少なくとも一部分にかかる核成長抑止層及び核成
長促進層を残す工程と、（ニ）開口部の底部の核成長抑
止層を除去する工程と、（ホ）開口部をメタルプラグ材
料で選択的に埋め込む工程、から成ることを特徴とする
メタルプラグの形成方法によって達成される。According to the second aspect of the present invention, the above-mentioned object is as follows: (a) After forming an opening in the interlayer insulating layer, a conductor is formed on the surface of the interlayer insulating layer and on the bottom and side wall of the opening. A step of forming a nucleus growth promoting layer made of a material, and (b) a nucleus growth suppressing layer made of an insulating material for suppressing the nucleus growth of the metal plug material on the side wall of the opening on the nucleus growth promoting layer. Forming step, and (c) removing the nucleus growth inhibiting layer and the nucleus growth promoting layer, and leaving the nucleus growth inhibiting layer and the nucleus growth promoting layer on the bottom of the opening and at least a part of the sidewall of the opening. And (d) a step of removing the nucleus growth inhibiting layer at the bottom of the opening, and (e) a step of selectively filling the opening with a metal plug material. To be done.
【００１５】本発明の第１及び第２の態様においては、
導体材料として、例えば、タングステン、タングステン
シリサイドを使用し、これらの導体材料から単層の核成
長促進層を形成する。あるいは、タングステン（Ｗ）、
タングステンシリサイド（ＷＳｉX）、チタン（Ｔ
ｉ）、チタンシリサイド（ＴｉＳｉX）、コバルトシリ
サイド（ＣｏＳｉX）、白金シリサイド（ＰｔＳｉX）、
チタンタングステン（ＴｉＷ）を使用することができ
る。この場合、チタンを含む導体材料から内層を構成
し、タングステンあるいはタングステンシリサイドから
外層を構成する複合層にて、核成長促進層を形成すれば
よい。In the first and second aspects of the present invention,
As the conductor material, for example, tungsten or tungsten silicide is used, and a single-layer nucleus growth promoting layer is formed from these conductor materials. Alternatively, tungsten (W),
Tungsten silicide (WSi X), titanium (T
i), titanium silicide (TiSi x ), cobalt silicide (CoSi x ), platinum silicide (PtSi x ),
Titanium tungsten (TiW) can be used. In this case, the nucleus growth promoting layer may be formed of a composite layer having an inner layer made of a conductor material containing titanium and an outer layer made of tungsten or tungsten silicide.
【００１６】絶縁材料として、例えば、ＴＥＯＳあるい
はＳｉＮを使用することができる。メタルプラグ材料と
して、タングステン、タングステンシリサイド、チタ
ン、チタンシリサイドを使用することができる。As the insulating material, for example, TEOS or SiN can be used. As the metal plug material, tungsten, tungsten silicide, titanium, or titanium silicide can be used.
【００１７】[0017]
【作用】本発明によれば、開口部の底部にのみ核成長促
進層が形成され、開口部の側壁の全てあるいは殆どは核
成長抑止層で被覆されている。それ故、開口部をメタル
プラグ材料で選択的に埋め込むとき、メタルプラグ材料
の核形成及び核成長は開口部の底部に形成された核成長
促進層上のみに生じ、開口部の側壁では生じない。それ
故、メタルプラグ中のボイドの発生を効果的に防止する
ことができる。According to the present invention, the nucleus growth promoting layer is formed only on the bottom of the opening, and all or most of the side wall of the opening is covered with the nucleus growth inhibiting layer. Therefore, when the opening is selectively filled with the metal plug material, nucleation and growth of the metal plug material occur only on the nucleus growth promoting layer formed at the bottom of the opening and not on the sidewall of the opening. .. Therefore, the generation of voids in the metal plug can be effectively prevented.
【００１８】[0018]
【実施例】以下、図面を参照して本発明を実施例に基づ
き詳しく説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail based on embodiments with reference to the drawings.
【００１９】（実施例−１）本発明の第１の態様に関す
る方法を、図１及び図２を参照して、実施例−１に基づ
き以下説明するが、この実施例においては、拡散層の上
にコンタクトホールを形成する。尚、図１及び図２は各
工程における半導体素子の模式的断面図である。(Example-1) The method according to the first aspect of the present invention will be described below based on Example-1 with reference to FIGS. 1 and 2, but in this Example, the diffusion layer Form a contact hole on top. 1 and 2 are schematic cross-sectional views of the semiconductor element in each step.
【００２０】［工程−１０］予め、自己整合的にＴｉＮ
（２０ｎｍ）／ＴｉＳｉX（５０ｎｍ）化（チタンサリ
サイド化）された拡散層１２上にＳｉＯ2から成る層間
絶縁層１４を堆積させ、アスペクト比１．３、０．６μ
ｍ径の開口部１６を形成する（図１の（Ａ）参照）。図
中、１０は半導体基板である。尚、層間絶縁層１４とし
て、ＳｉＨ4あるいはＴＥＯＳガスを用いてＳｉＯ2層を
形成することができる。[Step-10] TiN is self-aligned in advance.
(20 nm) / TiSi X (50 nm) of depositing an interlayer insulating layer 14 made of SiO 2 on the diffusion layer 12 (titanium salicide reduction), the aspect ratio 1.3,0.6μ
An opening 16 having an m diameter is formed (see FIG. 1A). In the figure, 10 is a semiconductor substrate. As the interlayer insulating layer 14, a SiO 2 layer can be formed by using SiH 4 or TEOS gas.
【００２１】［工程−２０］次に、導体材料２０として
タングステンを使用し、かかる導体材料から成る核成長
促進層２２を開口部の底部１６Ａに形成する。この工程
を、以下、工程−２０Ａ乃至工程−２０Ｃで説明する。[Step-20] Next, tungsten is used as the conductor material 20, and the nucleus growth promoting layer 22 made of such conductor material is formed on the bottom 16A of the opening. This step will be described below in steps -20A to -20C.
【００２２】［工程−２０Ａ］先ず、層間絶縁層１４上
及び開口部１６内部（底部並びに側壁）にタングステン
から成る導体材料２０をスパッタリングによって堆積さ
せる。スパッタリングの条件は、例えば温度１２０゜
Ｃ、圧力０．１３〜２．７Ｐａ、ＲＦパワー２．５ＫＷ
とすることができる。スパッタリングされる導体材料２
０の厚さは５０乃至１００ｎｍ程度であることが望まし
い。その後、開口部１６が十分埋め込まれるまで、層間
絶縁層１４上及び開口部１６内にレジスト１８を塗布す
る（図１の（Ｂ）参照）。尚、スパッタリングの代わり
にＣＶＤ法によって、タングステンシリサイドから成る
導体材料２０を堆積させることもできる。この場合、Ｃ
ＶＤの条件は、例えば、ＳｉＨ4／ＷＦ6＝３５０／３ｓ
ｃｃｍ、温度３６０゜Ｃ、圧力９０Ｐａとすることがで
きる。[Step-20A] First, a conductive material 20 made of tungsten is deposited on the interlayer insulating layer 14 and inside the opening 16 (bottom and side wall) by sputtering. The sputtering conditions are, for example, a temperature of 120 ° C., a pressure of 0.13 to 2.7 Pa, and an RF power of 2.5 kW.
Can be Conductor material to be sputtered 2
The thickness of 0 is preferably about 50 to 100 nm. Then, a resist 18 is applied on the interlayer insulating layer 14 and in the opening 16 until the opening 16 is sufficiently filled (see FIG. 1B). The conductor material 20 made of tungsten silicide may be deposited by a CVD method instead of sputtering. In this case, C
The condition of VD is, for example, SiH 4 / WF 6 = 350 / 3s
Ccm, temperature 360 ° C, and pressure 90Pa.
【００２３】［工程−２０Ｂ］次いで、ＲＦパワー１０
００Ｗ、Ｏ2プラズマエッチングによって、層間絶縁層
上に塗布されたレジストが完全に除去され、しかも開口
部内にレジストが概ね半分程度残るまで、レジスト１８
をエッチバックする（図１の（Ｃ）参照）。[Step-20B] Next, the RF power 10
The resist coated on the interlayer insulating layer is completely removed by the 00W, O 2 plasma etching, and the resist 18 is left until about half of the resist remains in the opening.
Is etched back (see FIG. 1C).
【００２４】［工程−２０Ｃ］次に、層間絶縁層１４上
及びレジストにて被覆されていない開口部の側壁１６Ｂ
上の、タングステンから成る導体材料２０をエッチング
する。導体材料２０のエッチング条件を、例えば、圧力
１８Ｐａ、ＲＦパワー４００Ｗ、使用ガスＳＦ6／Ａｒ
＝６０／２０ｓｃｃｍとすることができる。更に、Ｏ2
プラズマエッチングにて開口部１６内のレジストを除去
する。[Step-20C] Next, on the inter-layer insulating layer 14 and the sidewall 16B of the opening not covered with the resist.
The upper conductor material 20 of tungsten is etched. The etching conditions for the conductor material 20 are, for example, a pressure of 18 Pa, an RF power of 400 W, a used gas SF 6 / Ar.
= 60/20 sccm. Furthermore, O 2
The resist in the opening 16 is removed by plasma etching.
【００２５】以上の工程によって、少なくとも開口部の
底部１６Ａに、導体材料（本実施例においてはタングス
テン）２０から成る核成長促進層２２が形成される（図
２の（Ａ）参照）。この核成長促進層２２が存在するの
で、ＣＶＤ法によってメタルプラグ材料を堆積させると
き、メタルプラグ材料の核を核成長促進層２２上に容易
に形成することができる。Through the above steps, the nucleus growth promoting layer 22 made of the conductor material (tungsten in this embodiment) 20 is formed at least on the bottom 16A of the opening (see FIG. 2A). Since this nuclei growth promoting layer 22 exists, nuclei of the metal plug material can be easily formed on the nucleation growth promoting layer 22 when depositing the metal plug material by the CVD method.
【００２６】［工程−３０］次いで、絶縁材料から成
り、開口部の側壁１６Ｂにおけるメタルプラグ材料の核
成長を抑止するための核成長抑止層２６を、開口部の側
壁１６Ｂに形成する。この工程を、以下に示す。[Step-30] Next, a nucleus growth inhibiting layer 26 made of an insulating material and for inhibiting the nucleus growth of the metal plug material on the sidewall 16B of the opening is formed on the sidewall 16B of the opening. This step is shown below.
【００２７】［工程−３０Ａ］先ず、層間絶縁層１４
上、及び開口部１６内部（開口部の底部並びに側壁）
に、絶縁材料から成る絶縁層２４を形成する（図２の
（Ｂ）参照）。絶縁材料として、ＳｉＮあるいはＴＥＯ
Ｓを使用することができる。絶縁層２４の形成はＣＶＤ
法にて行うことができる。絶縁層の厚さは１００ｎｍ程
度であることが好ましい。[Step-30A] First, the interlayer insulating layer 14 is formed.
Above and inside the opening 16 (bottom and sidewall of the opening)
Then, the insulating layer 24 made of an insulating material is formed (see FIG. 2B). As insulating material, SiN or TEO
S can be used. The insulating layer 24 is formed by CVD
Can be done by law. The thickness of the insulating layer is preferably about 100 nm.
【００２８】［工程−３０Ｂ］次に、異方性エッチング
を行い、層間絶縁層１４上及び開口部の底部１６Ａの絶
縁層２４を除去し、開口部の側壁１６Ｂにのみ絶縁層２
４を残す。これによって、開口部の側壁１６Ｂに、絶縁
層２４から成る核成長抑止層２６が形成される（図２の
（Ｃ）参照）。この核成長抑止層２６が、開口部の側壁
１６Ｂにスパッタリングによって形成された導体材料２
０、あるいはレジスト１８のエッチバックによって生成
された副生成物を被覆する。それ故、ＣＶＤ法によって
メタルプラグ材料を堆積させるとき、開口部の側壁１６
Ｂからのメタルプラグ材料の核成長を抑止することがで
きる。尚、異方性エッチング時生じた副生成物は、希フ
ッ酸洗浄にて除去することが望ましい。[Step-30B] Next, anisotropic etching is performed to remove the insulating layer 24 on the interlayer insulating layer 14 and the bottom 16A of the opening, and the insulating layer 2 is formed only on the side wall 16B of the opening.
Leave 4 As a result, the nucleus growth inhibiting layer 26 made of the insulating layer 24 is formed on the sidewall 16B of the opening (see FIG. 2C). The nucleation growth inhibiting layer 26 is formed on the sidewall 16B of the opening by sputtering to form the conductor material 2
0 or a by-product generated by etching back the resist 18. Therefore, when depositing the metal plug material by the CVD method, the sidewall 16 of the opening is
The nucleus growth of the metal plug material from B can be suppressed. It should be noted that it is desirable that the by-products generated during anisotropic etching be removed by cleaning with dilute hydrofluoric acid.
【００２９】［工程−４０］次に、メタルプラグ材料２
８で開口部１６をＣＶＤ法にて選択的に埋め込む（図３
参照）。メタルプラグ材料２８はタングステンから成
る。ＣＶＤの条件は、例えば、ＷＦ6／ＳｉＨ4／Ｈ2／
Ａｒ＝１０／７／１０００／１０ｓｃｃｍとし、温度２
６０゜Ｃ、圧力２６Ｐａとすることができる。これによ
ってコンタクトホールが完成される。[Step-40] Next, the metal plug material 2
8, the openings 16 are selectively embedded by the CVD method (see FIG. 3).
reference). The metal plug material 28 is made of tungsten. The CVD conditions are, for example, WF 6 / SiH 4 / H 2 /
Ar = 10/7/1000/10 sccm, temperature 2
The pressure may be 60 ° C. and the pressure may be 26 Pa. This completes the contact hole.
【００３０】開口部の底部１６Ａには、スパッタリング
によって導体材料２０から成る核成長促進層２２が形成
されている。それ故、開口部の底部１６Ａは、例えばＷ
Ｆ6と直接接触することがなく、不揮発性のチタンフッ
化物が生成されることがない。しかも、メタルプラグ材
料の核が、核成長促進層２２上で容易に形成される。更
には、開口部の側壁１６Ｂは絶縁材料から成る成長抑止
層２６によって被覆されているので、メタルプラグ材料
の核が開口部の側壁１６Ｂから形成し始めることはな
い。A nucleus growth promoting layer 22 made of a conductor material 20 is formed on the bottom 16A of the opening by sputtering. Therefore, the bottom portion 16A of the opening is, for example, W
There is no direct contact with F 6 and no non-volatile titanium fluoride is produced. Moreover, the nucleus of the metal plug material is easily formed on the nucleus growth promoting layer 22. Further, since the sidewall 16B of the opening is covered with the growth suppressing layer 26 made of an insulating material, the nucleus of the metal plug material does not start to form from the sidewall 16B of the opening.
【００３１】（実施例−２）本発明の第１の態様に関す
る方法を、図４を参照して、実施例−２に基づき以下説
明するが、この実施例においては、アルミニウム配線の
接続のためのビアホールを形成する。尚、図４は工程の
一部分における半導体素子の模式的断面図である。(Example-2) A method according to the first aspect of the present invention will be described below based on Example-2 with reference to FIG. 4. In this example, for connecting aluminum wiring. To form a via hole. Note that FIG. 4 is a schematic cross-sectional view of the semiconductor element in a part of the process.
【００３２】［工程−１１０］Ａｌ−１％Ｓｉから成り
厚さ５０００オングストロームの第１の配線層３０上に
ＴＥＯＳから成る層間絶縁層１４をＣＶＤ法にて形成
し、かかる層間絶縁層１４を平坦化した後、第１の配線
層３０と、後の工程で形成される第２の配線層を接続す
るための開口部１６を形成する（図４の（Ａ）参照）。[Step-110] An interlayer insulating layer 14 made of TEOS is formed by a CVD method on the first wiring layer 30 made of Al-1% Si and having a thickness of 5000 angstroms, and the interlayer insulating layer 14 is flattened. After this, the first wiring layer 30 and the opening 16 for connecting the second wiring layer formed in a later step are formed (see FIG. 4A).
【００３３】［工程−１２０］次に、導体材料としてタ
ングステンを使用し、かかる導体材料２０から成る核成
長促進層２２を開口部の底部１６Ａに形成する。この工
程は、実施例−１における工程−２０と同様であるた
め、その詳細な説明は省略する。[Step-120] Next, tungsten is used as the conductor material, and the nucleus growth promoting layer 22 made of the conductor material 20 is formed on the bottom 16A of the opening. This step is the same as step-20 in Example-1, and thus detailed description thereof will be omitted.
【００３４】［工程−１３０及び工程−１４０］次い
で、絶縁材料から成り、開口部の側壁におけるメタルプ
ラグ材料の核成長を抑止するための核成長抑止層２６
を、開口部の側壁１６Ｂに形成し、次いで開口部１６を
メタルプラグ材料２８で選択的に埋め込む。これによっ
てビアホールが完成する。これらの工程も、実施例−１
における工程−３０及び工程−４０と同様であるため、
その詳細な説明は省略する。こうして得られた半導体素
子の模式的断面を図４の（Ｂ）に示す。[Step-130 and Step-140] Next, a nucleus growth suppressing layer 26 made of an insulating material for suppressing the nucleus growth of the metal plug material on the side wall of the opening.
Are formed on the side wall 16B of the opening, and then the opening 16 is selectively filled with the metal plug material 28. This completes the via hole. These steps are also described in Example-1.
Since it is the same as Step-30 and Step-40 in
Detailed description thereof will be omitted. A schematic cross section of the semiconductor element thus obtained is shown in FIG.
【００３５】開口部の底部１６Ａにはスパッタリングに
よってタングステンから構成された導体材料から成る核
成長促進層２２が形成されている。それ故、アルミニウ
ムから成る第１の配線層３０はＷＦ6と直接接触するこ
とがなく、ＡｌＦ3の形成を防止することができる。し
かも、メタルプラグ材料の核が、核成長促進層２２上で
容易に形成される。更には、開口部の側壁１６Ｂは絶縁
材料から成る成長抑止層２６で被覆されているので、メ
タルプラグ材料の核が開口部の側壁１６Ｂから形成し始
めることはない。At the bottom 16A of the opening, a nucleus growth promoting layer 22 made of a conductive material made of tungsten is formed by sputtering. Therefore, the first wiring layer 30 made of aluminum does not come into direct contact with WF 6, and the formation of AlF 3 can be prevented. Moreover, the nucleus of the metal plug material is easily formed on the nucleus growth promoting layer 22. Further, since the side wall 16B of the opening is covered with the growth suppressing layer 26 made of an insulating material, the nucleus of the metal plug material does not start to form from the side wall 16B of the opening.
【００３６】（実施例−３）本発明の第２の態様に関す
る方法を、図５及び図６を参照して、実施例−３に基づ
き以下説明するが、この実施例においては、拡散層の上
にコンタクトホールを形成する。尚、図５及び図６は各
工程における半導体素子の模式的断面図である。(Example-3) The method according to the second aspect of the present invention will be described below based on Example-3 with reference to FIGS. 5 and 6, but in this Example, the diffusion layer Form a contact hole on top. 5 and 6 are schematic cross-sectional views of the semiconductor element in each step.
【００３７】［工程−２１０］予め、自己整合的にＴｉ
Ｎ（２０ｎｍ）／ＴｉＳｉX（５０ｎｍ）化（チタンサ
リサイド化）された拡散層１２上に層間絶縁層１４を堆
積させ、アスペクト比１．３、０．６μｍ径の開口部１
６を開口する（図５の（Ａ）参照）。[Step-210] Ti is self-aligned in advance.
N (20nm) / TiSi X ( 50nm) of (titanium silicide reduction) has been deposited an interlayer insulating layer 14 on the diffusion layer 12, the opening 1 of the aspect ratio 1.3,0.6μm diameter
6 is opened (see FIG. 5A).
【００３８】［工程−２２０］次に、導体材料としてタ
ングステンを使用し、かかる導体材料から成る核成長促
進層２２を、層間絶縁層１４の表面及び開口部の底部並
びに側壁に形成する。このためには、層間絶縁層１４上
及び開口部１６内部（底部並びに側壁）にタングステン
から成る導体材料をスパッタリングによって堆積させれ
ばよい。これによって、核成長促進層２２が形成され
る。スパッタリングの条件は、例えば温度１２０゜Ｃ、
圧力０．１３〜２．７Ｐａ、ＲＦパワー２．５ＫＷとす
ることができる。スパッタリングされるタングステンの
厚さは５０乃至１００ｎｍ程度であることが望ましい。[Step-220] Next, using tungsten as a conductor material, the nucleus growth promoting layer 22 made of such conductor material is formed on the surface of the interlayer insulating layer 14, the bottom of the opening, and the side wall. For this purpose, a conductive material made of tungsten may be deposited on the interlayer insulating layer 14 and inside the opening 16 (bottom and side wall) by sputtering. As a result, the nucleus growth promoting layer 22 is formed. The sputtering conditions are, for example, a temperature of 120 ° C,
The pressure may be 0.13 to 2.7 Pa and the RF power may be 2.5 kW. The thickness of the sputtered tungsten is preferably about 50 to 100 nm.
【００３９】［工程−２３０］次に、絶縁材料から成
り、開口部の側壁におけるメタルプラグ材料の核成長を
抑止するための核成長抑止層２６を核成長促進層２２上
に形成する。即ち、層間絶縁層１４上及び開口部１６内
部（開口部の底部並びに側壁）に形成された核成長促進
層２２の上に、絶縁材料から成る核成長抑止層２６を形
成する（図５の（Ｂ）参照）。絶縁材料として、ＳｉＮ
あるいはＴＥＯＳを使用することができる。核成長抑止
層２６の形成はＣＶＤ法にて行うことができる。核成長
抑止層２６の厚さは１００ｎｍ程度であることが好まし
い。[Step-230] Next, a nucleus growth inhibiting layer 26 made of an insulating material and for inhibiting the nucleus growth of the metal plug material on the side wall of the opening is formed on the nucleus growth promoting layer 22. That is, the nucleus growth inhibiting layer 26 made of an insulating material is formed on the interlayer insulating layer 14 and on the nucleus growth promoting layer 22 formed inside the opening 16 (bottom and side wall of the opening) ((in FIG. See B)). SiN as insulating material
Alternatively, TEOS can be used. The nucleus growth inhibiting layer 26 can be formed by the CVD method. The thickness of the nucleus growth inhibiting layer 26 is preferably about 100 nm.
【００４０】［工程−２４０］次に、核成長抑止層２２
及び核成長促進層２６を除去して、開口部の底部１６Ａ
及び側壁１６Ｂの少なくとも一部分に、かかる核成長抑
止層２６及び核成長促進層２２を残す。この工程を、以
下、工程−２４０Ａ乃至工程−２４０Ｃにて説明する。[Step-240] Next, the nucleus growth inhibiting layer 22.
And the nucleus growth promoting layer 26 are removed to remove the bottom 16A of the opening.
And the nucleus growth inhibiting layer 26 and the nucleus growth promoting layer 22 are left on at least a part of the side wall 16B. This step will be described below in steps -240A to 240C.
【００４１】［工程−２４０Ａ］先ず、開口部１６が十
分埋め込まれるまで、核成長抑止層２６上及び開口部１
６内にレジスト１８を塗布する（図５の（Ｃ）参照）。[Step-240A] First, on the nucleus growth inhibiting layer 26 and the opening 1 until the opening 16 is sufficiently filled.
A resist 18 is applied to the inside of 6 (see FIG. 5C).
【００４２】［工程−２４０Ｂ］次いで、ＲＦパワー１
０００Ｗ、Ｏ2プラズマエッチングによって、核成長抑
止層上に塗布されたレジストが完全に除去され、しかも
開口部内にレジスト１８が残存するように、レジストを
エッチバックする（図６の（Ａ）参照）。[Step-240B] Next, RF power 1
The resist applied on the nucleus growth inhibiting layer is completely removed by 000 W, O 2 plasma etching, and the resist is etched back so that the resist 18 remains in the opening (see FIG. 6A). ..
【００４３】［工程−２４０Ｃ］次に、レジストが除去
された核成長抑止層２６及び核成長促進層２２、即ち、
層間絶縁層１４上のこれらの層をエッチングにて除去す
る。開口部の底部１６Ａ、及び開口部の側壁１６Ｂの少
なくとも一部分には、核成長抑止層２６及び核成長促進
層２２が残される（図６の（Ｂ）参照）。[Step-240C] Next, the nucleus growth inhibiting layer 26 and the nucleus growth promoting layer 22 from which the resist has been removed, that is,
These layers on the interlayer insulating layer 14 are removed by etching. The nucleus growth inhibiting layer 26 and the nucleus growth promoting layer 22 are left on at least a part of the bottom portion 16A of the opening portion and the side wall 16B of the opening portion (see FIG. 6B).
【００４４】［工程−２５０］次いで、Ｏ2プラズマエ
ッチングにて開口部内のレジストを除去した後、異方性
エッチングによって、開口部の底部１６Ａにある核成長
抑止層２６を除去する（図６の（Ｃ）参照）。[Step-250] Next, after removing the resist in the opening by O 2 plasma etching, the nucleus growth inhibiting layer 26 at the bottom 16A of the opening is removed by anisotropic etching (see FIG. 6). (See (C)).
【００４５】以上の工程によって、開口部の底部１６Ａ
においては、導体材料（本実施例においてはタングステ
ン）から成る核成長促進層２２が露出する。この核成長
促進層２２が存在するので、ＣＶＤ法によってメタルプ
ラグ材料を堆積させるとき、メタルプラグ材料をかかる
核成長促進層２２上に容易に形成することができる。開
口部の側壁１６Ｂには、内側に核成長促進層２２が、外
側には核成長抑止層２６が形成されている。それ故、Ｃ
ＶＤ法によってメタルプラグ材料を堆積させるとき、開
口部の側壁１６Ｂからのメタルプラグ材料の核成長を抑
止することができる。尚、異方性エッチング時生じた副
生成物は、希フッ酸洗浄にて除去することが望ましい。Through the above steps, the bottom portion 16A of the opening is
In, the nucleus growth promoting layer 22 made of a conductive material (tungsten in this embodiment) is exposed. Since this nucleus growth promoting layer 22 is present, when the metal plug material is deposited by the CVD method, the metal plug material can be easily formed on the nucleus growth promoting layer 22. A nuclei growth promoting layer 22 is formed on the inside and a nuclei growth inhibiting layer 26 is formed on the outside of the sidewall 16B of the opening. Therefore, C
When the metal plug material is deposited by the VD method, the nucleus growth of the metal plug material from the side wall 16B of the opening can be suppressed. It should be noted that it is desirable that the by-products generated during anisotropic etching be removed by cleaning with dilute hydrofluoric acid.
【００４６】［工程−２６０］次に、開口部１６をメタ
ルプラグ材料で選択的にＣＶＤ法にて埋め込む。メタル
プラグ材料はタングステンから成る。ＣＶＤの条件は、
例えば、ＷＦ6／ＳｉＨ4／Ｈ2／Ａｒ＝１０／７／１０
００／１０ｓｃｃｍとし、温度２６０゜Ｃ、圧力２６Ｐ
ａとすることができる。これによってコンタクトホール
が完成する。[Step-260] Next, the opening 16 is selectively filled with a metal plug material by the CVD method. The metal plug material consists of tungsten. The conditions of CVD are
For example, WF 6 / SiH 4 / H 2 / Ar = 10/7/10
00/10 sccm, temperature 260 ° C, pressure 26P
It can be a. This completes the contact hole.
【００４７】開口部の底部１６Ａには、スパッタリング
によってタングステンから構成された導体材料から成る
核成長促進層２２が露出している。それ故、開口部の底
部は直接ＷＦ6と接触することがなく、不揮発性のチタ
ンフッ化物が生成されることがない。しかも、メタルプ
ラグ材料の核が、核成長促進層２２上で容易に形成され
る。更には、開口部の側壁１６Ｂは絶縁材料から成る成
長抑止層２６にて被覆されているので、メタルプラグ材
料の核が開口部の側壁にて形成し始めることはない。At the bottom 16A of the opening, the nucleus growth promoting layer 22 made of a conductive material made of tungsten is exposed by sputtering. Therefore, the bottom of the opening does not come into direct contact with WF 6 and non-volatile titanium fluoride is not produced. Moreover, the nucleus of the metal plug material is easily formed on the nucleus growth promoting layer 22. Furthermore, since the side wall 16B of the opening is covered with the growth suppressing layer 26 made of an insulating material, the nucleus of the metal plug material does not start to form on the side wall of the opening.
【００４８】実施例−３では、本発明の第２の態様をコ
ンタクトホールの形成に適用する場合を説明したが、本
発明の第２の態様を、実施例−２にて説明したビアホー
ルの形成にも適用できる。In Example-3, the case where the second aspect of the present invention was applied to the formation of contact holes was described. However, the second aspect of the present invention is the formation of via holes described in Example-2. Can also be applied to.
【００４９】以上の実施例においては、導体材料として
タングステンを使用したが、代わりにタングステンシリ
サイドを使用することもできる。また、核成長促進層を
複数の層から構成することができる。この場合、例え
ば、チタン（Ｔｉ）、チタンシリサイド（ＴｉＳ
ｉX）、チタンタングステン（ＴｉＷ）等のチタン系の
導体材料から成る層を内側層とし、タングステン
（Ｗ）、タングステンシリサイド（ＷＳｉX）等のタン
グステン系の導体材料から成る層を外側層とすることが
必要である。Although tungsten is used as the conductor material in the above embodiments, tungsten silicide may be used instead. Further, the nucleus growth promoting layer can be composed of a plurality of layers. In this case, for example, titanium (Ti), titanium silicide (TiS
i X), a layer of a conductive material of a titanium-based titanium tungsten (TiW) or the like as the inner layer, to tungsten (W), a layer of a conductive material as tungsten-based, such as tungsten silicide (WSi X) and an outer layer It is necessary.
【００５０】メタルプラグ材料として、タングステンの
みならず、タングステンシリサイド、チタン、チタンシ
リサイドを使用することができる。As the metal plug material, not only tungsten but also tungsten silicide, titanium and titanium silicide can be used.
【００５１】各工程における加工条件は例示であり、本
発明の方法の実施に使用する装置等に依存する。The processing conditions in each step are mere examples, and depend on the equipment and the like used for carrying out the method of the present invention.
【００５２】[0052]
【発明の効果】本発明においては、開口部の底部には導
体材料から成る核成長促進層が形成され、開口部の側壁
には絶縁材料から成る核成長抑止層が形成される。それ
故、開口部をメタルプラグ材料で選択的に埋め込むと
き、メタルプラグ材料の核は核成長促進層上で形成され
成長する。開口部の側壁は核成長抑止層で被覆されてい
るので、側壁でのメタルプラグ材料の核形成及び核成長
は抑制される。その結果、開口部内に形成されたメタル
プラグにボイドが発生することを極めて効果的に防止す
ることができ、コンタクト抵抗の低下、配線の高信頼性
を得ることができる。According to the present invention, a nucleus growth promoting layer made of a conductive material is formed on the bottom of the opening, and a nucleus growth inhibiting layer made of an insulating material is formed on the side wall of the opening. Therefore, when the openings are selectively filled with the metal plug material, nuclei of the metal plug material are formed and grown on the nucleus growth promoting layer. Since the sidewall of the opening is covered with the nucleus growth inhibiting layer, nucleation and nucleus growth of the metal plug material on the sidewall are suppressed. As a result, it is possible to very effectively prevent the occurrence of voids in the metal plug formed in the opening, and it is possible to obtain a reduction in contact resistance and high reliability of the wiring.
【図１】本発明の実施例−１で説明した方法の各工程を
示すための半導体素子の模式的な部分断面図である。FIG. 1 is a schematic partial cross-sectional view of a semiconductor device showing each step of the method described in Example-1 of the present invention.
【図２】図１に引き続き各工程を示すための半導体素子
の模式的な部分断面図である。FIG. 2 is a schematic partial cross-sectional view of the semiconductor element for showing each step following FIG.
【図３】メタルプラグが形成された接続孔を示す半導体
素子の模式的な部分断面図である。FIG. 3 is a schematic partial cross-sectional view of a semiconductor element showing a connection hole in which a metal plug is formed.
【図４】本発明の実施例−２で説明した方法の工程の一
部分を示すための半導体素子の模式的な部分断面図であ
る。FIG. 4 is a schematic partial cross-sectional view of a semiconductor device showing a part of the steps of the method described in Example-2 of the present invention.
【図５】本発明の実施例−３で説明した方法の各工程を
示すための半導体素子の模式的な部分断面図である。FIG. 5 is a schematic partial cross-sectional view of a semiconductor device showing each step of the method described in Example-3 of the present invention.
【図６】図５に引き続き各工程を示すための半導体素子
の模式的な部分断面図である。FIG. 6 is a schematic partial cross-sectional view of the semiconductor element for showing each step following FIG.
【図７】従来技術により形成されたメタルプラグを示す
半導体素子の模式的な部分断面図である。FIG. 7 is a schematic partial cross-sectional view of a semiconductor element showing a metal plug formed by a conventional technique.
【図８】従来のメタルプラグ形成方法の各工程を示すた
めの半導体素子の模式的な部分断面図である。FIG. 8 is a schematic partial cross-sectional view of a semiconductor element showing each step of a conventional metal plug forming method.
【図９】従来のメタルプラグ形成方法の図８に続く各工
程を示すための半導体素子の模式的な部分断面図及び部
分平面図である。9A and 9B are a schematic partial cross-sectional view and a partial plan view of a semiconductor element showing the respective steps following the conventional metal plug formation method of FIG.
【図１０】従来のメタルプラグ形成方法によって形成さ
れたコンタクトホールを示すための半導体素子の模式的
な部分断面図である。FIG. 10 is a schematic partial cross-sectional view of a semiconductor element showing a contact hole formed by a conventional metal plug forming method.
１０ 半導体基板 １２ 拡散層 １４ 層間絶縁層 １６ 開口部 １６Ａ 開口部の底部 １６Ｂ 開口部の側壁 １８ レジスト ２０ 導体材料 ２２ 核成長促進層 ２４ 絶縁層 ２６ 核成長抑止層 ２８ メタルプラグ材料 ３０ 第１の配線層 ３２ 配線層 ３４ 下地 ３６ ＴｉＦ3 ３８ ＴｉＷ膜 ４０ ボイド ４２ タングステン ４４ タングステンプラグ10 Semiconductor Substrate 12 Diffusion Layer 14 Interlayer Insulation Layer 16 Opening 16A Opening Bottom 16B Opening Sidewall 18 Resist 20 Conductor Material 22 Nuclear Growth Promoting Layer 24 Insulating Layer 26 Nuclear Growth Suppressing Layer 28 Metal Plug Material 30 First Wiring Layer 32 Wiring layer 34 Base 36 TiF 3 38 TiW film 40 Void 42 Tungsten 44 Tungsten plug
Claims (2)
導体材料から成る核成長促進層を該開口部の底部に形成
する工程と、 （ロ）絶縁材料から成り、開口部の側壁におけるメタル
プラグ材料の核成長を抑止するための核成長抑止層を、
開口部の側壁に形成する工程と、 （ハ）開口部をメタルプラグ材料で選択的に埋め込む工
程、 から成ることを特徴とするメタルプラグの形成方法。1. (a) After forming an opening in the interlayer insulating layer,
A step of forming a nucleus growth promoting layer made of a conductor material on the bottom of the opening; and (b) a nucleus growth inhibiting layer made of an insulating material for inhibiting the nucleus growth of the metal plug material on the sidewall of the opening,
A method of forming a metal plug, comprising: a step of forming the side wall of the opening; and (c) a step of selectively filling the opening with a metal plug material.
該層間絶縁層の表面、及び開口部の底部並びに側壁に、
導体材料から成る核成長促進層を形成する工程と、 （ロ）絶縁材料から成り、開口部の側壁におけるメタル
プラグ材料の核成長を抑止するための核成長抑止層を、
前記核成長促進層上に形成する工程と、 （ハ）前記核成長抑止層及び核成長促進層を除去して、
開口部の底部、及び開口部の側壁の少なくとも一部分に
かかる核成長抑止層及び核成長促進層を残す工程と、 （ニ）開口部の底部の核成長抑止層を除去する工程と、 （ホ）開口部をメタルプラグ材料で選択的に埋め込む工
程、 から成ることを特徴とするメタルプラグの形成方法。2. (a) After forming an opening in the interlayer insulating layer,
On the surface of the interlayer insulating layer, and the bottom and side walls of the opening,
A step of forming a nucleus growth promoting layer made of a conductor material, and (b) a nucleus growth suppressing layer made of an insulating material for suppressing the nucleus growth of the metal plug material on the side wall of the opening,
Forming on the nucleus growth promoting layer, and (c) removing the nucleus growth inhibiting layer and the nucleus growth promoting layer,
A step of leaving the nucleus growth inhibiting layer and a nucleus growth promoting layer on the bottom of the opening and at least a part of the side wall of the opening, (d) a step of removing the nucleus growth inhibiting layer at the bottom of the opening, and (e) A method of forming a metal plug, comprising the step of selectively filling the opening with a metal plug material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33547791A JPH05152250A (en) | 1991-11-26 | 1991-11-26 | Method of forming metal plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33547791A JPH05152250A (en) | 1991-11-26 | 1991-11-26 | Method of forming metal plug |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152250A true JPH05152250A (en) | 1993-06-18 |
Family
ID=18289010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33547791A Pending JPH05152250A (en) | 1991-11-26 | 1991-11-26 | Method of forming metal plug |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152250A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010091913A (en) * | 2000-03-16 | 2001-10-23 | 포만 제프리 엘 | Shielded interconnect for an integr ated circuit device |
| US6879043B2 (en) | 2000-10-30 | 2005-04-12 | Matsushita Electric Industrial Co., Ltd. | Electrode structure and method for fabricating the same |
| US10304743B2 (en) | 2016-06-02 | 2019-05-28 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
| WO2023229612A1 (en) * | 2022-05-25 | 2023-11-30 | Applied Materials, Inc. | Selective metal removal with flowable polymer |
-
1991
- 1991-11-26 JP JP33547791A patent/JPH05152250A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010091913A (en) * | 2000-03-16 | 2001-10-23 | 포만 제프리 엘 | Shielded interconnect for an integr ated circuit device |
| US6879043B2 (en) | 2000-10-30 | 2005-04-12 | Matsushita Electric Industrial Co., Ltd. | Electrode structure and method for fabricating the same |
| US10304743B2 (en) | 2016-06-02 | 2019-05-28 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
| WO2023229612A1 (en) * | 2022-05-25 | 2023-11-30 | Applied Materials, Inc. | Selective metal removal with flowable polymer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420784B2 (en) | Electrochemical cobalt silicide liner for metal contact fills and damascene processes | |
| JP3118785B2 (en) | Method of forming barrier metal structure | |
| US6137180A (en) | Low cost DRAM metallization | |
| JP3050161B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10199974A (en) | Method of forming metal wiring layer of semiconductor device | |
| US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002299436A (en) | Semiconductor device and its manufacturing method | |
| JPH05152250A (en) | Method of forming metal plug | |
| JPH04307934A (en) | Forming method of tungsten plug | |
| JP3102555B2 (en) | Method for manufacturing semiconductor device | |
| JP3070577B2 (en) | Method for manufacturing semiconductor device | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JPH03286527A (en) | Formation of interconnection | |
| JP2001284284A (en) | Wiring structure in semiconductor device and mos transistor | |
| JP3160811B2 (en) | Semiconductor element wiring forming method | |
| JP3381550B2 (en) | Wiring formation method | |
| JP3407516B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07297280A (en) | Manufacture of semiconductor device | |
| JPH1050835A (en) | Semiconductor device and manufacture thereof | |
| JPH053170A (en) | Forming method of blanket tungsten plug | |
| JP3620520B2 (en) | Manufacturing method of semiconductor device | |
| JPH06252272A (en) | Semiconductor device and its manufacture | |
| JP3380923B2 (en) | Method of forming wiring structure in semiconductor device | |
| JP2911171B2 (en) | Method for forming contact plug of semiconductor device |