JPH0514951U - Semiconductor test equipment - Google Patents

Abstract

(57)【要約】 【目的】 一台の半導体テスト装置にヘッドを２個設け
ることによりテストＩＣの再投入をするための時間，工
数の削減，及びテストＩＣ投入時の品質低下の防止をは
かった半導体テスト装置を提供する。 【構成】 被テスト半導体装置をテスト可能な所定の位
置に装着してテストを行い，そのテスト結果の良否別に
被テスト半導体を分類する半導体テスト装置において，
被テスト半導体の測定項目が一つのテストヘッドでは不
可能な場合，前記テスト位置を直列に２箇所設けるとと
もに，前段のテストヘッド３ｂで良と判断された被テス
ト半導体２を次段のテストヘッド３ｂ´ヘ搬送する手段
と，前記第１のテストヘッド３ｂで不良と判断されたも
のを，その時点で不良品ゾ―ンに搬送する手段を設けた
もの。 (57) [Summary] [Objective] By providing two heads in one semiconductor test device, it is possible to reduce the time and man-hours required to reload the test IC, and to prevent quality deterioration when the test IC is loaded. To provide semiconductor test equipment. [Structure] A semiconductor test device that mounts a semiconductor device under test at a predetermined testable position to perform a test and classifies the semiconductor under test according to the quality of the test result.
When the measurement item of the semiconductor under test cannot be measured by one test head, the test positions are provided in two places in series, and the semiconductor under test 2 judged as good by the test head 3b of the previous stage is tested by the test head 3b of the next stage. And a means for conveying what is determined to be defective by the first test head 3b to the defective zone at that time.

Description

【考案の詳細な説明】[Detailed description of the device]

【０００１】[0001]

【産業上の利用分野】[Industrial applications]

本考案は，半導体テスト装置に関し，更に詳しくは，一つのテストヘッドでは 全項目のテストが不可能な場合の装置の改良に関するものである。 The present invention relates to a semiconductor test device, and more particularly, to improvement of the device when one test head cannot test all items.

【０００２】[0002]

【従来の技術】[Prior Art]

図３は，従来のこの様な半導体テスト装置の一例を示す外観図，図４は図３に 示す装置の要部を示す構成説明図である。これらの図において，１は被テスト半 導体装置（以下テストＩＣという）２を保持する為のハンドラであり，複数のテ ストＩＣ２を収納するＩＣ保持部材１ａ，その複数のテストＩＣ２がロ―ダ―部 １ｂを介して送りこまれる上部シュ―トレ―ル１ｃ，及びテストＩＣをひとつづ つ測定部３に搬送するエスケ―プ部１ｃからなっている。測定部３には搬送され たテストＩｃのリ―ドピンが挿入されるソケット３ａ及びテストヘッド３ｂ等が 設けられている。 FIG. 3 is an external view showing an example of such a conventional semiconductor test apparatus, and FIG. 4 is a configuration explanatory view showing a main part of the apparatus shown in FIG. In these figures, 1 is a handler for holding a semiconductor device under test (hereinafter referred to as a test IC) 2, an IC holding member 1a for accommodating a plurality of test ICs 2, and a plurality of test ICs 2 for the loader. It is composed of an upper shunt rail 1c fed through the -section 1b, and an escape section 1c for transporting the test ICs to the measuring section 3 one by one. The measuring unit 3 is provided with a socket 3a into which a lead pin for the carried test Ic is inserted, a test head 3b, and the like.

【０００３】 ４は下部シュ―トレ―ル，５はアンロ―ダ―部であり，測定部３で測定が終了 し良品または不良品と判定されたテストＩＣは下部シュ―トレ―ル４及びアンロ ―ダ部５を介して搬送され，下部ＩＣ保持部材１ａ´に蓄えられる。 ６は操作部で，テスト装置本体７からのシ―ケンス信号に基づいて各装置を駆 動させる。また，テスト装置７からはテストＩＣ２を評価する為の所定のプログ ラムに従って評価テストに必要なテスト信号が加えられる。そして，テスト装置 本体７にはテストヘッド３ｂを介してテストＩＣ２のテストデ―タが加えられる 。このようにして得られるテストデ―タは，テスト装置本体７のデ―タ処理部７ ａで良否の判定，統計演算等の必要な処理がほどこされた後，プリンタ等の外部 出力装置８に出力される。７ｂ，７ｃはテストＩＣ検出部９の出力及びデ―タ処 理部７ａの出力に従って良品，不良品の数をカウントするカウンタである。Reference numeral 4 is a lower shoe rail, and 5 is an unloader portion. The test ICs whose measurement is finished in the measuring portion 3 and which are determined to be good or defective are the lower shoe trail 4 and the unloading portion. It is conveyed through the lower portion 5 and stored in the lower IC holding member 1a '. An operation unit 6 drives each device based on a sequence signal from the test device main body 7. Further, a test signal necessary for the evaluation test is added from the test device 7 according to a predetermined program for evaluating the test IC 2. Then, the test data of the test IC 2 is applied to the test apparatus main body 7 via the test head 3b. The test data obtained in this way is output to an external output device 8 such as a printer after the data processing unit 7a of the test device main body 7 has performed necessary processing such as pass / fail judgment and statistical calculation. To be done. Reference numerals 7b and 7c are counters for counting the number of non-defective products and defective products according to the output of the test IC detection unit 9 and the output of the data processing unit 7a.

【０００４】[0004]

【考案が解決しようとする課題】 ところで，上記の構成において，テストＩＣを測定するに際しては複数の項目 をテストするためにテスト項目１つに対して１つのリレ―を用いて切替えている 。従ってテスト項目が多くなればリレ―の数も多くなり，一つのテストヘッドで は対応できない場合があった。By the way, in the above configuration, when measuring a test IC, one relay is used for each test item in order to test a plurality of items. Therefore, if the number of test items increases, the number of relays also increases, and there are cases where one test head cannot handle it.

【０００５】 また，例えばテストＩＣのオフセット電圧が低い（例えば±１．０μＶ以内） ものをテストする場合には，他の項目をテストする為にリレ―を用い，そのリレ ―の最小起電力が±３μＶであった場合には，リレ―の起電力がテストＩＣのオ フセット電圧を上回っているので測定不可能ということになる。 そのため，従来はオフセット電圧を測定する為にもうひとつテストヘッドを用 意して，一端他の項目のテストが終了した後にヘッドを交換し再度テストＩＣを ハンドラに投入しなければならないという問題があった。Further, for example, when testing a test IC having a low offset voltage (for example, within ± 1.0 μV), a relay is used to test other items, and the minimum electromotive force of the relay is If it is ± 3 μV, the relay electromotive force exceeds the offset voltage of the test IC, which means that measurement is impossible. Therefore, in the past, there was a problem that another test head had to be used to measure the offset voltage, and the head had to be replaced and the test IC re-inserted into the handler after the tests of other items were completed. It was

【０００６】 本考案は上記従来技術の問題点を解決する為に成されたもので，一台の半導体 テスト装置にヘッドを２個設けることにより再投入をするための時間，工数の削 減，及び投入時の品質低下（リ―ドピンが曲がったり，パッケ―ジに傷が付く等 ）の防止をはかった半導体テスト装置を提供することを目的とする。The present invention was made in order to solve the above-mentioned problems of the prior art. By providing two heads in one semiconductor test device, the time for re-inputting and the number of steps can be reduced. It is also an object of the present invention to provide a semiconductor test device that prevents quality deterioration (such as bending of lead pins or damage to the package) at the time of loading.

【０００７】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

上記課題を解決する為に本考案は，被テスト半導体装置をテスト可能な所定の 位置に装着してテストを行い，そのテスト結果の良否別に被テスト半導体を分類 する半導体テスト装置において，被テスト半導体の測定項目が一つのテストヘッ ドでは不可能な場合，前記テスト位置を直列に２箇所設けるとともに，前段のテ ストヘッドで良と判断された被テスト半導体を後段のテストヘッドヘ搬送する手 段と，前記第１のテストヘッドで不良と判断されたものを，その時点で不良品ゾ ―ンに搬送する手段を設けたことを特徴とするものである。 In order to solve the above problems, the present invention provides a semiconductor test device for mounting a semiconductor device under test at a predetermined testable position and performing a test, and classifying the semiconductor under test according to the quality of the test result. If the measurement item of 1 is not possible with one test head, two test positions are provided in series, and a semiconductor device to be tested judged good by the test head of the previous stage is transferred to the test head of the subsequent stage. It is characterized in that a means for conveying what is judged to be defective by the first test head to a defective zone at that time is provided.

【０００８】[0008]

【作用】[Action]

搬送されたテストＩＣは第１のテストヘッドで所定のテストが実行され，良品 の場合は，次段のテスト位置に搬送され，所定のテストが実行される。第１のテ ストヘッドで不良と判断されたものは，不良品ゾ―ンに搬送される。 The conveyed test IC is subjected to a predetermined test by the first test head, and if it is a non-defective product, it is conveyed to the next test position and the predetermined test is executed. What is judged to be defective by the first test head is transported to the defective zone.

【０００９】[0009]

【実施例】【Example】

図１は本考案の一実施例を示す要部平面構成図，図２は図１のヘッド部分の要 部側面図である。これらの図において従来例と同一要素には同一符号を付してあ る。３ａ´は本考案で設けた第２ソケット，３ｂ´は後段のヘッドであり，テス トＩＣ２の搬送方向に直列な位置に所定の間隔を有して設けられている。４ａは 下部シュ―トレ―ル４の側方に平行して配置された第２下部シュ―トレ―ルであ る。１０，１１は第１，第２のストッパでテストＩＣの位置決めとして機能し， 第３，第４ストッパ１２，１３は符号Ｃ1 ，Ｃ2 で示す可動部から所定の間隔を 有する側方に設けられている。 FIG. 1 is a plan view of the essential part of an embodiment of the present invention, and FIG. 2 is a side view of the essential part of the head part of FIG. In these figures, the same elements as those in the conventional example are designated by the same reference numerals. Reference numeral 3a 'is a second socket provided in the present invention, and reference numeral 3b' is a head in the subsequent stage, which are provided at predetermined positions in series in the test IC 2 conveying direction. Reference numeral 4a is a second lower shoe trail which is arranged parallel to the side of the lower shoe trail 4. Numerals 10 and 11 are first and second stoppers which function as positioning of the test IC, and third and fourth stoppers 12 and 13 are provided laterally with a predetermined distance from the movable portions indicated by the symbols C1 and C2. There is.

【００１０】 上記の構成において，一つ目のテストＩＣがＣ1 の可動部に入ってきて第１ス トッパ１０で止まる。テストＩＣ検出器（図４参照）はそのことを検知してデ― タ処理装置７ａに信号を発する。次にテストＩＣ２は押圧部材（図では省略）に より下方の押されてそのリ―ドピンがソケット３ａに挿入される。そして前段の ヘッド３ｂにより従来と同様の所定のテストが実行される。In the above configuration, the first test IC enters the movable part of C1 and stops at the first stopper 10. The test IC detector (see FIG. 4) detects this and sends a signal to the data processing device 7a. Next, the test IC 2 is pushed downward by a pressing member (not shown), and its lead pin is inserted into the socket 3a. Then, a predetermined test similar to the conventional one is executed by the head 3b in the preceding stage.

【００１１】 ここで，項目の一つに不良の判定がなされた場合には，その時点で測定を中止 してソケット３ａからリ―ドピンが抜かれ，テストＩＣ２は例えば空気圧により ガイド１４に沿って第３ストッパ１２の位置まで移送され，第２下部シュ―トレ ―ル４ａを介してアンロ―ダ部５を介して下部ＩＣ保持部材１ａ´の不良品ゾ― ンに移動する。If one of the items is determined to be defective, the measurement is stopped at that point, the lead pin is pulled out from the socket 3a, and the test IC 2 is moved along the guide 14 by the air pressure, for example. 3 is moved to the position of the stopper 12, and is moved to the defective zone of the lower IC holding member 1a 'through the second lower shoe rail 4a and the unloader portion 5.

【００１２】 前段のヘッド３ｂによりすべての項目が良と判定された場合は，第１ストッパ が解除され，テストＩＣ２はＣ2 の可動部へ移動して第２のストッパ１１により 停止する。次にテストＩＣ２は前段の場合と同様に押圧部材により下方に押され ，そのリ―ドピンがソケット３ａ´に挿入され，後段のヘッド３ｂ´により所定 のテストが実行される。そして，このテストにおいても不良と判定された場合は テストＩＣはソケット３ｂ´から抜かれ空気圧を利用した搬送手段により第２下 部シュ―トレ―ル４ａ側に移送される。When all the items are judged to be good by the head 3 b in the preceding stage, the first stopper is released, the test IC 2 moves to the movable part of C 2 and is stopped by the second stopper 11. Next, the test IC 2 is pushed downward by the pressing member as in the case of the former stage, its lead pin is inserted into the socket 3a ', and a predetermined test is executed by the head 3b' of the latter stage. If the test IC is also judged to be defective in this test, the test IC is pulled out from the socket 3b 'and transferred to the second lower shoe trail 4a side by the transfer means utilizing air pressure.

【００１３】 なお，図の例では可動部Ｃ2 のシュ―トレ―ルは第２下部シュ―トレ―ル４ａ の可動部４ａ´に連結房１５を介して連結されており，不良と判定された場合は テストＩＣ２とともに第２シュ―トレ―ル側に移動して第４ストッパで停止する 。そして，不良ＩＣを第２シュ―トレ―ル４ａ側に搬送した後，元の位置に戻る ように設計されている。 なお，後段のヘッドで良と判定された場合はストッパ−１１が解除されテスト ＩＣは下部シュ―トレ―ル４及びアンロ―ダ部５を介して良品ゾ―ンに移送され る。また，テストＩＣ検出器９は２ヘッドに対応してテストＩＣの良否に関連し た信号を読取り，カウンタに信号を送るように設計されているものとする。 なお，測定項目が少なくて１つのテストヘッドしか必要としない場合は，例え ば第２ストッパ１１はオ―プン状態にしておくものとする。In the example shown in the figure, the shoe trail of the movable portion C2 is connected to the movable portion 4a 'of the second lower shoe trail 4a through the connecting chamber 15, and it is determined that the defective portion is defective. In this case, move to the second shoe trail side together with the test IC2 and stop at the fourth stopper. The defective IC is designed to be returned to the original position after being transported to the second shoe trail 4a side. If the head is judged to be good in the subsequent stage, the stopper 11 is released and the test IC is transferred to the good zone through the lower shoe rail 4 and the unloader section 5. It is also assumed that the test IC detector 9 is designed so as to correspond to two heads, read a signal related to the quality of the test IC, and send the signal to the counter. If only one test head is required due to few measurement items, for example, the second stopper 11 should be kept open.

【００１４】[0014]

【考案の効果】[Effect of the device]

以上実施例とともに具体的に説明した様に本考案によれば，一台の半導体テス ト装置にヘッドを２個設けることにより再投入をするための時間，工数の削減， 及び投入時の品質低下の防止をはかった半導体テスト装置を実現することができ る。 According to the present invention, as described in detail with the embodiments above, by providing two heads in one semiconductor test device, the time for reloading is reduced, the man-hour is reduced, and the quality is degraded at the time of loading. It is possible to realize a semiconductor test device that prevents the above.

【図面の簡単な説明】[Brief description of drawings]

【図１】本考案の半導体テスト装置の一実施例を示す要
部構成平面図である。FIG. 1 is a plan view of a main part configuration showing an embodiment of a semiconductor test apparatus of the present invention.

【図２】図１のヘッド部分の要部側面図である。FIG. 2 is a side view of the main part of the head portion of FIG.

【図３】従来の半導体テスト装置の一例を示す外観図で
ある。FIG. 3 is an external view showing an example of a conventional semiconductor test device.

【図４】第３図に示す装置の要部を示す構成説明図であ
る。4 is a structural explanatory view showing a main part of the apparatus shown in FIG.

【符号の説明】 １ ハンドラ １ａ Ｉｃ保持部材 １ｂ ロ―ダ―部 １ｃ 上部シュ―トレ―ル １ｄ エスケ―プ部 ２ 被テスト半導体装置（テストＩＣ） ３ 測定部 ３ａ，３ａ´ ソケット ３ｂ，３ｂ´ テストヘッド ４ 下部シュ―トレ―ル ５ アンロ―ダ部 ６ 操作部 ７ テスト装置本体 ７ａ デ―タ処理部 ７ｂ，７ｃ カウンタ ８ 外部出力装置 ９ テストＩＣ検出器 １０〜１３ ストッパ １４ ガイド １５ 連結棒[Explanation of reference numerals] 1 handler 1a Ic holding member 1b loader section 1c upper shoe rail 1d escape section 2 semiconductor device under test (test IC) 3 measuring section 3a, 3a 'socket 3b, 3b' Test head 4 Lower shoe trail 5 Unloader section 6 Operation section 7 Test device body 7a Data processing section 7b, 7c Counter 8 External output device 9 Test IC detector 10-13 Stopper 14 Guide 15 Connecting rod

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】 被テスト半導体装置をテスト可能な所定
の位置に装着してテストを行い，そのテスト結果の良否
別に被テスト半導体を分類する半導体テスト装置におい
て，被テスト半導体の測定項目が一つのテストヘッドで
は不可能な場合，前記テスト位置を直列に２箇所設ける
とともに，前段のテストヘッドで良と判断された被テス
ト半導体を後段のテストヘッドヘ搬送する手段と，前記
第１のテストヘッドで不良と判断されたものを，その時
点で不良品ゾ―ンに搬送する手段を設けたことを特徴と
する半導体テスト装置。1. A semiconductor test device for mounting a test semiconductor device at a predetermined testable position to perform a test and classifying the test semiconductor according to whether the test result is good or bad. If the test head cannot do so, two test positions are provided in series, and a means for transporting the semiconductor under test judged to be good by the test head in the previous stage to the test head in the subsequent stage and the first test head are used. A semiconductor test device characterized by being provided with means for conveying what is determined to be defective to the defective zone at that time.