JPH05144823A - 高密度バンプ形成方法 - Google Patents

高密度バンプ形成方法

Info

Publication number
JPH05144823A
JPH05144823A JP3326886A JP32688691A JPH05144823A JP H05144823 A JPH05144823 A JP H05144823A JP 3326886 A JP3326886 A JP 3326886A JP 32688691 A JP32688691 A JP 32688691A JP H05144823 A JPH05144823 A JP H05144823A
Authority
JP
Japan
Prior art keywords
forming method
bump
wafer
bump forming
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3326886A
Other languages
English (en)
Inventor
Hiroshi Yanagihara
浩 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP3326886A priority Critical patent/JPH05144823A/ja
Publication of JPH05144823A publication Critical patent/JPH05144823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ウェハー上のパッド部に導電回路のバンプを
容易に高密度に形成でき、またバンプのばらつきが少な
くしかも工程を短縮できて能率良く安価にバンプを形成
でき、さらに弾性変形が可能で、ガラスエポキシのプリ
ント基板にウェハーのチップを実装した後熱膨張、収縮
に伴う歪の吸収が可能で、剪断による破断も抑制でき、
長寿命化を達成できるという高密度バンプを形成する方
法を提供する。 【構成】 ウェハー１上の各チップの周辺に配設された
多数のパッド部３の外側又は内側付近に感光性ポリイミ
ドにより断面枕木状のバンプ高さのクッション部６を形
成し、次にウェハー全面にスパッタリングにより導電膜
を形成し、然る後この導電膜をフォトプロセス、エッチ
ングを行い各パッド部３の表面からクッション部６の表
面まで導電回路１０を形成する高密度バンプ１１形成方
法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の半導体素子
を、プリント基板に実装する為に、ＴＡＢ、フリップチ
ップ方式におけるバンプをウェハー上に高密度に形成す
る方法に関する。
【０００２】
【従来の技術】従来、バンプをウェハー上に形成するに
は、完成後の半導体素子からなるウェハー上の各チップ
の周辺に配設された電気的接続部であるパッド上に、密
着力保持、金属間の拡散防止等の目的のバリヤーメタル
層を形成し、そのバリヤーメタル層の上に電解メッキ法
によりＡｕ、Ｐｂ−Ｓｎ、Ｃｕ等のメタルバンプを形成
していた。
【０００３】他にガラス基板等に、予めメタルバンプを
形成し、これをＴＡＢテープに写す方法もあった。ま
た、ストレートバンプの形成方法として、バンプ高さ以
上の厚膜レジストをウェハー上にコーティングし、露
光、現像工程で凹パターンを形成する方法もあった。こ
れら従来のバンプ形成方法で、高密度のバンプを形成し
ようとすると、バンプサイズの微小化、狭ピッチ化を進
めることになる。しかし、従来のバンプ形成方法では、
メッキ用レジストの形成工程において、例えば幅20μ
ｍ、深さ25μｍの凹部を形成すること及び隣りの凹部と
の壁の厚みを10μｍに形成することは不可能で、幅50μ
ｍ、深さ25μｍ、ピッチ80μｍが限界で、今後要求され
るバンプの高密度化への対応ができない。
【０００４】
【発明が解決しようとする課題】そこで本発明は、ウェ
ハー上のパッド部に導電回路のバンプを高密度に形成す
る方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の高密度バンプ形成方法は、ウェハー上の各チ
ップの周辺に配設された多数のパッド部の外側又は内側
付近に、感光性ポリイミドにより断面枕木状のバンプ高
さのクッション部を形成し、次にウェハー全面にスパッ
タリングにより導電膜を形成し、然る後この導電膜をフ
ォトプロセス、エッチングして各パッド部の表面からク
ッション部の表面まで導電回路を形成してバンプを得る
ことを特徴とするものである。
【０００６】
【作用】上記のように本発明の高密度バンプ形成方法で
は、多数のパッド部の外側又は内側付近に、感光性ポリ
イミドにより断面枕木状のバンプ高さのクッション部を
形成するので、このクッション部はなだらかであり、次
にウェハー全面にスパッタリングにより導電膜を形成し
た際、下地に対する追従性が良く、クッション部に良好
に密着する。また、この導電膜をフォトプロセス、エッ
チングして各パッド部の表面からクッション部の表面ま
で導電回路に形成するのであるから、この導電回路のバ
ンプは、通常の薄い感光性レジストを用いる技術で高密
度化できる。しかも湿式メッキを行わないので、バンプ
のばらつきが少なく、しかも工程が短縮されて能率良く
安価にバンプを形成できる。
【０００７】
【実施例】本発明の高密度バンプ形成方法の一実施例を
図によって説明すると、図１に示すようにシリコンウェ
ハー１の各チップ２の周辺にＡｌ−Ｓｉ１wt％のパッド
部（ＬＳＩ回路の終端電気的接続部）３が多数設けられ
ている。このシリコンウェハー１上に図２に示すように
感光性ポリイミド４を40μｍスピンコートし、次に図３
に示すように各チップ２の周辺のパッド部３を、透明石
英ガラス板にＣｒによりパターンを形成したマスク・パ
ターン５にてマスキングし、図４に示すように紫外線ラ
ンプによりＵＶ光を照射して露光した後、図５に示すよ
うに現像し、次いでＮ2 雰囲気中で１時間焼成（キュ
ア）して図６に示すように収縮により高さ20μｍ、幅 1
00μｍとなった断面枕木状のクッション部６を形成し
た。次にウェハー１全面にＴｉ1000Å、Ｐｄ3000Å、Ａ
ｕ3000Åをスパッタリングして図７に示すように導電膜
７を形成した。次いでこの導電膜７上に図８に示すよう
にフォトレジスト８を 1.3μｍスピンコートし、次に図
９に示すように各パッド部３からクッション部６の表面
まで、透明石英ガラス板にＣｒによりパターンを形成し
たマスクパターン９にてマスキングし、紫外線ランプに
よりＵＶ光を照射して露光した後、図10に示すように現
像し、次いでエッチングして不要部の導電膜７を図11に
示すように除去し、然る後図12に示すようにレジスト８
を剥離し、各パッド部３の表面からクッション部６の表
面まで導電回路10を形成してバンプ11を得た。こうして
得たバンプ11のチップ２における配列、形状は図13に示
す通りである。尚、図13中の区画線ｌはウェハー１にお
けるチップ２の切断線である。このようにしてウェハー
１上の各チップの周辺のパッド部３に形成したバンプ11
は、幅25μｍ、高さ20.7μｍ、ピッチ40μｍで、高密度
化できた。
【０００８】一方、従来のバンプ形成方法を図によって
説明すると、図１に示すように多数のチップ２の周辺に
夫々Ａｌ−Ｓｉ１wt％のパッド部３が設けられているシ
リコンウェハー１の全面に、図14に示すようにＴｉ1000
Å、Ｐｄ3000Å、Ａｕ3000Åをスパッタリングしてバリ
ヤーメタル層12を形成した。次にその上に図15に示すよ
うに感光性レジスト13を25μｍスピンコートし、パッド
部３のみを開口させるようにフォトリソグラフにより図
16に示すように感光性レジスト13をパターニングした。
次いで図17に示すようにバリヤーメタル層12をメッキ用
電極として湿式メッキ法により開口部に20μｍ厚のＡｕ
バンプ14を形成した。次に図18に示すように感光性レジ
スト13を剥離し、図19に示すように全面に感光性レジス
ト15を塗布し、Ａｕバンプ14を被うようにフォトリソグ
ラフにより図20に示すように感光性レジスト15をパター
ニングした。次いでパターニングされた感光性レジスト
15をマスクに、バリヤーメタル層12を図21に示すように
エッチングした。然る後Ａｕバンプ14を被っていた感光
性レジスト15を剥離して図22に示すようにＡｕバンプ14
の形成を完了させた。このＡｕバンプ14のチップ２に於
ける配列、形状は図23に示す通りである。尚、図23中の
区画線ｌはウェハー１におけるチップ２の切断線であ
る。
【０００９】このようにしてウェハー１上の各周辺のパ
ッド部３上に形成したバンプ14は、幅50μｍ、高さ20.7
μｍ、ピッチ80μｍが限界で、これ以下にバンプサイズ
の微小化、狭ピッチ化は不可能であった。
【００１０】尚、前記実施例では各チップ２の周辺のパ
ッド部３の外側にクッション部６を形成したが、パッド
部３の内側に形成しても良いものである。また前記実施
例ではクッション部６がパッド部３の外周側で連続して
いるが、各パッド部３毎に外側又は内側で独立していて
も良いものである。
【００１１】
【発明の効果】以上の説明で判るように本発明の高密度
バンプ形成方法によると、通常の薄い感光性レジストを
用いる技術で導電回路のバンプを容易に高密度に形成で
きる。また湿式メッキ工程が無いので、バンプのばらつ
きが少なく、しかも工程が短縮されて能率良く且つ安価
にバンプを形成できる。さらに導電回路の下側にクッシ
ョン部を形成しているので、弾性変形が可能で、ガラス
エポキシのプリント基板に半導体素子からなるウェハー
のチップを実装した後熱膨張、収縮に伴う歪の吸収が可
能で、剪断による破断も抑制でき、長寿命化を達成でき
るバンプを得ることができる。
【図面の簡単な説明】
【図１】各チップの周辺にパッド部が多数設けられたシ
リコンウェハーを示す斜視図である。
【図２】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図３】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図４】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図５】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図６】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図７】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図８】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図９】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図10】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図11】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図12】本発明の高密度バンプ形成方法の一実施例の工
程を示す図である。
【図13】本発明の高密度バンプ形成方法によって得られ
たバンプのシリコンウェハーのチップにおける配列、形
状を示す斜視図である。
【図14】従来のバンプ形成方法の工程を示す図である。
【図15】従来のバンプ形成方法の工程を示す図である。
【図16】従来のバンプ形成方法の工程を示す図である。
【図17】従来のバンプ形成方法の工程を示す図である。
【図18】従来のバンプ形成方法の工程を示す図である。
【図19】従来のバンプ形成方法の工程を示す図である。
【図20】従来のバンプ形成方法の工程を示す図である。
【図21】従来のバンプ形成方法の工程を示す図である。
【図22】従来のバンプ形成方法の工程を示す図である。
【図23】従来のバンプ形成方法によって得られたバンプ
のシリコンウェハーのチップにおける配列、形状を示す
斜視図である。
【符号の説明】
１ ウェハー ２ チップ ３ パッド部 ４ 感光性ポリイミド ５ マスク・パターン ６ クッション部 ７ 導電膜 ８ フォトレジスト ９ マスクパターン 10 導電回路 11 バンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ウェハー上の各チップの周辺に配設され
    た多数のパッド部の外側又は内側付近に、感光性ポリイ
    ミドにより断面枕木状のバンプ高さのクッション部を形
    成し、次にウェハー全面にスパッタリングにより導電膜
    を形成し、然る後この導電膜をフォトプロセス、エッチ
    ングして各パッド部の表面からクッション部の表面まで
    導電回路を形成してバンプを得ることを特徴とする高密
    度バンプ形成方法。
JP3326886A 1991-11-15 1991-11-15 高密度バンプ形成方法 Pending JPH05144823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3326886A JPH05144823A (ja) 1991-11-15 1991-11-15 高密度バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3326886A JPH05144823A (ja) 1991-11-15 1991-11-15 高密度バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH05144823A true JPH05144823A (ja) 1993-06-11

Family

ID=18192846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3326886A Pending JPH05144823A (ja) 1991-11-15 1991-11-15 高密度バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH05144823A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0689240A1 (en) * 1994-05-06 1995-12-27 Industrial Technology Research Institute Bonded structure and methods for forming this structure
US5668410A (en) * 1994-01-31 1997-09-16 Casio Computer Co., Ltd. Projecting electrode structure having a double-layer conductive layer
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
WO1998052225A1 (en) * 1997-05-13 1998-11-19 Chipscale, Inc. An electronic component package with posts on the active surface
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6414585B1 (en) 1997-05-13 2002-07-02 Chipscale, Inc. Integrated passive components and package with posts
DE10126296A1 (de) * 2001-05-30 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie elektronisches Bauelement
US6555415B2 (en) 1999-06-17 2003-04-29 Infineon Technologies Ag Electronic configuration with flexible bonding pads
US6936928B2 (en) 2000-03-23 2005-08-30 Infineon Technologies Ag Semiconductor component and method for its production
JP2006098637A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP2007059514A (ja) * 2005-08-23 2007-03-08 Seiko Epson Corp 半導体装置
DE102005056569A1 (de) * 2005-11-25 2007-06-06 Infineon Technologies Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
JP2007149865A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 半導体装置、及び、電子機器の製造方法
DE10045043B4 (de) * 1999-09-13 2008-01-10 Sharp K.K. Halbleiterbauteil und Verfahren zu dessen Herstellung
US7462940B2 (en) * 2006-01-11 2008-12-09 Infineon Technologies Ag Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668410A (en) * 1994-01-31 1997-09-16 Casio Computer Co., Ltd. Projecting electrode structure having a double-layer conductive layer
EP0689240A1 (en) * 1994-05-06 1995-12-27 Industrial Technology Research Institute Bonded structure and methods for forming this structure
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
GB2341277A (en) * 1997-05-13 2000-03-08 Chipscale Inc An electronic component package with posts on the active surface
US6954130B2 (en) 1997-05-13 2005-10-11 Chipscale, Inc. Integrated passive components and package with posts
US6414585B1 (en) 1997-05-13 2002-07-02 Chipscale, Inc. Integrated passive components and package with posts
GB2341277B (en) * 1997-05-13 2002-08-21 Chipscale Inc An electronic component package with posts on the active surface
US6833986B2 (en) 1997-05-13 2004-12-21 Chipscale, Inc. Integrated passive components and package with posts
WO1998052225A1 (en) * 1997-05-13 1998-11-19 Chipscale, Inc. An electronic component package with posts on the active surface
US6946734B2 (en) 1997-05-13 2005-09-20 Chipscale, Inc. Integrated passive components and package with posts
US6555415B2 (en) 1999-06-17 2003-04-29 Infineon Technologies Ag Electronic configuration with flexible bonding pads
DE10045043B4 (de) * 1999-09-13 2008-01-10 Sharp K.K. Halbleiterbauteil und Verfahren zu dessen Herstellung
US6936928B2 (en) 2000-03-23 2005-08-30 Infineon Technologies Ag Semiconductor component and method for its production
DE10126296A1 (de) * 2001-05-30 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie elektronisches Bauelement
DE10126296B4 (de) * 2001-05-30 2008-04-17 Qimonda Ag Verfahren zur Herstellung eines elektronischen Bauelements
JP2006098637A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP4539268B2 (ja) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 実装構造体
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device
JP2007059514A (ja) * 2005-08-23 2007-03-08 Seiko Epson Corp 半導体装置
DE102005056569A1 (de) * 2005-11-25 2007-06-06 Infineon Technologies Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
JP2007149865A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 半導体装置、及び、電子機器の製造方法
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
US7462940B2 (en) * 2006-01-11 2008-12-09 Infineon Technologies Ag Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same

Similar Documents

Publication Publication Date Title
JPH05144823A (ja) 高密度バンプ形成方法
US5935763A (en) Self-aligned pattern over a reflective layer
US4293637A (en) Method of making metal electrode of semiconductor device
KR960016007B1 (ko) 반도체 칩 범프의 제조방법
JP3258740B2 (ja) 突起電極を有する半導体装置の製造方法
TWI239608B (en) Semiconductor device and the manufacturing method thereof, and semiconductor wafer
US7420274B2 (en) Method for forming a redistribution layer in a wafer structure
US5200300A (en) Methods for forming high density multi-chip carriers
KR100432794B1 (ko) 배선 패턴을 형성하는 공정
JP2806370B2 (ja) パターン形成方法
JP2001156093A (ja) 半導体装置の製造方法
KR950001298B1 (ko) 와이어 본딩 패드 형성방법
JP2625967B2 (ja) 印刷配線板
JP2000232092A (ja) 半導体装置の製造方法および半導体装置
JPH05315732A (ja) 配線基板の製造方法
JPS62245251A (ja) レジストパタ−ン形成方法
JPH09232321A (ja) バンプ電極及びその製造方法
JP3526529B2 (ja) 半導体装置の製造方法
JPH06151351A (ja) 電極形成方法
KR100326430B1 (ko) 감광막패턴형성방법
JPH05190545A (ja) ビアホール形成方法
JPH07254643A (ja) 半導体集積回路装置及びその製造方法
JP2008258439A (ja) 半導体装置の製造方法
JP2833315B2 (ja) Ｔａｂ用テープキャリア
JPH0653222A (ja) バンプ電極の形成方法