JPH05141955A - 位置検出装置及び時間測定装置 - Google Patents

Abstract

(57)【要約】 【目的】 移動体の移動位置を検出するに際して、所定
周期で出力される位置データの検出精度（分解能）を大
幅に向上させる。 【構成】第１の絶対位置検出手段は、移動体の位置に応
じて電気的に位相シフトされた出力交流信号を生じ、こ
の出力交流信号のゼロクロス時点における電気的位相角
の変化に対応してカウンタ回路をサンプリングし、サン
プリングされたカウント値を移動体の絶対位置データと
して出力する。第２の絶対位置検出手段は、カウンタ回
路のカウントアップ処理の基準となるクロック信号の一
周期よりも小さな時間だけ遅延した遅延クロック信号を
１個以上生成し、この遅延クロック信号に基づいて出力
交流信号のゼロクロス時点をクロック信号の一周期より
も小さな単位時間で測定し、その測定時間を絶対位置デ
ータとしてサンプリング処理されたカウント値に付加し
て出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】第１の本発明は、移動体の移動に
よって生じた磁気抵抗変化を出力交流信号の電気的位相
角の変化として検出する位相シフト方式の位置検出装置
に関する。第２の本発明は上記位相シフト方式の位置検
出装置等に用いられるトリガパルスの入力時点を測定す
る時間測定装置に関する。

【０００２】

【従来の技術】磁気抵抗変化を利用した位置検出装置と
してはマイクロシンといわれる回転形差動トランスが従
来からよく知られている。これは、回転位置を電圧レベ
ルに変換するものであるため、外乱による影響を受け易
く誤差が生じ易いという欠点を有する。例えば、温度変
化の影響を受けてコイルの抵抗が変化し、これによって
検出信号レベルが変動したり、また、検出器からその検
出信号を利用する回路までの信号伝送路におけるレベル
の減衰量がその伝送距離によってまちまちであり、さら
に、ノイズによるレベル変動がそのまま検出誤差となっ
て顕れてしまうなどといった欠点を有している。

【０００３】そこで、本発明の出願人は、外乱等による
出力レベルの変動に影響されることなく正確に回転位置
を検出することのできる位相シフト方式の回転位置検出
装置を先に提案している（特開昭５７−６０２１２号公
報、特開昭５７−８８３１７号公報、特公昭６２−５８
４４５号公報等）。また、本発明の出願人は、この回転
位置検出装置と同じ原理による位相シフト方式の直線位
置検出装置も提案している（実開昭５７−１３４６２２
号公報、実開昭５７−１５１５０３号公報、実開昭５７
−１３５９１７号公報、実開昭５８−１３６７１８号公
報又は実開昭５９−１７５１０５号公報）。

【０００４】図１０及び図１１は、本発明の出願人が先
に提案した回転位置検出装置の概略構成を示す図であ
る。図１０は回転位置検出装置のセンサ部を示す図であ
る。このセンサ部は、回転軸の垂直方向（回転軸を中心
とする法線方向）に突出した複数の極Ａ〜Ｄが円周方向
に所定間隔（９０度）で設けられたステータ１１ａと、
各極Ａ〜Ｄによって取り囲まれたステータ１１ａの空間
内に挿入されたロータ１１ｂとを備えている。すなわ
ち、ステータ１１ａは、ロータ１１ｂの外周面に対向し
て設けられている。

【０００５】ロータ１１ｂは、回転角度に応じて各極Ａ
〜Ｄのリラクタンスを変化させる形状及び材質からな
り、一例として回転軸に対して中心の偏心した円柱体で
構成されている。ステータ１１ａの各極Ａ〜Ｄには、１
次コイル１Ａ〜１Ｄ及び２次コイル２Ａ〜２Ｄがそれぞ
れ巻回されている。そして、ロータ１１ｂを挟んで互い
に対向する２つの極Ａと極Ｃの第１の対及び極Ｂと極Ｄ
の第２の対はそれぞれが差動的に動作するようにコイル
が巻かれており、かつ差動的なリラクタンス変化が生じ
るように構成されている。

【０００６】第１の極の対（極Ａ，Ｃ）に巻かれている
１次コイル１Ａ及び１Ｃは、正弦波信号ｓｉｎωｔで励
磁され、第２の極の対（極Ｂ，Ｄ）に巻かれている１次
コイル１Ｂ及び１Ｃは余弦波信号ｃｏｓωｔで励磁され
ている。その結果、２次コイル２Ａ〜２Ｄからは、それ
らの合成出力信号Ｙが得られる。この合成出力信号Ｙ
は、図１２に示すように、基準信号となる１次交流信号
（１次コイルの励磁信号）ｓｉｎωｔに対して、ロータ
１１ｂの回転角度θに応じた電気的位相角度だけ位相シ
フトした信号Ｙ＝ｓｉｎ（ωｔ−θ）である。

【０００７】上述のような誘導型の位相シフト方式の位
置検出装置を用いる場合には、１次交流信号ｓｉｎωｔ
又はｃｏｓωｔを発生する基準信号発生部と、合成出力
信号Ｙの電気的位相ずれθを測定しロータ１１ｂの位置
データを算出する位相差検出部とからなる位置センサ変
換手段が必要である。

【０００８】図１１は回転位置検出装置の位置センサ変
換手段の構成例を示す図である。図１１において、位置
センサ変換手段は基準交流信号ｓｉｎωｔ及びｃｏｓω
ｔを発生する基準信号発生部と、２次コイル２Ａ〜２Ｄ
の合成出力信号Ｙ＝ｓｉｎ（ωｔ−θ）と基準交流信号
ｓｉｎωｔとの間の位相差θを検出する位相差検出部と
からなる。

【０００９】この位相差検出部は、位相差θを検出する
ために、基準交流信号ｓｉｎωｔと合成出力信号Ｙ＝ｓ
ｉｎ（ωｔ−θ）との間の時間差を測定している。位相
差θは、基準交流信号の一周期Ｔｃに対する基準交流信
号ｓｉｎωｔと合成出力信号Ｙとの間の時間差の割合に
２πラジアンを乗じた値だからである。従って、位相差
検出部は、基準交流信号ｓｉｎωｔと合成出力信号Ｙと
の間の時間差を同期カウンタのカウンタ値Ｎｙとして測
定し、それを位相差θとして出力している。

【００１０】基準信号発生部はクロック発振器１２、同
期カウンタ１３、ＲＯＭ１４ａ，１４ｂ、Ｄ／Ａ変換器
１５ａ，１５ｂ及びアンプ１６ａ，１６ｂからなり、位
相差検出部はアンプ１７、ゼロクロス回路１８及びラッ
チ回路１９からなる。クロック発振器１２は高速でかつ
正確な発振周波数の基準クロック信号ＣＬｘを発生する
ものであり、この基準クロック信号ＣＬｘに基づいて他
の回路は動作する。基準クロック信号ＣＬｘの周波数ｆ
ｘは４０．９６ＭＨｚであり、その周期Ｔｘは約２４．
４ｎｓである。

【００１１】同期カウンタ１３はクロック発振器１２の
基準クロック信号ＣＬｘをカウントする巡回型のカウン
タであり、そのカウント値Ｎｙをアドレス信号としてＲ
ＯＭ１４ａ，１４ｂ及び位相差検出部のラッチ回路１９
に出力する。基準クロック信号ＣＬｘの発振周波数ｆｘ
及び同期カウンタ１３の巡回カウント値（最大カウント
値）Ｎｘによって、基準交流信号ｓｉｎωｔの周波数、
即ち１次キャリア周波数ｆｃが決定する。

【００１２】例えば、基準クロック信号ＣＬｘの発振周
波数ｆｘが４０．９６ＭＨｚで巡回カウント値Ｎｘが４
０９６であれば、１次キャリア周波数ｆｃは１０ｋＨｚ
（＝４０．９６ＭＨｚ÷４０９６）となり、巡回カウン
ト値Ｎｘが８１９２の場合は、１次キャリア周波数ｆｃ
は５ｋＨｚ（＝４０．９６ＭＨｚ÷８１９２）となる。
図１２は、巡回カウント値Ｎｘが８１９２の場合の基準
交流信号ｓｉｎωｔ、合成出力信号Ｙ＝ｓｉｎ（ωｔ−
θ）及び基準クロック信号ＣＬｘとの関係を示す図であ
る。

【００１３】ＲＯＭ１４ａ及び１４ｂは基準交流信号ｓ
ｉｎωｔ及びｃｏｓωｔに対応した振幅データを記憶し
ており、同期カウンタ１３からのアドレス信号（カウン
ト値Ｎｙ）に応じて基準交流信号の振幅データを発生す
る。ＲＯＭ１４ａはｃｏｓωｔの振幅データを、ＲＯＭ
１４ｂはｓｉｎωｔの振幅データを記憶している。従っ
て、ＲＯＭ１４ａ及び１４ｂは同期カウンタ１３から同
じアドレス信号を入力することによって、２種類の基準
交流信号ｓｉｎωｔ及びｃｏｓωｔを出力する。なお、
同じ振幅データのＲＯＭを位相のそれぞれ異なるアドレ
ス信号で読み出しても同様に２種類の基準交流信号ｓｉ
ｎωｔ及びｃｏｓωｔを得ることができる。

【００１４】Ｄ／Ａ変換器１５ａ及び１５ｂはＲＯＭ１
４ａ及び１４ｂからのデジタルの振幅データをアナログ
信号に変換してアンプ１６ａ及び１６ｂに出力する。ア
ンプ１６ａ及び１６ｂはＤ／Ａ変換器１５ａ及び１５ｂ
からのアナログ信号を増幅し、それを基準交流信号ｓｉ
ｎωｔ及びｃｏｓωｔとして１次コイル１Ａ，１Ｃ及び
１Ｂ，１Ｄのそれぞれに印加する。同期カウンタ１３の
巡回カウント値がＮｘの場合、そのカウント値Ｎｘが基
準交流信号ｓｉｎωｔ及びｃｏｓωｔの一周期Ｔｃ（２
００μｓ）に相当し、同期カウンタ１３が１カウントア
ップするにはＴｃ／Ｎｘ（＝２４．４ｎｓ）の時間に相
当する位相角の変化が必要である。このことは、そのカ
ウント値Ｎｘが基準交流信号の最大位相角２πラジアン
（３６０度）に相当し、同期カウンタ１３が１カウント
アップするということは２π／Ｎｘラジアンに相当する
位相角だけ回転位置が変化したということを示す。

【００１５】アンプ１７は２次コイル２Ａ〜２Ｄに誘起
された２次電圧の合成値を増幅して、ゼロクロス回路１
８に出力する。ゼロクロス回路１８は回転位置検出装置
の２次コイル２Ａ〜２Ｄに誘起された合成出力信号（２
次電圧）Ｙ＝ｓｉｎ（ωｔ−θ）が負電圧から正電圧へ
と変化するゼロクロス点を検出し、トリガパルスＴＧＰ
をフリップフロップ回路２０のＤ端子に出力する。

【００１６】フリップフロップ回路２０は、クロック発
振器１２の基準クロック信号ＣＬｘをクロック端子Ｃ
に、ゼロクロス回路１８のトリガパルスＴＧＰをＤ端子
に入力し、トリガパルスＴＧＰの入力後の基準クロック
ＣＬｘの立上りに同期してラッチパルスＬＰを出力す
る。このラッチパルスＬＰは同期カウンタ１３のカウン
ト値の安定した時点すなわちカウントアップ処理のちょ
うど中間点で立ち上がるようなパルスである。

【００１７】ラッチ回路１９は基準交流信号の立上りの
基準クロック信号ｆｘにてスタートした同期カウンタ１
３のカウント値Ｎｙをフリップフロップ回路２０からの
ラッチパルスＬＰを入力した時点でラッチする。従っ
て、ラッチ回路１９にラッチされたカウント値Ｎｙはち
ょうど基準交流信号と合成出力信号（合成２次出力）と
の間の時間差すなわち位相差θである。

【００１８】すなわち、２次コイル２Ａ〜２Ｄの合成出
力信号Ｙ＝ｓｉｎ（ωｔ−θ）は、ゼロクロス回路１８
に与えられる。ゼロクロス回路１８は合成出力信号Ｙの
振幅値が負電圧から正電圧へと変化するタイミングに同
期してトリガパルスＴＧＰをフリップフロップ回路２０
に出力する。フリップフロップ回路２０は基準クロック
ＣＬｘの立上りに同期したラッチパルスＬＰをラッチ回
路１９に出力する。すると、ラッチ回路１９は、図１２
のようにラッチパルスＬＰの立ち上がりに応じて同期カ
ウンタ１３のカウント値Ｎｙをラッチする。

【００１９】このとき、同期カウンタ１３が一巡する周
期と正弦波信号ｓｉｎωｔの１周期Ｔｃとは一致してい
るので、ラッチ回路１９には基準交流信号ｓｉｎωｔと
合成出力信号Ｙ＝ｓｉｎ（ωｔ−θ）との間の時間差に
対応したカウント値Ｎｙがラッチされることとなる。従
って、ラッチ回路１９は、ラッチされたカウント値Ｎｙ
をデジタルの位置データとして出力する。この位置デー
タＮｙに２π／Ｎｘを乗じることによって、ロータ１１
ｂの回転方向における回転位置を算出することができ
る。このように、位相シフト方式の位置検出装置は基準
交流信号ｓｉｎωｔと合成出力信号Ｙ＝ｓｉｎ（ωｔ−
θ）との位相差θに対応した時間差をカンウタ回路を用
いて測定し、そのカウント値を回転位置データとして出
力している。

【００２０】

【発明が解決しようとする課題】上述のような位相シフ
ト方式の位置検出装置は、ゼロクロス回路１８がトリガ
パルスＴＧＰを出力後、基準クロックＣＬｘの最初の立
上りに同期してフリップフロップ回路２０がラッチパル
スＬＰを出力した時点で同期カウンタ１３のカウント値
をラッチし、それを位置データＮｙとして出力してい
る。

【００２１】すなわち、位相シフト方式の位置検出装置
は、図１２のクロック発振器１２の発振周波数ｆｘが４
０．９６ＭＨｚで、同期カウンタ１３の巡回カウント値
Ｎｘが８１９２の場合には、１回転（２πラジアン）を
８１９２分割した検出精度（分解能）の位置データを約
０．２ｍｓ（２００μｓ）毎に出力し、また、同期カウ
ンタ１３の巡回カウント値Ｎｘが４０９６の場合には、
１回転（２πラジアン）を４０９６分割した検出精度
（分解能）の位置データを約０．１ｍｓ（１００μｓ）
毎に出力している。

【００２２】このように位置検出装置の検出精度（分解
能）は同期カウンタ１３の巡回カウント値Ｎｘに依存す
る値なので、検出精度を向上させるためには、単純に巡
回カウント値Ｎｘを大きくしてやればよい。ところが、
巡回カウント値Ｎｘを単純に大きくすると位置データの
出力周期が大きく（１次キャリア周波数ｆｃが小さく）
なるために、リアルタイムな位置決め制御システム等に
使用できなくなる。そこで、１次キャリア周波数ｆｃを
小さくすることなく、巡回カウント値を大きくするに
は、基準クロック信号ＣＬｘの発振周波数ｆｘを大きく
してやればよい。ところが、発振周波数を約４０ＭＨｚ
の２倍以上のクロックに設定した場合、その周波数で正
確に動作する電子部品（カウンタ回路等）が存在しなく
なるために、基準クロックＣＬｘの発振周波数数ｆｘを
上げることは現実的には困難である。

【００２３】従って、現状の位置検出装置では、基準ク
ロックＣＬｘの発振周波数ｆｘを４０．９６ＭＨｚ、同
期カウンタ１３の巡回カウント値Ｎｘを８１９２又は４
０９６に設定し、１次キャリア周波数ｆｃを５又は１０
ＫＨｚとして使用している。従って、このような位相シ
フト方式の回転位置検出装置をモータの回転軸に取り付
けた場合、次のような問題が生じる。図１３は回転位置
検出装置の基準交流信号ｓｉｎωｔと、その合成出力信
号Ｙとの関係を示す図である。

【００２４】基準交流信号ｓｉｎωｔと合成出力信号Ｙ
との間の位相差θは、モータの回転に応じてθ，２θ，
３θ・・・のように徐々に大きくなる。この位相差θ
は、ラッチパルスＬＰに同期して約０．２ｍｓ毎にサン
プリングされる同期カウンタ１３のカウント値Ｎｙ（回
転軸の回転角度）であり、モータの回転速度に依存する
値である。従って、モータ（回転軸）の回転速度が大き
い場合には位相差θは大きくなり、回転速度が小さい場
合には位相差θは小さくなる。

【００２５】図１３において、位置データＤＡ４〜ＤＡ
０は、１次キャリア周波数ｆｃが５ＫＨｚでモータの回
転速度が３０ｒｐｍの場合にラッチ回路１９から出力さ
れる位置データＮｙの下位５ビットを示し、位置データ
ＤＢ４〜ＤＢ０はモータの回転速度が４０ｒｐｍの場合
に出力される位置データＮｙの下位５ビットを示す。

【００２６】１次キャリア周波数ｆｃが５ＫＨｚでモー
タの回転速度が３０ｒｐｍの場合に、０．２ｍｓの間に
回転移動する回転位置データの値は２π×３０÷（６０
×５０００）＝π／５０００ラジアンであり、同期カウ
ンタ１３の１カウント値に相当する回転位置データの値
は２π／８１９２（＝π／４０９６）ラジアンであり、
０．２ｍｓの間に回転移動する回転位置データの値の方
が同期カウンタ１３の１カウント値に相当する回転位置
データの値よりも小さい。すなわち、基準交流信号ｓｉ
ｎωｔと合成出力信号Ｙとの間の位相差θに相当する時
間差が発振周波数ｆｘの周期Ｔｘよりも小さい。

【００２７】従って、位置検出装置がラッチパルスＬＰ
に同期して位置データを出力しても、位置データとして
は変化しない部分が生じる。例えば、第０及び第１番目
のラッチパルスＬＰでは位置データＤＡ４〜ＤＡ０は
『０００００』であり、第５及び第６番目のラッチパル
スＬＰでは位置データＤＡ４〜ＤＡ０は『００１００』
であり、第１１及び第１２番目のラッチパルスＬＰでは
位置データＤＡ４〜ＤＡ０は『０１００１』であり、第
１６及び第１７番目のラッチパルスＬＰでは位置データ
ＤＡ４〜ＤＡ０は『０１１０１』であり、第２１及び第
２２番目、第２６及び第２７番目のラッチパルスＬＰに
ついても同様に位置データＤＡ４〜ＤＡ０は変化してい
ない。

【００２８】しかしながら、実際にモータは一定速度
（ここでは３０ｒｐｍ）で回転しているのであるから、
約０．２ｍｓ毎に出力される位置データにおいて変化す
る部分と変化しない部分とが生じることはおかしい。こ
れは、位相差θに相当する時間差が発振周波数ｆｘの周
期Ｔｘよりも小さいからである。従って、実際にモータ
は一定速度（ここでは３０ｒｐｍ）で回転しているにも
かかわらず、位置データ上ではあたかもモータは回転し
ていないかのようになる。

【００２９】一方、１次キャリア周波数ｆｃが５ＫＨｚ
でモータの回転速度が４０ｒｐｍの場合に、同期カウン
タ１３の１カウント値に相当する回転位置データの値は
同様にπ／４０９６ラジアンであるが、０．２ｍｓの間
に回転移動する回転位置データの値は２π×４０÷（６
０×５０００）＝π／３７５０ラジアンとなり、回転速
度３０ｒｐｍの場合よりも大きい値である。すなわち、
回転速度４０ｒｐｍの場合は、０．２ｍｓの間に回転移
動する回転位置データの値の方が同期カウンタ１３の１
カウント値に相当する回転位置データの値よりも大きく
なっており、基準交流信号ｓｉｎωｔと合成出力信号Ｙ
との間の位相差θに相当する時間差が発振周波数ｆｘの
周期Ｔｘよりも大きい。従って、ラッチパルスＬＰが出
力される毎に同期カウンタ１５は前回のカウント値より
も少なくとも一回はカウントアップ処理しているため、
前述の回転速度３０ｒｐｍの場合とは逆にラッチパルス
ＬＰの出力毎に変化した位置データＮｙが出力されるよ
うになる。

【００３０】なお、クロック発振器１２の発振周波数ｆ
ｘが４０．９６ＭＨｚで１次キャリア周波数ｆｃが５Ｋ
Ｈｚの場合に、このように位置データが変化しないとい
う現象が生じるのは、回転速度Ｎｒが約３６．６ｒｐｍ
よりも小さい時である。すなわち、０．２ｍｓの間に回
転移動する回転位置データの値が同期カウンタ１３の１
カウント値に相当する回転位置データの値よりも大きい
時に位置データが変化しないという現象が生じるのであ
るから、２π／８１９２＞２π×Ｎｒ÷（６０×５００
０）より、回転速度ＮｒはＮｒ＜６０×５０００÷８１
９２≒３６．６ｒｐｍ）となる。

【００３１】同様にクロック発振器１２の発振周波数が
４０．９６ＭＨｚで１次キャリア周波数１０ＫＨｚの場
合には、０．１ｍｓの間に回転移動する回転位置データ
の値が同期カウンタ１３の１カウント値に相当する回転
位置データの値よりも大きい時であるから、２π／４０
９６＞２π×Ｎｒ÷（６０×１００００）より、回転速
度ＮｒはＮｒ＜６０×１００００÷４０９６≒１４６．
５ｒｐｍとなる。

【００３２】従って、モータが一定速度で回転している
にもかかわらずラッチパルスＬＰ毎に出力される位置デ
ータに変化しない部分が生じたりすると、位置データ上
ではモータの回転速度があたかも変動しているかのよう
に観測されることとなり、モータ等の回転速度を制御し
たり、位置決め制御したりする場合に問題となる。

【００３３】第１の本発明は、上述の点に鑑みてなされ
たものであり、移動体の移動位置を検出するに際して、
所定周期で出力される位置データの検出精度（分解能）
を大幅に向上することのできる位相シフト方式の位置検
出装置を提供することを目的とする。

【００３４】なお、図１１におけるクロック発振器１
２、同期カウンタ１３、ラッチ回路１９及びフリップフ
ロップ回路２０は、水晶発振器等が発生する基準クロッ
クをカウントすることによってゼロクロス回路１８から
出力されたトリガパルスＴＧＰの出力時点を測定する時
間測定装置である。従来の時間測定装置は、水晶発振器
等が発生する約４０ＭＨｚ程度の周波数ｆｘの基準クロ
ックをカウントし、被測定時間（ここではトリガパルス
ＴＧＰの出力時点）に対応するカウント値を検出し、そ
のカウント値に基づいて（即ちカウント値に基準クロッ
クの一周期を乗算することによって）被測定時間を測定
している。

【００３５】しかしながら、検出できる時間の最小単位
は基準クロック信号ＣＬｘの発振周波数ｆｘに依存する
値である。例えば、発振周波数ｆｘが４０．９６ＭＨｚ
だと、その一周期は約２４．４ｎｓである。従って、基
準クロック信号ＣＬｘの発振周波数を２倍に設定してや
れば、周期すなわち測定可能な時間も２分の１となり、
測定可能時間をより小さくすることができる。ところ
が、発振周波数を約４０ＭＨｚの２倍以上のクロックに
するとその周波数で正確に動作する電子部品（カウンタ
回路等）が存在しなくなるために、カウンタ回路の１カ
ウント分に相当する時間をさらに細かく分割して時間を
測定することは困難であった。

【００３６】第２の本発明は、水晶発振器等が発生する
基準クロックをカウントするカウンタ回路の１カウント
分に相当する時間をさらに細かく分割して測定すること
のできる時間測定装置を提供することを別の目的とす
る。

【００３７】

【課題を解決するための手段】第１の本発明の位置検出
装置は、移動体の位置に応じて電気的に位相シフトされ
た出力交流信号を生じ、この出力交流信号のゼロクロス
時点における電気的位相角の変化に対応してカウンタ回
路をサンプリングし、サンプリングされたカウント値を
前記移動体の絶対位置データとして出力する位相シフト
方式の第１の絶対位置検出手段と、前記カウンタ回路の
カウントアップ処理の基準となるクロック信号の一周期
よりも小さな時間だけ遅延した遅延クロック信号を１個
以上生成し、この遅延クロック信号に基づいて前記出力
交流信号のゼロクロス時点を前記クロック信号の一周期
よりも小さな単位時間で測定し、その測定時間を前記絶
対位置データとして前記サンプリング処理されたカウン
ト値に付加して出力する位相シフト方式の第２の絶対位
置検出手段とから構成されている。

【００３８】また、第２の本発明の時間測定装置は、ト
リガパルスの入力時点を測定する時間測定装置におい
て、第１のレベル変化と第２のレベル変化との繰り返し
からなるクロック信号を発生するクロック発振器と、前
記クロック信号の第１のレベル変化時点でカウントアッ
プ処理するカウント回路と、前記トリガパルスの入力後
最初の前記クロック信号の前記第２のレベル変化を検出
した時点でラッチパルスを出力するラッチパルス発生器
と、前記ラッチパルスの入力時点における前記カウンタ
回路のカウント値を保持し、それを前記トリガパルスの
入力時間を示すデータの一部として出力する保持回路
と、前記クロック信号の一周期よりも小さな時間だけ遅
延した遅延クロック信号を出力する遅延回路の複数個を
直列接続してなるクロック信号遅延手段と、このクロッ
ク信号遅延手段から出力される複数の遅延クロック信号
群をそれぞれ入力し、それに基づいて前記クロック信号
の一周期よりも小さな遅延時間である前記遅延クロック
群の数を除数とし、さらに、その中から前記トリガパル
スの入力時点以前に前記遅延クロック信号の前記第２レ
ベル変化を有する前記遅延クロック群の数を被除数と
し、前記被除数を前記除数で除した値を前記トリガパル
スの入力時点を示すデータの一部として前記保持回路の
カウント値に付加して出力する時間検出手段とから構成
されている。

【００３９】

【作用】第１の本発明の位置検出装置において、出力交
流信号は移動体（回転移動体又は直線移動体）の位置に
応じて電気的に位相シフトされる。位置検出装置は、回
転位置検出手段の場合には回転移動体の回転方向におけ
る回転位置データを、直線位置検出手段の場合には直線
移動体の直線方向における直線位置データを、電気的に
位相シフトされた出力交流信号に基づいて検出する。す
なわち、第１の絶対位置検出手段は、出力交流信号のゼ
ロクロス時点における電気的位相角の変化に対応してカ
ウント回路のカウント値をサンプリングし、サンプリン
グされたカウント値を回転位置データ又は直線位置デー
タとして出力する。

【００４０】第１の絶対位置検出手段で測定可能な単位
時間は、カウンタ回路の動作の基準となるクロック信号
の一周期である。そこで、第２の絶対位置検出手段は、
この基準クロック信号の一周期よりも小さな時間だけ遅
延した遅延クロック信号を１個以上生成する。すなわ
ち、第２の絶対位置検出手段は、クロック信号を遅延手
段によって順次遅延させ、クロック信号の一周期内に複
数個の遅延クロック信号を存在させる。複数の遅延クロ
ック信号は、基準クロック信号に対してその立上り時点
又は立下り時点が順次遅延した遅延クロック信号群とな
る。

【００４１】そこで、第２の絶対位置検出手段は、これ
ら複数個の遅延クロック信号の中から出力交流信号のゼ
ロクロス時点に最も近くで立上り時点又は立下り時点を
有するものを検出することによって、出力交流信号のゼ
ロクロス時点をクロック信号の一周期よりも小さな単位
時間で測定することができる。そして、第２の絶対位置
検出手段は、そのクロック信号の一周期よりも小さな単
位時間で測定した時間を絶対位置データとして第１の絶
対位置検出手段でサンプリング処理されたカウント値に
付加して出力する。このように第２の絶対位置検出手段
によって基準クロックをカウントするカウンタ回路の１
カウント分に相当する時間をさらに細かく分割して測定
することができるようになったので、第１の本発明の位
置検出装置は、移動体の移動位置を検出するに際して、
所定周期で出力される位置データの検出精度（分解能）
を大幅に向上することができるようになる。

【００４２】従来の時間測定装置は水晶発振器等の発生
する基準クロックをカウンタ回路でカウントアップ処理
し、トリガパルスの入力時点におけるカウント値をサン
プリングし、サンプリングされたカウント値に基準クロ
ックの一周期を乗算することによって、トリガパルスの
入力時点を計測しているだけであり、トリガパルスの入
力時点を基準クロックの一周期よりも小さな時間で測定
することは不可能であった。

【００４３】すなわち、従来の時間測定装置は、基本的
にはクロック発振器、カウンタ回路、ラッチパルス発生
器及び保持回路から構成されている。クロック発振器は
第１のレベル変化と第２のレベル変化との繰り返しから
なるクロック信号を発生する。ここで、レベル変化と
は、ローレベル“０”からハイレベル“１”への立上り
変化、又はこれとは逆の立下り変化のことである。従っ
て、第１のレベル変化が立上り変化だとすると第２のレ
ベル変化は立下り変化であり、第１のレベル変化が立下
り変化だとすると第２のレベル変化は立上り変化であ
る。カウンタ回路はクロック信号の第１のレベル変化時
点でカウントアップ処理する。ラッチパルス発生器は、
トリガパルスの入力後最初のクロック信号の第２のレベ
ル変化を検出した時点でラッチパルスを出力する。保持
回路は、ラッチパルスの入力時点におけるカウンタ回路
のカウント値を保持し、それをトリガパルスの入力時間
を示すデータの一部として出力する。

【００４４】第２の本発明の時間測定装置はトリガパル
スの入力時点を基準クロックの一周期よりも小さな時間
で測定できるようにするためにクロック信号遅延手段と
時間検出手段とを新たに採用した。クロック信号遅延手
段は、クロック信号の一周期よりも小さな時間だけ遅延
した遅延クロック信号を出力する遅延回路の複数個を直
列接続してなるものである。従って、クッロック遅延手
段から出力される複数個の遅延クロック信号は、基準ク
ロック信号に対してその第１のレベル変化と第２のレベ
ル変化時点が順次遅延した遅延クロック信号群となる。
これらの遅延クロック信号群の中には、基準クロック信
号の一周期よりも小さな遅延時間を有するものや、基準
クロック信号の一周期よりも大きな遅延時間を有するも
のが存在する。

【００４５】時間検出手段は、このクロック信号遅延手
段から出力される複数の遅延クロック信号群をそれぞれ
入力し、それに基づいて基準クロック信号の一周期より
も小さな遅延時間である遅延クロック群の数を除数と
し、さらに、基準クロック信号の一周期よりも小さな遅
延時間である遅延クロック群の中からトリガパルスの入
力時点以前に遅延クロック信号の第２レベル変化を有す
る遅延クロック群の数を被除数とする。

【００４６】すなわち、除数は基準クロック信号の一周
期よりも小さな遅延時間であって、基準クロック信号の
一周期内に存在する遅延クロック信号の数であるから、
基準クロック信号の一周期をこの除数で除した値が遅延
クロック信号群の遅延時間となる。被除数はトリガパル
スの入力時点までに存在する遅延クロックの数であるか
ら、遅延クロック信号の遅延時間をこの被除数に乗じた
値が基準クロック信号の一周期内におけるトリガパルス
の入力時点となる。従って、被除数を除数で除した値に
基準クロック信号の一周期を乗ずることによって、基準
クロック信号の一周期内におけるトリガパルスの入力時
点を正確に表すこととなるので、時間検出手段は被除数
を除数で除した値をトリガパルスの入力時間を示すデー
タの一部として保持回路のカウント値に付加して出力す
る。これによって、第２の本発明の時間測定装置は最終
的にカウンタ回路の１カウント分に相当する時間をさら
に細かく分割して測定することが可能となる。

【００４７】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。図１は本発明の一実施例である位置センサ
変換手段の構成例を示す図であり、図１１に対応してい
る。図１において図１１と同じ構成のものには同一の符
号が付してあるので、その説明は省略する。図２は、図
１の位置センサ変換手段の動作を説明するためのタイミ
ングチャートである。本実施例の位置センサ変換手段が
従来のものと異なる点は、トリガパルスＴＧＰの出力時
点を基準クロック信号ＣＬｘの周期単位で検出する時間
測定回路（同期カウンタ１３及びラッチ回路１９）より
もさらに小さな単位時間でトリガパルスＴＧＰの出力時
点を検出することのできる時間測定回路を新たに設けた
点である。以下本実施例では、基準クロック信号ＣＬｘ
の周波数ｆｘが４０．９６ＭＨｚ（周期Ｔｘが２４．４
ｎｓ）の場合に、その周期の約８分の１の単位時間（約
３ｎｓ）でトリガパルスＴＧＰの出力時点を検出する場
合について説明する。

【００４８】従来、トリガパルスＴＧＰの出力時点を測
定する時間測定回路は同期カウンタ１３、フリップフロ
ップ回路２０及びラッチ回路１９で構成されていたが、
本発明の時間測定回路は、この他に１３個の遅延素子Ｄ
１〜ＤＤ、１３個のフリップフロップ回路２１〜２Ｄ、
パターンラッチ回路３０、除数被除数検出回路４０及び
除算器５０が新たに付加されて構成されている。

【００４９】フリップフロップ回路２０は、クロック発
振器１２の基準クロック信号ＣＬＫ０をクロック端子Ｃ
に入力し、ゼロクロス回路１８のトリガパルスＴＧＰを
Ｄ端子に入力し、トリガパルスＴＧＰの入力後の基準ク
ロックＣＬＫ０の立上りに同期してラッチパルスＬＰ０
を出力する。同期カウンタ１３は基準クロック信号ＣＬ
Ｋ０の立下りに同期してカウントアップ処理を行う。従
って、フリップフロップ回路２０から出力されるラッチ
パルスＬＰ０は同期カウンタ１３のカウント値の安定し
た時点すなわちカウントアップ処理のちょうど中間点ｔ
ｃで立ち上がり、ラッチ回路１９からは従来と同様に基
準クロック信号ＣＬＫ０の周期Ｔｘに応じてカウントア
ップ処理されたカウント値Ｎｙが次々と出力される。

【００５０】遅延素子Ｄ１〜ＤＤは、ゲートアレイ等の
ＬＳＩのインバータ素子の直列接続がさらに複数個多段
接続されて構成されている。すなわち、直列接続された
インバータ素子は通常の動作時で入力信号を約０．７ｎ
ｓだけ遅延させるので、遅延素子Ｄ１〜ＤＤはこの直列
接続インバータ素子の４段接続で構成されている。従っ
て、遅延素子Ｄ１〜ＤＤはそれぞれ入力クロック信号Ｃ
ＬＫ０〜ＣＬＫＣを約３ｎｓずつ遅延させる。なお、遅
延素子として反転回路以外のゲート回路を用いてもよい
ことはいうまでもない。

【００５１】遅延素子Ｄ１はクロック発振器１２から出
力される基準クロック信号ＣＬＫ０を入力し、それを基
準クロック信号ＣＬＫ０の立上り時点ｔａから約３ｎｓ
だけ遅延したディレイドクロック信号ＣＬＫ１としてフ
リップフロップ回路２１及び遅延素子Ｄ２に出力する。
遅延素子Ｄ２は遅延素子Ｄ１からのディレイドクロック
信号ＣＬＫ１を入力し、さらに約３ｎｓだけ遅延したデ
ィレイドクロック信号ＣＬＫ２としてフリップフロップ
回路２２及び遅延素子Ｄ３に出力する。

【００５２】以下、遅延素子Ｄ３〜ＤＤも同様に前段の
遅延素子からのディレイドクロック信号を約３ｎｓだけ
遅延して次段の遅延素子及びフリップフロップ回路に出
力する。従って、各遅延素子Ｄ１〜ＤＤからは図２のよ
うなディレイドクロック群ＣＬＫ１〜ＣＬＫＤが出力さ
れる。遅延素子Ｄ１〜ＤＤはそれぞれ基準クロック信号
ＣＬｘを約３ｎｓずつ遅延させているので、基準クロッ
ク信号ＣＬＫ０とディレイドクロック信号ＣＬＫ８とは
大体同じタイミングとなる。

【００５３】フリップフロップ回路２１〜２Ｄは、ゼロ
クロス回路１８のトリガパルスＴＧＰをＤ端子に共通に
入力し、各遅延素子Ｄ１〜ＤＤからのディレイドクロッ
ク信号ＣＬＫ１〜ＣＬＫＤをそれぞれのクロック端子Ｃ
に入力する。従って、フリップフロップ回路２１〜２Ｄ
は、ゼロクロス回路１８のトリガパルスＴＧＰの立上り
時点ｔｂ以降にそれぞれのクロック端子Ｃに入力するデ
ィレイドクロック信号ＣＬＫ１〜ＣＬＫＤの立上りに同
期してハイレベル“１”にセットされる。各フリップフ
ロップ回路２１〜２Ｄの出力信号は図２のラッチパルス
群ＬＰ１〜ＬＰＤのようになる。

【００５４】パターンラッチ回路３０は、フリップフロ
ップ回路２０のラッチパルスＬＰ０及びフリップフロッ
プ回路２１〜２Ｄからそれぞれ出力されるラッチパルス
群ＬＰ１〜ＬＰＤを入力し、ラッチパルスＬＰ０の立上
り時点におけるラッチパルス群ＬＰ１〜ＬＰＤをラッチ
して、そのハイレベル“１”又はローレベル“０”から
なるパターン出力Ｙ１〜ＹＤを除数被除数検出回路４０
に出力する。

【００５５】遅延素子Ｄ１〜ＤＤが遅延時間を変動させ
ることなく常に安定して動作するものであれば、遅延素
子の数は基準クロック信号ＣＬＫ０の周期Ｔｘの分割数
（８個）と同じ数だけでよい。ところが、遅延素子Ｄ１
〜ＤＤを構成するインバータ素子は温度や電源電圧等の
周辺環境の変動に敏感に反応し、その遅延時間を±５０
パーセントの範囲で変動させる。従って、遅延素子を基
準クロック信号ＣＬＫ０の周期Ｔｘの分割数と同じだけ
設けても、遅延時間の変動によってトリガパルスＴＧＰ
の発生時刻ｔｂを正確に測定することができない。除数
被除数検出回路４０は、このように遅延素子Ｄ１〜ＤＤ
の遅延時間が変動した場合でもトリガパルスＴＧＰの発
生した時刻ｔｂを正確に測定できるようにするために設
けられたものである。

【００５６】除数被除数検出回路４０は、フリップフロ
ップ回路２１〜２Ｄから出力されるディレイドクロック
群ＣＬＫ１〜ＣＬＫＤの中から遅延時間が基準クロック
信号ＣＬＫ０の一周期Ｔｘよりも小さなディレイドクロ
ック信号の総数ＤＸ（除数）をラッチパルス群ＬＰ１〜
ＬＰＤのパターン出力Ｙ１〜ＹＤのパターンに基づいて
検出し、さらにその中からゼロクロス回路１８のトリガ
パルスＴＧＰの立ち上がり時刻ｔｂ以前に立ち上がり時
点を有するディレイトクロック信号の数ＤＹ（被除数）
を検出し、除数信号ＤＸ及び被除数信号ＤＹを除算器５
０に出力する。

【００５７】すなわち、除数被除数検出回路４０は、パ
ターン出力Ｙ１〜ＹＤをシリアルデータとして見た場合
にそのレベルがハイレベル“１”からローレベル“０”
に変化するまでのパターン出力の数を除数ＤＸとし、さ
らにその中のハイレベル“１”よりも前に存在するロー
レベル“０”のパターン出力の数を被除数ＤＹとする。
この除数ＤＸは基準クロック信号ＣＬＫ０の一周期Ｔｘ
の分割数に対応し、被除数ＤＹはトリガパルスＴＧＰが
その分割数の何番目で立ち上がったかを示す数である。

【００５８】除算器５０は、除数ＤＸ及び被除数ＤＹを
入力し、被除数ＤＹを除数ＤＸで除した値ＤＹ／ＤＸを
３ビットの除算値データＮｚとして出力する。図２の場
合だと、除算器５０は『０１１』の３ビットの除算値デ
ータＮｚを出力する。従って、位置センサ変換手段は、
ラッチ回路１９からの１３ビットのカウント値Ｎｙを上
位１３ビット、除算器５０からの３ビットの除算値デー
タＮｚを下位３ビットとする全部で１６ビット構成の位
置データＮｙ＋Ｎｚを最終的に位置データとして出力す
るようになる。この位置データＮｙ＋Ｎｚに基準クロッ
ク信号ＣＬＫ０の一周期Ｔｘを乗じた値Ｔｘ（Ｎｙ＋Ｎ
ｚ）が、基準交流信号と合成出力信号との間の時間差に
対応したトリガパルスＴＧＰの立ち上がり時刻ｔｂまで
の時間を表し、被除数ＤＹを除数ＤＸで除した値Ｎｚ＝
ＤＹ／ＤＸに基準クロック信号ＣＬＫ０の一周期Ｔｘを
乗じた値Ｔｘ・Ｎｚが、従来測定することのできなかっ
た時間、すなわち基準クロック信号ＣＬＫ０立ち上がり
時刻ｔａからトリガパルスＴＧＰの立ち上がり時刻ｔｂ
までの時間を表すこととなる。

【００５９】次に図２を用いて本実施例の動作を説明す
る。まず、図２において、基準クロック信号ＣＬＫ０は
クロック発振器１２から直接出力されるクロック信号で
あり、ディレイドクロック信号ＣＬＫ１は基準クロック
信号ＣＬＫ０が遅延素子Ｄ１を通過した後のクロック信
号であり、以下ディレイドクロック信号ＣＬＫ２〜ＣＬ
ＫＤはそれぞれの遅延素子Ｄ２〜ＤＤを通過した後のク
ロック信号である。

【００６０】従って、クロック発振器１２から基準クロ
ック信号ＣＬＫ０が出力されることによって、各遅延素
子Ｄ１〜ＤＤからは約３ｎｓずつ遅延した図２のような
ディレイドクロック群ＣＬＫ１〜ＣＬＫＤが出力され
る。遅延素子Ｄ１〜ＤＤの遅延時間は通常動作時で約３
ｎｓなので、ディレイドクロック信号ＣＬＫ８と基準ク
ロック信号ＣＬＫ０とが大体同じタイミングのクロック
となり、ディレイドクロック信号ＣＬＫ１〜ＣＬＫ５と
ディレイドクロック信号ＣＬＫ９〜ＣＬＫＤとがそれぞ
れ同じタイミングとなる。

【００６１】遅延素子Ｄ１〜ＤＤによって図２のような
ディレイドクロック群ＣＬＫ１〜ＣＬＫＤが作成され、
次々とフリップフロップ回路２１〜２Ｄに入力している
状態で、基準クロック信号ＣＬＫ０の立上り時刻ｔａと
立下り時刻ｔｃとの間の時刻ｔｂでゼロクロス回路１８
のトリガパルスＴＧＰが立ち上がったと仮定する。する
と、各フリップフロップ回路２０〜２Ｄは図２のような
ラッチパルス群ＬＰ０〜ＬＰＤを出力する。

【００６２】フリップフロップ回路２０から出力される
ラッチパルスＬＰ０はトリガパルスＴＧＰの立ち上がり
時刻ｔｂ以降、基準クロック信号ＣＬＫ０の最初の立ち
上がりに同期して時刻ｔｃで立ち上がる。以下、ラッチ
パルスＬＰ１〜ＬＰＤも同様に、トリガパルスＴＧＰの
立ち上がり時刻ｔｂ以降の遅延素子Ｄ１〜ＤＤから出力
されるディレイドクロック信号ＣＬＫ１〜ＣＬＫＤの立
上りに同期して立ち上がる。従って、ディレイドクロッ
ク信号の場合と同様に、ラッチパルスＬＰ８〜ＬＰＤは
ラッチパルスＬＰ０〜ＬＰ５と大体同じタイミングで立
ち上がる。

【００６３】すなわち、時刻ｔｂでトリガパルスＴＧＰ
がゼロクロス回路１８から出力されると、時刻ｔｂ以降
に最初に立ち上がりの生じるディレイドクロック信号Ｃ
ＬＫ４及びＣＬＫＣによってフリップフロップ回路２４
及び２Ｃが同時にラッチパルスＬＰ４及びＬＰＣを出力
する。その後、ディレイドクロック信号ＣＬＫ５及びＣ
ＬＫＤの立上りに同期してフリップフロップ回路２５及
び２Ｄが同時にラッチパルスＬＰ５及びＬＰＤを出力す
る。以下順番に、ディレイドクロック信号ＣＬＫ６、Ｃ
ＬＫ７、ＣＬＫ０及びＣＬＫ８、ＣＬＫ１及びＣＬＫ
９、ＣＬＫ２及びＣＬＫＡ、ＣＬＫ３及びＣＬＫＢの立
上りに同期してフリップフロップ回路２６、２７、２０
及び２８、２１及び２９、２２及び２Ａ、２３及び２Ｂ
がラッチパルスＬＰ６、ＬＰ７、ＬＰ０及びＬＰ８、Ｌ
Ｐ１及びＬＰ９、ＬＰ２及びＬＰＡ、ＬＰ３及びＬＰＢ
を出力する。

【００６４】同期カウンタ１３は、基準クロック信号Ｃ
ＬＫ０の立下りに同期してカウント値Ｎｙをカウントア
ップ処理する。図２では、同期カウンタ１３は、『Ｑｎ
−１』から『Ｑｎ』に、『Ｑｎ』から『Ｑｎ＋１』にカ
ウントアップ処理している。このとき、時刻ｔｃでフリ
ップフロップ回路２０からラッチ回路１９及びパターン
ラッチ回路３０に対してラッチパルスＬＰ０が出力され
る。すると、ラッチ回路１９は時刻ｔｃにおけるカウン
ト値Ｎｙとして『Ｑｎ』をラッチする。同時に、パター
ンラッチ回路３０は、時刻ｔｃにおける各フリップフロ
ップ回路２１〜２ＤのラッチパルスＬＰ１〜ＬＰＤをラ
ッチし、パターン出力Ｙ１〜ＹＤとして除数被除数検出
回路５０に出力する。

【００６５】パターン出力Ｙ１〜ＹＤの中で、ローレベ
ル“０”のものは、基準クロック信号ＣＬＫ０の一周期
ｔａ−ｔｃ間において、トリガパルスＴＧＰの出力時刻
ｔｂ以前に既に立ち上がっているディレイドクロック信
号ＣＬＫ１〜ＣＬＫ３、ＣＬＫ８〜ＣＬＫＢ、すなわち
ラッチパルスＬＰ０の立上り時刻ｔｃ以降に立ち上がっ
たラッチパルスＬＰ１〜ＬＰ３、ＬＰ８〜ＬＰＢのこと
を意味する。

【００６６】逆に、パターン出力Ｙ１〜ＹＤの中で、ハ
イレベル“１”のものは、基準クロック信号ＣＬＫ０の
一周期ｔａ−ｔｃ間において、トリガパルスＴＧＰの出
力時刻ｔｂ以後に立ち上がったディレイドクロック信号
ＣＬＫ４〜ＣＬＫ７、ＣＬＫＣ，ＣＬＫＤ、すなわちラ
ッチパルスＬＰ０の立上り時刻ｔｃ以前に既に立ち上が
っているラッチパルスＬＰ４〜ＬＰ７、ＬＰＣ，ＬＰＤ
のことを意味する。

【００６７】除数被除数検出回路４０は、パターン出力
Ｙ１〜ＹＤをシリアルデータとして見た場合にそのレベ
ルがハイレベル“１”からローレベル“０”に変化する
までのパターン出力の数を除数ＤＸとし、さらにその中
のハイレベル“１”よりも前に存在するローレベル
“０”のパターン出力の数を被除数ＤＹとする。

【００６８】従って、図２のパターン出力Ｙ１〜ＹＤを
シリアルデータとして見ると『０００１１１１００００
１１』である。ここで、パターン出力がハイレベル
“１”なのはパターン出力Ｙ４，Ｙ５，Ｙ６，Ｙ７，Ｙ
Ｃ，ＹＤであり、残りのパターン出力Ｙ１，Ｙ２，Ｙ
３，Ｙ８，Ｙ９，ＹＡ，ＹＢはローレベル“０”であ
る。そして、パターン出力のレベルがハイレベル“１”
からローレベル“０”に変化するまでのパターン出力の
数は、パターン出力Ｙ１からＹ８までの８個である。ま
た、そのパターン出力Ｙ１〜Ｙ８の中のハイレベル
“１”のパターン出力Ｙ４，Ｙ５，Ｙ６，Ｙ７よりも前
に存在するローレベル“０”のパターン出力の数は、パ
ターン出力Ｙ１〜Ｙ３の３個である。従って、除数被除
数検出回路４０は、除数ＤＸとして『８』、被除数ＤＹ
として『３』を除算器５０に出力する。

【００６９】除算器５０は、被除数ＤＹ＝３を除数ＤＸ
＝８で除算した除算結果３／８を３ビットの『０１１』
を除算値データＮｚとして出力する。従って、最終的に
位置センサ変換手段からは位置データとして、ラッチ回
路１９の出力『Ｑ』に除算器５０の出力３／８を加算し
た値『Ｑ＋３／８』が出力される。

【００７０】図２では、各遅延素子Ｄ１〜ＤＤの遅延時
間が約３ｎｓの場合を例に示したが、前述したように遅
延素子Ｄ１〜ＤＤを構成するインバータ素子は温度や電
源電圧等の変動に敏感に反応し、±５０パーセントの割
合で遅延時間を変動させるため、各遅延素子Ｄ１〜ＤＤ
の遅延時間は約１．５ｎｓから４．５ｎｓの範囲で変動
する場合がある。

【００７１】そこで、遅延素子Ｄ１〜ＤＤの遅延時間が
変動した場合における図１の位置センサ変換手段の動作
を図３及び図４を用いて説明する。図３は遅延素子Ｄ１
〜ＤＤの遅延時間が約２ｎｓと小さくなった場合を示
し、図４は逆に遅延時間が約４ｎｓと大きくなった場合
を示す。なお、図３及び図４において、基準クロック信
号ＣＬＫ０の立上り時刻ｔａ、立下り時刻ｔｃとトリガ
パルスＴＧＰの立上り時刻ｔｂとの関係は図２の場合と
全く同じである。

【００７２】図２のように遅延素子Ｄ１〜ＤＤの遅延時
間が３ｎｓの場合だと、ディレイドクロック信号ＣＬＫ
８が基準クロック信号ＣＬＫ０と大体同じタイミングの
クロックであるが、図３のように遅延時間が２ｎｓだ
と、ディレイドクロック信号ＣＬＫＣが基準クロック信
号ＣＬＫ０と大体同じタイミングのクロックとなり、図
４のように遅延時間が４ｎｓの場合だと、ディレイドク
ロック信号ＣＬＫ６が基準クロック信号ＣＬＫ０と大体
同じタイミングのクロックとなる。

【００７３】従って、時刻ｔｂでゼロクロス回路１８の
トリガパルスＴＧＰが立ち上がると、各フリップフロッ
プ回路２０〜２Ｄは図３及び図４のようなラッチパルス
群ＬＰ０〜ＬＰＤを出力する。フリップフロップ回路２
１〜２Ｄから出力されるラッチパルス群ＬＰ１〜ＬＰＤ
は、トリガパルスＴＧＰの発生時刻ｔｂ以降のディレイ
ドクロック信号ＣＬＫ１〜ＣＬＫＤの立上りに同期して
いるので、トリガパルスＴＧＰの出力時刻ｔｂ以前に既
に立ち上がっているディレイドクロック信号は、図３の
場合がディレイドクロック信号ＣＬＫ１〜ＣＬＫ４の４
つであり、図４の場合がディレイドクロック信号ＣＬＫ
１，ＣＬＫ２の２つである。ラッチパルスＬＰ０の立上
り時刻ｔｃ以降に立ち上がったラッチパルスの数につい
ても同様に図３の場合がラッチパルスＬＰ１〜ＬＰ４の
４つであり、図４の場合がラッチパルスＬＰ１，ＬＰ２
の２つである。

【００７４】同期カウンタ１３は、遅延素子Ｄ１〜ＤＤ
の遅延時間とは無関係に基準クロック信号ＣＬＫ０の立
下りに同期してカウント値Ｎｙを『Ｑｎ−１』から『Ｑ
ｎ』に、『Ｑｎ』から『Ｑｎ＋１』にカウントアップ処
理を行っているので、ラッチ回路１９はラッチパルスＬ
Ｐ０の立上り時刻ｔｃにおけるカウント値Ｎｙとして
『Ｑｎ』をラッチする。同時に、パターンラッチ回路３
０は、時刻ｔｃにおける各フリップフロップ回路２１〜
２ＤのラッチパルスＬＰ１〜ＬＰＤをラッチして、パタ
ーン出力Ｙ１〜ＹＤを出力する。

【００７５】図３の場合には、パターン出力Ｙ１〜Ｙ
４，ＹＣ，ＹＤがローレベル“０”であり、パターン出
力Ｙ５〜ＹＢがハイレベル“１”である。すなわち、図
３の場合には、基準基準クロック信号ＣＬＫ０の一周期
ｔａ−ｔｃ間において、トリガパルスＴＧＰの出力時刻
ｔｂ以前に既に立ち上がっているディレイドクロック信
号はＣＬＫ１〜ＣＬＫ４、ＣＬＫＣ，ＣＬＫＤであり、
ラッチパルスＬＰ０の立上り時刻ｔｃ以降に立ち上がっ
たラッチパルスはＬＰ１〜ＬＰ４、ＬＰＣ，ＬＰＤであ
る。基準クロック信号ＣＬＫ０の一周期ｔａ−ｔｃ間に
おいて、トリガパルスＴＧＰの出力時刻ｔｂ以後に立ち
上がったディレイドクロック信号はＣＬＫ５〜ＣＬＫＢ
であり、ラッチパルスＬＰ０の立上り時刻ｔｃ以前に既
に立ち上がっているラッチパルスＬＰ５〜ＬＰＢであ
る。

【００７６】図４の場合には、パターン出力Ｙ１，Ｙ
２，Ｙ６〜Ｙ８，ＹＣ，ＹＤがローレベル“０”であ
り、パターン出力Ｙ３〜Ｙ５，Ｙ９〜ＹＢがハイレベル
“１”である。すなわち、図４の場合には、基準基準ク
ロック信号ＣＬＫ０の一周期ｔａ−ｔｃ間において、ト
リガパルスＴＧＰの出力時刻ｔｂ以前に既に立ち上がっ
ているディレイドクロック信号はＣＬＫ１，ＣＬＫ２、
ＣＬＫ６〜ＣＬＫ８，ＣＬＫＣ，ＣＬＫＤであり、ラッ
チパルスＬＰ０の立上り時刻ｔｃ以降に立ち上がったラ
ッチパルスはＬＰ１，ＬＰ２、ＬＰ６〜ＬＰ８，ＬＰ
Ｃ，ＬＰＤである。基準クロック信号ＣＬＫ０の一周期
ｔａ−ｔｃ間において、トリガパルスＴＧＰの出力時刻
ｔｂ以後に立ち上がったディレイドクロック信号はＣＬ
Ｋ３〜ＣＬＫ５、ＣＬＫ９〜ＣＬＫＢであり、ラッチパ
ルスＬＰ０の立上り時刻ｔｃ以前に既に立ち上がってい
るラッチパルスＬＰ３〜ＬＰ５、ＬＰ９〜ＬＰＢであ
る。

【００７７】除数被除数検出回路４０は、パターン出力
Ｙ１〜ＹＤをシリアルデータとして見た場合にそのレベ
ルがハイレベル“１”からローレベル“０”に変化する
までのパターン出力の数を除数ＤＸとし、さらにその中
のハイレベル“１”よりも前に存在するローレベル
“０”のパターン出力の数を被除数ＤＹとする。

【００７８】従って、図３のパターン出力Ｙ１〜ＹＤを
シリアルデータとして見ると『００００１１１１１１１
００』である。そして、パターン出力のレベルがハイレ
ベル“１”からローレベル“０”に変化するまでのパタ
ーン出力の数は、パターン出力Ｙ１からＹＣまでの１２
個であり、また、そのパターン出力Ｙ１〜ＹＣの中のハ
イレベル“１”のパターン出力Ｙ５〜ＹＢよりも前に存
在するローレベル“０”のパターン出力の数は、パター
ン出力Ｙ１〜Ｙ４の４個である。従って、図３の場合に
は除数被除数検出回路４０は、除数ＤＸとして『１
２』、被除数ＤＹとして『４』を除算器５０に出力す
る。

【００７９】同様に、図４のパターン出力Ｙ１〜ＹＤを
シリアルデータとして見ると『００１１１０００１１１
００』である。そして、パターン出力のレベルがハイレ
ベル“１”からローレベル“０”に変化するまでのパタ
ーン出力の数は、パターン出力Ｙ１からＹ６までの６個
であり、また、そのパターン出力Ｙ１〜Ｙ６の中のハイ
レベル“１”のパターン出力Ｙ３〜Ｙ５よりも前に存在
するローレベル“０”のパターン出力の数は、パターン
出力Ｙ１，Ｙ２の２個である。従って、図４の場合には
除数被除数検出回路４０は、除数ＤＸとして『６』、被
除数ＤＹとして『２』を除算器５０に出力する。

【００８０】除算器５０は、図３の場合は被除数ＤＹ＝
４を除数ＤＸ＝１２で除算した除算結果４／１２＝１／
３の上位３ビット『０１１』をデジタルデータＮｚとし
て出力し、同様に図４の場合は被除数ＤＹ＝２を除数Ｄ
Ｘ＝６で除算した除算結果２／６＝１／３の上位３ビッ
ト『０１１』をデジタルデータＮｚとして出力する。従
って、図２、図３及び図４のいずれの場合も最終的に位
置センサ変換手段からは位置データとして、ラッチ回路
１９の出力『Ｑ』に除算器５０から『０１１』のデジタ
ルデータＮｚが加算されて出力される。以上のように本
実施例によれば，遅延素子Ｄ１〜ＤＤの遅延時間が±５
０パーセントの範囲で変動した場合でも、除算器５０か
ら最終的に出力されるデジタルデータＮｚの値はほぼ同
じ値となり、基準クロック信号ＣＬＫの一周期内におけ
るトリガパルスＴＧＰの発生時刻を正確に測定すること
が可能となる。

【００８１】図５は図１の除数被除数検出回路４０の詳
細構成を示す図である。図６はその動作を説明するため
のタイミングチャート図であり、図２のようなラッチパ
ルス群ＬＰ０〜ＬＰＤが入力した場合の除数被除数検出
回路４０の動作を示している。まず、除数被除数検出回
路４０の構成を図５に基づいて説明する。

【００８２】シフトレジスタ４１は、図１のパターンラ
ッチ回路３０から出力されるパターン出力Ｙ１〜ＹＮを
パラレルに入力し、それをシフトパルスＳＨＰの立上り
に同期してシフトし、シフトレジスタ出力Ｙｉとしてフ
リップフロップ回路４３、アンド回路４４及び反転回路
５１に出力する。すなわちシフトレジスタ４１はパター
ンラッチ回路３０から出力されるパラレルのパターン出
力Ｙ１〜ＹＮをシリアルデータＹｉに変換し、それをシ
フトパルスＳＨＰに応じて順番に出力するものである。

【００８３】検出カウンタ４２はクリア端子ＣＬＲにス
タートパルスＳＴＰを、クロック端子Ｃにシフトパルス
ＳＨＰを入力し、スタートパルスＳＴＰの入力によって
そのカウント値をリセットし、シフトパルスＳＨＰに応
じて順次カウントアップ処理を行い、その検出カウント
値Ｎｄを被除数ラッチ回路５８及び除数ラッチ回路５９
のデータ入力端子Ｄに出力する。

【００８４】フリップフロップ回路４３は、シフトレジ
スタ４１から出力されるシフトレジスタ出力ＹｉをＤ端
子に、シフトパルスＳＨＰをクロック端子Ｃに、スター
トパルスＳＴＰをクリア端子ＣＬにそれぞれ入力し、ス
タートパルスＳＴＰの入力によってリセットし、それ以
降はシフトパルスＳＨＰの入力に応じてシフトレジスタ
４１から出力されているシフトレジスタ出力Ｙｉを１シ
フトパルス分だけシフトしたシフト信号Ｙｉ−１をアン
ド回路５２に、そのシフト信号の反転出力＊Ｙｉ−１
（以下、＊は反転出力のことを示す）をアンド回路４４
に出力する。

【００８５】アンド回路４４、反転回路４５、フリップ
フロップ回路４６、アンド回路４７、反転回路４８及び
アンド回路４９は検出カウンタ４２の検出カウント値Ｎ
ｄを被除数ラッチ回路５８がラッチするための被除数ラ
ッチパルスＬＴＲを生成するものである。アンド回路４
４はシフトレジスタ４１のシフトレジスタ出力Ｙｉとフ
リップフロップ回路４３のシフト信号反転出力＊Ｙｉ−
1 の論理積を取り、それを反転回路４５及びアンド回路
４７に出力する。反転回路４５はアンド回路４４の論理
積信号を反転し、フリップフロップ回路４６のクロック
端子Ｃに出力する。

【００８６】フリップフロップ回路４６は、スタートパ
ルスＳＴＰをクリア端子ＣＬＲに入力し、スタートパル
スＳＴＰの入力に応じてリセットされる。また、フリッ
プフロップ回路４６は、Ｄ端子にハイレベル“１”を入
力し、クロック端子Ｃに反転回路４５の反転出力を入力
しているので、一旦反転回路４５からの反転出力の立上
りを検出すると、再びスタートパルスＳＴＰによってリ
セットされるまで反転出力＊Ｑとしてローレベル“０”
をアンド回路４７に出力し続ける。すなわち、フリップ
フロップ回路４６は、パターン出力Ｙ１〜ＹＤのシリア
ルデータがローレベル“０”からハイレベル“１”に変
化する時点を検出するものである。

【００８７】アンド回路４７は、アンド回路４４の論理
積信号とフリップフロップ回路４６の反転出力＊Ｑとの
論理積を取り、それを立上り検出信号ＹＲとしてアンド
回路４９に出力する。反転回路４８は、シフトパルスＳ
ＨＰを反転し、反転シフトパルス＊ＳＨＰをアンド回路
４９及び５７に出力する。アンド回路４９は、反転回路
４８からの反転シフトパルス＊ＳＨＰとアンド回路４７
からの立上り検出信号ＹＲとの論理積を取り、それを被
除数ラッチパルスＬＴＲとして被除数ラッチ回路５８の
クロック端子Ｃに出力する。

【００８８】反転回路５１、アンド回路５２、反転回路
５３、フリップフロップ回路５４、アンド回路５５、フ
リップフロップ回路５６及びアンド回路５７は検出カウ
ンタ４２の検出カウント値Ｎｄを除数ラッチ回路５８が
ラッチするための除数ラッチパルスＬＴＦを生成するも
のである。反転回路５１はシフトレジスタ４１のシフト
レジスタ出力Ｙｉを反転し、シフトレジスタ４１の反転
シフトレジスタ出力＊Ｙｉとしてアンド回路５２に出力
する。アンド回路５２は、反転回路５１のシフトレジス
タ反転出力＊Ｙｉとフリップフロップ回路４３のシフト
信号Ｙｉ−１との論理積を取り、それを反転回路５３及
びアンド回路５５に出力する。

【００８９】フリップフロップ回路５４は、スタートパ
ルスＳＴＰをクリア端子ＣＬＲに入力し、スタートパル
スＳＴＰの入力に応じてリセットされる。また、フリッ
プフロップ回路５４は、Ｄ端子にハイレベル“１”を入
力し、クロック端子Ｃに反転回路５３の反転出力を入力
しているので、一旦反転回路５３からの反転出力の立上
りを検出すると、再びスタートパルスＳＴＰによってリ
セットされるまで反転出力＊Ｑとしてローレベル“０”
をアンド回路５５に出力し続ける。すなわち、フリップ
フロップ回路５４は、フリップフロップ回路４６とは逆
にパターン出力Ｙ１〜ＹＤのシリアルデータがハイレベ
ル“１”からローレベル“０”に変化する時点を検出す
るものである。アンド回路５５は、アンド回路５２の論
理積信号とフリップフロップ回路５４の反転出力＊Ｑと
の論理積を取り、それを立下り検出信号ＹＦ０としてフ
リップフロップ回路５６のＤ端子に出力する。

【００９０】フリップフロップ回路５６は、アンド回路
５５から出力される立下り検出信号ＹＦ０をＤ端子に、
シフトパルスＳＨＰをクロック端子Ｃに、スタートパル
スＳＴＰをクリア端子ＣＬＲにそれぞれ入力しているの
で、スタートパルスＳＴＰの入力によってリセットさ
れ、それ以降はシフトパルスＳＨＰの入力に応じてアン
ド回路５５から出力される立下り検出信号ＹＦ０を１シ
フトパルス分だけシフトし、それを立下りシフト信号Ｙ
Ｆ１としてアンド回路５７に出力する。アンド回路５７
は、反転回路４８からの反転シフトパルス＊ＳＨＰとフ
リップフロップ回路５６からの立下りシフト信号ＹＦ１
との論理積を取り、それを除数ラッチパルスＬＴＦとし
て除数ラッチ回路５９のクロック端子Ｃに出力する。

【００９１】被除数ラッチ回路５８は、スタートパルス
ＳＴＰを初期値設定端子ＬＤに入力することによって被
除数の初期値Ｄｒ２をラッチする。図１の実施例の場合
には、除数の基本値は『８』なので、初期値Ｄｒ２とし
ては『７』がラッチされる。そして、被除数ラッチ回路
５８は、検出カウンタ４２からシフトパルスＳＨＰに応
じて次々と出力される検出カウント値Ｎｄをデータ入力
端子Ｄに、アンド回路４９からの被除数ラッチパルスＬ
ＴＲをクロック端子Ｃに入力し、被除数ラッチパルスＬ
ＴＲの立上りに同期して検出カウント値Ｎｄをラッチ
し、それを被除数信号ＤＹとして除算器５０に出力す
る。

【００９２】除数ラッチ回路５９も、被除数ラッチ回路
５８と同様に、スタートパルスＳＴＰを初期値設定端子
ＬＤに入力することによって除数の初期値Ｄｒ１をラッ
チする。図１の実施例の場合には、除数の基本値として
『８』がラッチされる。そして、被除数ラッチ回路５９
は、検出カウンタ４２からシフトパルスＳＨＰに応じて
次々と出力される検出カウント値Ｎｄをデータ入力端子
Ｄに、アンド回路５７からの除数ラッチパルスＬＴＦを
クロック端子Ｃに入力し、除数ラッチパルスＬＴＦの立
上りに同期して検出カウント値Ｎｄをラッチし、それを
除数ＤＸとして除算器５０に出力する。

【００９３】次に、除数被除数検出回路４０の動作を図
６のタイミングチャートを用いて説明する。まず、スタ
ートパルスＳＴＰの立下りによって、図２のパターン出
力Ｙ１〜ＹＤがシフトレジスタ４１にパラレルに取り込
まれ、検出カウンタ４２、フリップフロップ回路４３、
４６、５４、５６はリセットされる。また、被除数ラッ
チ回路５８には被除数ＤＹの初期値Ｄｒ２として『７』
が、除数ラッチ回路５９には除数ＤＸの初期値Ｄｒ１と
して『８』がそれぞれセットされる。

【００９４】シフトレジスタ４１はシフトパルスＳＨＰ
の立上りに同期してパターン出力Ｙ１〜ＹＤを順番に出
力し、検出カウンタ４２はシフトパルスＳＨＰの立上り
に同期してカウントアップ処理された検出カウント値Ｎ
ｄを出力する。シフトレジスタ４１からは図６のような
シフトレジスタ出力Ｙｉがフリップフロップ回路４３、
アンド回路４４及び反転回路５１に出力される。パター
ン出力Ｙ１〜Ｙ３，Ｙ８〜ＹＢはローレベル“０”であ
り、パターン出力Ｙ４〜Ｙ７，ＹＣ〜ＹＤはハイレベル
“１”である。

【００９５】フリップフロップ回路４３は、シフトレジ
スタ出力Ｙｉを一シフトパルス分だけシフトしたシフト
信号Ｙｉ−１をアンド回路５２に、シフト信号反転出力
＊Ｙｉ−１をアンド回路４４に出力する。アンド回路４
４はシフトレジスタ出力Ｙｉとシフト信号反転出力＊Ｙ
ｉ−１との論理積信号を反転回路４５及びアンド回路４
７に出力する。従って、アンド回路４４はシフトレジス
タ出力Ｙｉの中のパターン出力Ｙ４及びＹＣに対応した
時点でハイレベル“１”の論理積信号を出力する。

【００９６】ところが、アンド回路４７はフリップフロ
ップ回路４６の働きによってシフトレジスタ出力Ｙｉの
中のパターン出力Ｙ４に対応した時点、すなわちアンド
回路４４から出力されるハイレベル“１”の論理積信号
のうち一番最初のものだけを立上り検出信号ＹＲとして
アンド回路４９に出力する。アンド回路４９は、シフト
パルスＳＨＰの反転出力と立上り検出信号ＹＲとの論理
積信号を被除数ラッチパルスＬＴＲとして被除数検出回
路５８のクロック端子Ｃに出力する。このアンド回路４
９から出力される被除数ラッチパルスＬＴＲは、ちょう
ど検出カウント値Ｎｄの安定した時点で立上りを有する
パルスとなる。従って、被除数ラッチパルスＬＴＲを入
力した被除数ラッチ回路５８は、被除数ラッチパルスＬ
ＴＲの立上り時点における検出カウント値Ｎｄとして
『３』をラッチし、それを被除数信号ＤＹとして除算器
５０に出力する。

【００９７】一方、アンド回路５２は反転回路５１から
のシフトレジスタ反転出力＊Ｙｉとフリップフロップ回
路４３からのシフト信号Ｙｉ−１との論理積信号を反転
回路５３及びアンド回路５５に出力する。従って、アン
ド回路５２はシフトレジスタ出力Ｙｉの中のパターン出
力Ｙ８に対応した時点でハイレベル“１”の論理積信号
を出力する。

【００９８】アンド回路５５はフリップフロップ回路５
４の働きによってシフトレジスタ出力Ｙｉの中のパター
ン出力Ｙ８に対応した時点、すなわちアンド回路５２か
ら出力されるハイレベル“１”の論理積信号のうち一番
最初のものだけを立下り検出信号ＹＦ０としてフリップ
フロップ回路５６に出力する。なお、図２のパターン出
力の場合には、アンド回路５２からはハイレベル“１”
の論理積信号は１回しか出力しないので、フリップフロ
ップ回路５４は動作しなくてもよいが、図４のパターン
出力の場合には、アンド回路５２からはハイレベル
“１”の論理積信号が２回出力されるので、フリッフリ
ップフロップ回路５４が働いてアンド回路５２から出力
されるハイレベル“１”の論理積信号のうち一番最初の
ものだけを立ち下がり検出信号ＹＦ０としてフリップフ
ロップ回路５６に出力する。

【００９９】立下り検出信号ＹＦ０はフリップフロップ
回路５６によって１シフトパルス分だけ遅延された立下
りシフト信号ＹＦ１としてアンド回路５７に出力され
る。アンド回路５７は、シフトパルスＳＨＰの反転出力
と立下りシフト信号ＹＦ１との論理積信号を除数ラッチ
パルスＬＴＦとして除数検出回路５９のクロック端子Ｃ
に出力する。このアンド回路５７から出力される除数ラ
ッチパルスＬＴＦは、ちょうど検出カウント値Ｎｄの安
定した時点で立上りを有するパルスとなる。従って、除
数ラッチパルスＬＴＦを入力した除数ラッチ回路５９
は、除数ラッチパルスＬＴＦの立上り時点における検出
カウント値Ｎｄとして『８』をラッチし、それを除数信
号ＤＸとして除算器５０に出力する。

【０１００】以上のような除数被除数検出回路４０を用
いることによって、遅延素子Ｄ１〜ＤＤの遅延時間が±
５０パーセント程度の範囲で変動した場合でも、トリガ
パルスＴＧＰの出力時点を正確に測定することができる
という優れた効果がある。

【０１０１】なお、図１の位置センサ変換装置を用いる
ことによって、所定周期（１次キャリア周波数ｆｃ）で
出力される位置データの検出精度（分解能）を大幅に向
上させることが可能となる。しかしながら、所定周期毎
に出力される位置データの検出精度が向上すると、今度
は逆に位置データの抜け落ち現象が頻繁に生じるように
なる。

【０１０２】この位置データの抜け落ち現象は図１１に
示す従来の位置センサ変換手段の場合でも生じていた。
すなわち、図１３において、位置データＤＢ４〜ＤＢ０
は１次キャリア周波数ｆｃが５ＫＨｚでモータの回転速
度が４０ｒｐｍの場合に図１１の位置センサ変換手段の
ラッチ回路１９から出力される位置データＮｙの下位５
ビットである。

【０１０３】１次キャリア周波数ｆｃが５ＫＨｚでモー
タの回転速度が４０ｒｐｍの場合に、図１１の位置セン
サ変換手段の同期カウンタ１３の１カウント値に相当す
る回転位置データの値は２π／８１９２＝π／４０９６
ラジアンである。ところが、１次キャリア周波数ｆｃの
一周期０．２ｍｓの間に回転移動する回転位置データの
値は２π×４０÷（６０×５０００）＝π／３７５０ラ
ジアンである。すなわち、回転速度が４０ｒｐｍの場合
は、０．２ｍｓの間に回転移動する回転位置データの値
の方が同期カウンタ１３の１カウント値に相当する回転
位置データの値よりも大きくなっている。

【０１０４】従って、前述の回転速度３０ｒｐｍの場合
とは逆にラッチパルスＬＰの出力毎に位置データが変化
して出力されるようになる。そして、第１０番目のラッ
チパルスＬＰの出力時点では位置データＤＢ４〜ＤＢ０
として『０１０１０』が出力され、第１１番目のラッチ
パルスＬＰの出力時点では位置データＤＢ４〜ＤＢ０と
して『０１１００』が出力される。しかしながら、実際
には第１０番目の位置データが出力してから第１１番目
の位置データが出力されるまでの間に位置データＤＢ４
〜ＤＢ０として『０１０１１』が出力されなければなら
ないのであるが、『０１１０１』なる位置データは抜け
落ちてしまっている。これは、０．２ｍｓの間に回転移
動する回転位置データの値の方が同期カウンタ１３の１
カウント値に相当する回転位置データの値よりも大きい
ために、生じたものである。同様に第２１番目と第２２
番目のラッチパルスＬＰの間でも位置データＤＢ４〜Ｄ
Ｂ０として『１０１１１』が抜け落ちている。

【０１０５】この位置データが抜け落ちるという現象
は、回転速度の上昇に応じて顕著に現れ、抜け落ちる位
置データの数も回転速度に比例して増加する。なお、こ
のような位置データの抜け落ちる現象が生じる回転速度
Ｎｒは、クロック発振器１２の発振周波数が４０．９６
ＭＨｚで１次キャリア周波数５ＫＨｚの場合には、０．
２ｍｓの間に回転移動する回転位置データの値と同期カ
ウンタ１３の１カウント値に相当する回転位置データの
値とが等しい時であるから、２π／８１９２＝２π×Ｎ
ｒ÷（６０×５０００）から、Ｎｒ＝６０×５０００÷
８１９２≒３６．６ｒｐｍである。

【０１０６】同様にクロック発振器１２の発振周波数が
４０．９６ＭＨｚで１次キャリア周波数１０ＫＨｚの場
合には、０．１ｍｓの間に回転移動する回転位置データ
の値と同期カウンタ１３の１カウント値に相当する回転
位置データの値とが等しい時であるから、２π／４０９
６＝２π×Ｎｒ÷（６０×１００００）から、Ｎｒ＝６
０×１００００÷４０９６≒１４６．５ｒｐｍである。

【０１０７】このように位置データの抜け落ち現象は従
来でも存在したが、本発明の位置センサ変換装置を使用
した場合にはそれが特に顕著に現れるようになる。なぜ
なら、本発明の位置センサ変換手段は、従来の分割数４
０９６，８１９２を２倍から３２倍の範囲で大幅に向上
することができるからである。従って、移動体の移動位
置を検出するに際して、位置データの抜け落ち現象を生
じさせることなく位置データを確実に出力することがで
きれば、その位置データの一部をインクリメンタルパル
スとして使用することができる。以下、その抜け落ち現
象を生じさせることなく位置データを確実に出力するこ
とができる位置データ生成手段の構成について説明す
る。

【０１０８】図７は抜け落ち現象を生じさせることなく
位置データを確実に出力することができる位置データ生
成手段の構成例を示す図である。位置データ生成手段
は、現在値データラッチ回路７０、前回値データラッチ
回路７１、差分演算回路７２、パルス間隔変換回路７
３、パルス数記憶回路７４、タイミング発生回路７５、
パルス生成回路７６及び位置データ生成回路７７から構
成される。タイミング発生回路７５は図１のフリップフ
ロップ回路２０からのラッチパルスＬＰ０ｉを入力する
毎に、所定のタイミング信号を位置データ生成手段の各
回路に出力する。

【０１０９】現在値データラッチ回路７０は、タイミン
グ発生回路７５から出力されるラッチパルスＬｉに応じ
て図１のラッチ回路１９及び除算器５０から出力される
位置データＮｙ＋Ｎｚをラッチして、それを今回値デー
タＮｎｅｗとして差分演算回路７２に出力すると共に、
ラッチパルスＬｉの入力前にラッチしていた位置データ
Ｎｙ−１＋Ｎｚ−１に対応した前回値データＮｏｌｄを
前回値データラッチ回路７１に出力する。前回値データ
ＮｏｌｄはラッチパルスＬＰ０ｉの１サイクル前にラッ
チ回路１９及び除算器５０から出力されていた位置デー
タである。前回値データラッチ回路７１は、タイミング
発生回路７５のラッチパルスＬｉに応じて現在値データ
ラッチ回路７０にラッチされていた位置データＮｙ＋Ｎ
ｚを前回値データＮｏｌｄとしてラッチし、それを差分
演算回路７２及び位置データ生成回路７７に出力する。

【０１１０】差分演算回路７２は、タイミング発生回路
７５からの減算指令パルスＤＰに応じて現在値データラ
ッチ回路７０の今回値データＮｎｅｗから前回値データ
ラッチ回路７１の前回値データＮｏｌｄを減算し、その
差分値データＤＶをパルス間隔変換回路７３及びパルス
数記憶回路７４に出力する。パルス間隔変換回路７３
は、差分演算回路７２からの差分値データＤＶを入力
し、タイミング発生回路７５からの変換指令パルスＣＰ
に応じてその差分値データＤＶをパルス間隔データＰＷ
に変換してパルス生成回路７６に出力する。このパルス
間隔データＰＷはパルス列をラッチパルスＬＰ０ｉの出
力周期Ｔｐ内に差分値データＤＶの示す数だけ等間隔に
出力するために必要なパルス間隔を指定するものであ
る。

【０１１１】パルス数記憶回路７４は、差分演算回路７
２からの差分値データＤＶを入力し、タイミング発生回
路７５からの記憶指令パルスＲＰに応じて差分演算回路
７２からの差分値データＤＶ（即ち、１次キャリア周波
数ｆｃの１周期内に出力すべきパルス列の数）を記憶し
ておく回路である。パルス生成回路７６は、タイミング
発生回路７５から出力されるクロック信号ＣＬＫをカウ
ントする巡回型のカウンタであり、カウント値が１巡回
する毎にパルス列Ｐｉを位置データ生成回路７７に出力
する。また、このパルス生成回路７６は、パルス間隔変
換回路７３からのパルス間隔データＰＷによってその巡
回カウント値をプログラマブルに変更できるようになっ
ている。

【０１１２】従って、パルス間隔変換回路７３からのパ
ルス間隔データＰＷが大きい場合には、パルス生成回路
７６のカウント値は大きくなるので、パルス列Ｐｉの出
力間隔は大きくなり、ラッチパルスＬＰ０ｉの１周期内
に出力されるパルス列Ｐｉの数は少なくなる。逆にパル
ス間隔変換回路７３からのパルス間隔データＰＷが小さ
い場合には、パルス生成回路７６のカウント値も小さく
なるので、パルス列Ｐｉの出力間隔も小さくなり、ラッ
チパルスＬＰ０ｉの１周期内に出力されるパルス列Ｐｉ
の数も多くなる。

【０１１３】位置データ生成回路７７は、パルス生成回
路７６から出力されるパルス列Ｐｉをカウントする巡回
型のカウンタであり、その巡回カウント値は同期カウン
タ１３と同じに設定してある。そして、位置データ生成
回路７７は初期カウント値として予め前回値データラッ
チ回路７１の前回値データＮｏｌｄに設定されており、
タイミング発生回路７５からの出力開始パルスＳＰに応
じて、パルス生成回路７６からのパルス列Ｐｉをパルス
数記憶回路７４の差分値データＤＶに対応する数だけカ
ウント処理する。すなわち、位置データ生成回路７７
は、前回値データＮｏｌｄから今回値データＮｎｅｗま
での間で抜け落ちた位置データＮ０をパルス列Ｐｉの入
力タイミングに応じて順次出力する。

【０１１４】次に図７の位置データ生成手段の動作につ
いて図８を用いて説明する。図８において、位置データ
ＤＣ４〜ＤＣ０は、１次キャリア周波数ｆｃが５ＫＨｚ
でモータの回転速度が１２．５ｒｐｍの場合に位置デー
タ生成回路７７から出力される位置データＮ０の下位５
ビットを示す。

【０１１５】１次キャリア周波数ｆｃが５ＫＨｚでモー
タの回転速度が１２．５ｒｐｍの場合に、１次キャリア
周波数ｆｃの１周期０．２ｍｓの間に回転移動する回転
位置データの値は２π×１２．５÷（６０×５０００）
＝π／１２０００ラジアンであり、図１の位置センサ変
換手段の除算器５０から出力される位置データの最下位
ビットに相当する回転位置データの値は２π／６５５３
６（＝π／３２７６８）ラジアンである。

【０１１６】従って、１次キャリア周波数ｆｃの１周期
０．２ｍｓの間に図１の位置センサ変換手段はその位置
データＮｙ＋Ｎｚを２又は３づつアップする。第０番目
のラッチパルスＬＰ００の時点では『０』だった位置デ
ータＮｙ＋Ｎｚも第１番目のラッチパルスＬＰ０１の時
点では『２』となり、以後ラッチパルスＬＰ０２，ＬＰ
０３，ＬＰ０４，ＬＰ０５・・・の順番でラッチ回路１
９及び乗算器５０からは『５』『８』『１０』『１３』
『１６』『１９』『２１』『２４』・・・の位置データ
Ｎｙ＋Ｎｚが次々と出力される。

【０１１７】図１のフリップフロップ回路２０からラッ
チパルスＬＰ０１がラッチ回路１９及びタイミング発生
回路７５に出力されると、ラッチ回路１９及び除算器５
０からは位置データＮｙ＋Ｎｚとして『２』が出力さ
れ、タイミング発生回路７５はラッチパルスＬ１を現在
値データラッチ回路７０及び前回値データラッチ回路７
１に出力する。これによって、現在値データラッチ回路
７０には今回値データＮｎｅｗとして『２』がラッチさ
れ、前回値データラッチ回路７１には前回値データＮｏ
ｌｄとして『０』がラッチされる。

【０１１８】タイミング発生回路７５はラッチパルスＬ
１を現在値データラッチ回路７０及び前回値データラッ
チ回路７１に出力した後に、減算指令パルスＤＰを差分
演算回路７２に出力する。差分演算回路７２は現在値デ
ータラッチ回路７０及び前回値データラッチ回路７１に
ラッチされている今回値データＮｎｅｗと前回値データ
Ｎｏｌｄとの差分値『２』を算出し、それを差分値デー
タＤＶとしてパルス間隔変換回路７３及びパルス数記憶
回路７４に出力する。

【０１１９】差分値データＤＶを入力したパルス間隔変
換回路７３は、差分値データＤＶをパルス間隔データＰ
Ｗに変換してパルス生成回路７６に出力する。すなわ
ち、差分値は『２』なので、１次キャリア周波数ｆｃ
（＝５ＫＨｚ）の１周期Ｔｃ（＝２００μｓ）の間に２
個のパルス列Ｐｉを出力するためには、１周期ＴｃをＤ
Ｖ（ここでは『２』）で除した値、約１００μｓの間隔
でパルス列Ｐｉを出力すればよいので、Ｔｃ／ＤＶに対
応したパルス間隔データＰＷをパルス生成回路７６に出
力する。

【０１２０】パルス間隔データＰＷを入力したパルス生
成回路７６は、パルス間隔データＰＷに対応した時間毎
にパルス列Ｐｉを出力する。ここでは、パルス生成回路
７６は、約１００μｓ毎にパルス列Ｐ１及びＰ２を出力
する。位置データ生成回路７７は、予め前回値データラ
ッチ回路７１にラッチされている前回値データＮｏｌｄ
として『０』を格納しているので、パルス生成回路７６
からのパルス列Ｐｉの入力に応じてその位置データをイ
ンクリメンタル処理する。すなわち、第１番目のラッチ
パルスＬＰ０１の時点では位置データ生成回路７７は位
置データＤＡ４〜ＤＡ０として『０００００』，『００
００１』，『０００１０』を出力する。

【０１２１】このラッチパルスＬＰ０１の期間には、パ
ルス生成回路７６は２個のパルス列Ｐ１及びＰ２を出力
すればよいのであるが、誤って３個目のインクリメンタ
ルパルスを発生する場合がある。このような場合には、
位置データ生成回路７７はパルス数記憶回路７４からの
差分値データＤＶ以上のパルス列Ｐｉが入力したとして
もそれについては入力しなかったものとして処理するの
で問題はない。

【０１２２】また、この位置検出装置から出力される位
置データのうち下位ビットＤＣ０〜ＤＣ３のいずれか１
つをインクリメンタルパルスとし、差分演算回路７２か
ら出力される差分値データＤＶを回転方向を示すデータ
とすることによって、本実施例の位相シフト方式の位置
検出装置を用いたインクリメンタルエンコーダを実現す
ることができる。

【０１２３】なお、上述の実施例のようにモータの回転
速度が１２．５ｒｐｍであり、ラッチパルスＬＰ０ｉの
出力周期Ｔｐと１次キャリア周波数ｆｃの周期Ｔｃとが
ほとんど一定の場合には問題はないが、実際には、ラッ
チパルスＬＰ０ｉの出力周期Ｔｐは図９に示すように、
モータの回転速度Ｎ及びその回転方向に依存する。すな
わち、モータの回転速度Ｎが大きくなるに従ってラッチ
パルスＬＰ０ｉの出力周期Ｔｐは１次キャリア周波数ｆ
ｃの周期Ｔｃよりも十分大きくなり、モータが反対方向
に回転する場合には、そのモータの反対方向の回転速度
Ｎが大きくなるに従ってラッチパルスＬＰ０ｉの出力周
期Ｔｐは１次キャリア周波数ｆｃの周期Ｔｃよりも十分
小さくなる。

【０１２４】モータの回転速度をＮｒｐｍとすると、合
成出力信号Ｙ＝ｓｉｎ〔２πｆｃｔ−２π（Ｎ／６０）
ｔ〕＝ｓｉｎ〔（２π／Ｔｐ）ｔ〕より、ラッチパルス
ＬＰ０ｉの出力周期ＴｐはＴｐ＝１／（ｆｃ−Ｎ／６
０）となり、この時の差分値データＤＶはＤＶ＝（Ｎｘ
×Ｎ／６０）／（ｆｃ−Ｎ／６０）である。ここでのＮ
はモータの回転方向が反対方向の場合には負の値であ
る。従って、上式からＮを消去すると、Ｔｐ＝（Ｎｘ＋
ＤＶ）／（ｆｃ×Ｎｘ）となる。ここで、Ｎｘは１回転
当たりの分割数である。例えば、１次キャリア周波数ｆ
ｃが５ＫＨｚでモータの回転速度Ｎが３００００ｒｐｍ
の場合、ラッチパルスＬＰ０ｉの出力周期Ｔｐは約２２
２μｓであり、１次キャリア周波数ｆｃの周期Ｔｃ（２
００μｓ）よりもｔａ（約２２μｓ）だけ大きい。逆
に、モータの回転速度Ｎが反対方向に３００００ｒｐｍ
の場合には、ラッチパルスＬＰ０ｉの出力周期Ｔｐは約
１８２μｓであり、１次キャリア周波数ｆｃの周期Ｔｃ
（２００μｓ）よりもｔａ（約１８μｓ）だけ小さい。

【０１２５】従って、差分値データＤＶを入力したパル
ス間隔変換回路７３が、周期ＴｃをＤＶで除した値Ｔｃ
／ＤＶに対応したパルス間隔データＰＷをパルス生成回
路７６に出力すると、位置データ生成回路７７からは最
初の２００μｓは位置データが次々と出力されるが、ｔ
ａ（約２２μｓ）の間は何ら位置データは変化しないと
いうことになる。逆に、反対方向に回転している場合に
は、ラッチパルスＬＰ０ｉの出力周期Ｔｐの間に位置デ
ータを出力しきれないということが起こる。

【０１２６】そこで、このような高速回転の場合でも位
置データ生成回路７７から均等に位置データが出力され
るようにするため、パルス間隔変換回路７３はラッチパ
ルスＬＰ０ｉの出力周期Ｔｐから所定の余裕時間Ｔｍ
（１次キャリア周波数の１周期Ｔｃの約１〜３パーセン
トに対応する時間、１次キャリア周波数が５ＫＨｚの場
合には５μｓ，１０ＫＨｚの場合には２．５μｓ）を減
算した値Ｔｐ−Ｔｍを減算値データＤＶで除した値（Ｔ
ｐ−Ｔｍ）／ＤＶに対応したパルス間隔データＰＷをパ
ルス生成回路７６に出力するように設定している。ここ
で、余裕時間Ｔｍとは、モータの回転速度が減速した場
合や反対方向に回転して加速した場合に、ラッチパルス
ＬＰ０ｉの出力周期Ｔｐが前回の周期よりも小さくなる
ことを見込んで設けた余裕時間である。

【０１２７】従って、モータの回転速度Ｎが３００００
ｒｐｍの場合には、パルス間隔変換回路７３は、ラッチ
パルスＬＰ０ｉの出力周期Ｔｐ：約２２２μｓから５μ
ｓを減算した値：約２１７μｓを減算値データＤＶで除
した値に対応したパルス間隔データＰＷをパルス生成回
路７６に出力する。また、モータの反対方向の回転速度
Ｎが３００００ｒｐｍの場合には、パルス間隔変換回路
７３は、ラッチパルスＬＰ０ｉの出力周期Ｔｐ：約１８
２μｓから５μｓを減算した値：約１７８μｓを減算値
データＤＶで除した値に対応したパルス間隔データＰＷ
をパルス生成回路７６に出力する。

【０１２８】なお、上述の実施例は、位相シフト方式の
回転位置検出装置の場合を例に説明したが、位相シフト
方式の直線位置検出装置に対しても同様に適用できるこ
とはいうまでもない。また、上述の実施例では、パルス
生成回路７６から出力されるパルスはインクリメンタル
パルスとして説明したが、回転方向が逆だった場合には
このインクリメンタルパルスに基づいて前回値からデク
リメンタル処理がなされ、今回値までの補間処理が行わ
れることはいうまでもない。

【０１２９】なお、上述の実施例では、１３個の遅延素
子Ｄ１〜ＤＤを例に説明したが、これ以上の遅延素子を
設けることによって位置検出精度を大幅に向上できるこ
とはいうまでもない。また、上述の実施例では、位置検
出装置を例に説明したが、図１の位置センサ変換手段の
構成手段の中からＲＯＭ１４ａ，１４ｂ、Ｄ／Ａ変換器
１５ａ，１５ｂ、アンプ１６ａ，１６ｂ及びゼロクロス
回路１８を省略することによって、トリガパルスＴＧＰ
の入力時点を高精度に測定できる時間測定装置を構成で
きる。

【０１３０】

【発明の効果】第１の本発明によれば、移動体の移動位
置を検出するに際して、所定周期で出力される位置デー
タの検出精度（分解能）を大幅に向上することができ
る。第２の本発明によれば、水晶発振器等が発生する基
準クロックをカウントするカウンタ回路の１カウント分
に相当する時間をさらに細かく分割して測定することが
できる。

【図面の簡単な説明】

【図１】 本発明の一実施例である位置センサ変換手段
の構成例を示す図である。

【図２】 遅延素子の遅延時間が約３ｎｓの場合におけ
る図１の位置センサ変換手段の動作を説明するための第
１のタイミングチャートである。

【図３】 遅延素子の遅延時間が約２ｎｓの場合におけ
る図１の位置センサ変換装置の動作を説明するための第
２のタイミングチャート図である。

【図４】 遅延素子の遅延時間が約４ｎｓの場合におけ
る図１の位置センサ変換装置の動作を説明するための第
３のタイミングチャート図である。

【図５】 図１の除数被除数検出回路の詳細構成を示す
図である。

【図６】 図５の除数被除数検出回路の動作を説明する
ためのタイミングチャート図である。

【図７】 抜け落ち現象を生じさせることなく位置デー
タを確実に出力することができる位置データ生成手段の
構成例を示す図である。

【図８】 図７の位置データ生成手段の動作を説明する
ための第１のタイミングチャート図である。

【図９】 図７の位置データ生成手段の動作を説明する
ための第２のタイミングチャート図である。

【図１０】 本発明の出願人が先に提案した回転位置検
出装置の概略構成を示す図である。

【図１１】 図４の回転位置検出装置に接続される位置
センサ変換手段の一例を示す図である。

【図１２】 図４の回転位置検出装置の基本原理を説明
するための図である。

【図１３】 図５の位置センサ変換手段の動作を説明す
るためのタイミングチャート図である。

【符号の説明】

１Ａ〜１Ｆ…１次コイル、１１ａ…ステータ、１１ｂ…
ロータ、１２…クロック発振器、１３…同期カウンタ、
１４ａ，１４ｂ…ＲＯＭ、１５ａ，１５ｂ…Ｄ／Ａ変換
器、１６ａ，１６ｂ，１７…アンプ、１８…ゼロクロス
回路、１９…ラッチ回路、２０，２１，２２，２３〜２
Ｄ…フリップフロップ回路、Ｄ１，Ｄ２，Ｄ３〜ＤＤ…
遅延素子、３０…パターンラッチ回路、４０…除数被除
数検出回路、４１…シフトレジスタ、４２…検出カウン
タ、４３，４６，５４，５６…フリップフロップ回路、
４４，４７，４９，５２，５５，５７…アンド回路、４
５，４８，５１，５３…反転回路、５８…被除数ラッチ
回路、５９…除数ラッチ回路、５０…除算器、７０…現
在値データラッチ回路、７１…前回値データラッチ回
路、７２…差分演算回路、７３…パルス間隔変換回路、
７４…パルス数記憶回路、７５…タイミング発生回路、
７６…パルス生成回路、７７…位置データ生成回路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 移動体の位置に応じて電気的に位相シフ
   トされた出力交流信号を生じ、この出力交流信号のゼロ
   クロス時点における電気的位相角の変化に対応してカウ
   ンタ回路をサンプリングし、サンプリングされたカウン
   ト値を前記移動体の絶対位置データとして出力する位相
   シフト方式の第１の絶対位置検出手段と、 前記カウンタ回路のカウントアップ処理の基準となるク
   ロック信号の一周期よりも小さな時間だけ遅延した遅延
   クロック信号を１個以上生成し、この遅延クロック信号
   に基づいて前記出力交流信号のゼロクロス時点を前記ク
   ロック信号の一周期よりも小さな単位時間で測定し、そ
   の測定時間を前記絶対位置データとして前記サンプリン
   グ処理されたカウント値に付加して出力する位相シフト
   方式の第２の絶対位置検出手段とから構成されているこ
   とを特徴とする位置検出装置。
2. 【請求項２】 前記第１の絶対位置検出手段は、 第１のレベル変化と第２のレベル変化との繰り返しから
   なるクロック信号を発生するクロック発振器と、 前記クロック信号の第１のレベル変化時点でカウントア
   ップ処理するカウント回路と、 前記出力交流信号のゼロクロス時点を検出し、トリガパ
   ルスを出力するゼロクロス回路と、 前記トリガパルスの入力後最初の前記クロック信号の前
   記第２のレベル変化を検出した時点でラッチパルスを出
   力するラッチパルス発生器と、 前記ラッチパルスの入力時点における前記カウンタ回路
   のカウント値を保持する保持回路とから構成され、 前記第２の絶対位置検出手段は、 前記クロック信号の一周期よりも小さな時間だけ遅延し
   た遅延クロック信号を出力する遅延回路の複数個を直列
   接続してなるクロック信号遅延手段と、 このクロック信号遅延手段から出力される複数の遅延ク
   ロック信号群をそれぞれ入力し、それに基づいて前記ク
   ロック信号の一周期よりも小さな遅延時間である前記遅
   延クロック群の数を除数とし、さらに、その中から前記
   出力交流信号のゼロクロス時点以前に前記遅延クロック
   信号の前記第２レベル変化を有する前記遅延クロック群
   の数を被除数とし、前記被除数を前記除数で除した値を
   前記絶対位置データとして前記カウント値に付加して出
   力する高精度位置検出手段とから構成されることを特徴
   とする請求項１に記載の位置検出装置。
3. 【請求項３】 前記第２の絶対位置検出手段は、 前記クロック信号の一周期よりも小さな時間だけ遅延し
   た遅延クロック信号を出力する遅延回路の複数個を直列
   接続してなるクロック信号遅延手段と、 このクロック信号遅延手段から出力される複数の遅延ク
   ロック信号群をそれぞれ入力し、前記トリガパルスの入
   力後最初の前記遅延クロック信号の前記第２のレベル変
   化を検出した時点で遅延ラッチパルスを出力する複数の
   遅延ラッチパルス発生器と、 この遅延ラッチパルス発生器から出力される複数の遅延
   ラッチパルス群を入力し、前記ラッチパルスの入力時点
   における前記遅延ラッチパルス群のレベルを検出し、そ
   れを前記遅延ラッチパルス群のレベルパターンとして保
   持するパターン保持手段と、 前記レベルパターンを入力し、そのレベルパターンが第
   １のレベルから第２のレベルに変化して再び第１のレベ
   ルに変化するまでのレベルパターンの数を前記除数と
   し、さらに、そのレベルパターンの中から前記第１のレ
   ベルであるレベルパターンの数を前記被除数として出力
   する除数被除数検出回路と、 前記被除数を前記除数で除した値を前記絶対位置データ
   として前記カウント値に付加して出力する除算器とから
   構成されることを特徴とする請求項２に記載の位置検出
   装置。
4. 【請求項４】 前記絶対位置検出手段は移動体の回転移
   動位置を検出する回転位置検出手段であることを特徴と
   する請求項１に記載の位置検出装置。
5. 【請求項５】 前記絶対位置検出手段は移動体の直線移
   動位置を検出する直線位置検出手段であることを特徴と
   する請求項１に記載の位置検出装置。
6. 【請求項６】 前記第１及び第２の絶対位置検出手段か
   ら前記サンプリング周期毎に出力される前記絶対位置デ
   ータの前回値と今回値との差分値を演算する差分演算手
   段と、 前記サンプリング周期から所定の余裕時間を減算し、減
   算した時間内に前記差分値に相当する数のパルスを均等
   に生成するパルス生成手段と、 このパルス生成手段からのパルスの入力に応じて前記絶
   対位置データの前回値と今回値との間の補間位置データ
   を順次出力し、抜けのない前記絶対位置データを発生す
   る位置データ生成手段とから構成されていることを特徴
   とする位置検出装置。
7. 【請求項７】 前記位置データ生成手段から出力される
   絶対位置データに基づきインクリメンタルパルスを形成
   して出力することを特徴とする請求項６に記載の位置検
   出装置。
8. 【請求項８】 前記遅延手段はゲート回路で構成されて
   いることを特徴とする請求項２に記載の位置検出装置。
9. 【請求項９】 トリガパルスの入力時点を測定する時間
   測定装置において、 第１のレベル変化と第２のレベル変化との繰り返しから
   なるクロック信号を発生するクロック発振器と、 前記クロック信号の第１のレベル変化時点でカウントア
   ップ処理するカウント回路と、 前記トリガパルスの入力後最初の前記クロック信号の前
   記第２のレベル変化を検出した時点でラッチパルスを出
   力するラッチパルス発生器と、 前記ラッチパルスの入力時点における前記カウンタ回路
   のカウント値を保持し、それを前記トリガパルスの入力
   時間を示すデータの一部として出力する保持回路と、 前記クロック信号の一周期よりも小さな時間だけ遅延し
   た遅延クロック信号を出力する遅延回路の複数個を直列
   接続してなるクロック信号遅延手段と、 このクロック信号遅延手段から出力される複数の遅延ク
   ロック信号群をそれぞれ入力し、それに基づいて前記ク
   ロック信号の一周期よりも小さな遅延時間である前記遅
   延クロック群の数を除数とし、さらに、その中から前記
   トリガパルスの入力時点以前に前記遅延クロック信号の
   前記第２レベル変化を有する前記遅延クロック群の数を
   被除数とし、前記被除数を前記除数で除した値を前記ト
   リガパルスの入力時点を示すデータの一部として前記保
   持回路のカウント値に付加して出力する時間検出手段と
   から構成されることを時間測定装置。
10. 【請求項１０】 前記時間検出手段は、 前記クロック信号の一周期よりも小さな時間だけ遅延し
    た遅延クロック信号を出力する遅延回路の複数個を直列
    接続してなるクロック信号遅延手段と、 このクロック信号遅延手段から出力される複数の遅延ク
    ロック信号群をそれぞれ入力し、前記トリガパルスの入
    力後最初の前記遅延クロック信号の前記第２のレベル変
    化を検出した時点で遅延ラッチパルスを出力する複数の
    遅延ラッチパルス発生器と、 この遅延ラッチパルス発生器から出力される複数の遅延
    ラッチパルス群を入力し、前記ラッチパルスの入力時点
    における前記遅延ラッチパルス群のレベルを検出し、そ
    れを前記遅延ラッチパルス群のレベルパターンとして保
    持するパターン保持手段と、 前記レベルパターンを入力し、そのレベルパターンが第
    １のレベルから第２のレベルに変化して再び第１のレベ
    ルに変化するまでのレベルパターンの数を前記除数と
    し、さらに、そのレベルパターンの中から前記第１のレ
    ベルであるレベルパターンの数を前記被除数として出力
    する除数被除数検出回路と、 前記被除数を前記除数で除した値を前記トリガパルスの
    入力時点を示すデータの一部として前記保持回路のカウ
    ント値に付加して出力する除算器とから構成されること
    を特徴とする請求項９に記載の時間測定装置。
11. 【請求項１１】 前記クロック信号遅延手段はゲート回
    路で構成されていることを特徴とする請求項９に記載の
    時間測定装置。