JPH0513762A - 薄膜トランジスタにおけるコンタクトホールの形成方法 - Google Patents
薄膜トランジスタにおけるコンタクトホールの形成方法Info
- Publication number
- JPH0513762A JPH0513762A JP16585291A JP16585291A JPH0513762A JP H0513762 A JPH0513762 A JP H0513762A JP 16585291 A JP16585291 A JP 16585291A JP 16585291 A JP16585291 A JP 16585291A JP H0513762 A JPH0513762 A JP H0513762A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- insulating film
- thin film
- wet etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】径の小さな微細なコンタクトホールを形成でき
る薄膜トランジスタにおけるコンタクトホールの形成方
法を提供する。 【構成】コンタクトホール形成予定部分に湿式エッチン
グを行って、コンタクトホール８の上部までを形成する
と共に、コンタクトホール上部の上縁部にテーパを付
け、その後に行う異方性の乾式エッチングを絶縁膜７の
途中で止め、残りのその下の絶縁膜７部分を湿式にてエ
ッチングする。このため、ソース領域５及びドレイン領
域６に達する際のエッチングを異方性エッチングではな
く、選択比の十分大きい湿式のエッチングにて行うの
で、オーバーエッチングとなることがない。また、横方
向への広がりは湿式エッチングの際に主としてなされる
が、従来に比べて、湿式エッチングによりコンタクトホ
ール８が形成される深さが浅いので、横方向への広がり
は小さいものとなる。
る薄膜トランジスタにおけるコンタクトホールの形成方
法を提供する。 【構成】コンタクトホール形成予定部分に湿式エッチン
グを行って、コンタクトホール８の上部までを形成する
と共に、コンタクトホール上部の上縁部にテーパを付
け、その後に行う異方性の乾式エッチングを絶縁膜７の
途中で止め、残りのその下の絶縁膜７部分を湿式にてエ
ッチングする。このため、ソース領域５及びドレイン領
域６に達する際のエッチングを異方性エッチングではな
く、選択比の十分大きい湿式のエッチングにて行うの
で、オーバーエッチングとなることがない。また、横方
向への広がりは湿式エッチングの際に主としてなされる
が、従来に比べて、湿式エッチングによりコンタクトホ
ール８が形成される深さが浅いので、横方向への広がり
は小さいものとなる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタのソ
ース・ドレイン領域に、その上を覆う絶縁膜を貫通する
状態にコンタクトホールを形成する方法に関し、特にソ
ース・ドレイン領域が薄膜トランジスタのチャネル領域
と同一半導体層で形成された薄膜トランジスタにおける
コンタクトホールの形成方法に関する。
ース・ドレイン領域に、その上を覆う絶縁膜を貫通する
状態にコンタクトホールを形成する方法に関し、特にソ
ース・ドレイン領域が薄膜トランジスタのチャネル領域
と同一半導体層で形成された薄膜トランジスタにおける
コンタクトホールの形成方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの基本構成として、図
７に示すものが知られている。即ち、基板２１上に形成
したゲート電極２２の上を覆ってゲート絶縁膜２３が形
成され、そのゲート絶縁膜２３の上に、前記ゲート電極
２２の上方部分のチャネル領域２４及び、その左側のソ
ース領域２５、右側のドレイン領域２６を有する半導体
膜が形成され、更にその半導体膜の上が絶縁膜２７にて
覆われている。上記半導体膜のソース領域２５及びドレ
イン領域２６それぞれと、配線との接続は、ソース領域
２５とドレイン領域２６との上の絶縁膜２７部分に図示
しないコンタクトホールを形成することにより行われ
る。
７に示すものが知られている。即ち、基板２１上に形成
したゲート電極２２の上を覆ってゲート絶縁膜２３が形
成され、そのゲート絶縁膜２３の上に、前記ゲート電極
２２の上方部分のチャネル領域２４及び、その左側のソ
ース領域２５、右側のドレイン領域２６を有する半導体
膜が形成され、更にその半導体膜の上が絶縁膜２７にて
覆われている。上記半導体膜のソース領域２５及びドレ
イン領域２６それぞれと、配線との接続は、ソース領域
２５とドレイン領域２６との上の絶縁膜２７部分に図示
しないコンタクトホールを形成することにより行われ
る。
【０００３】上記薄膜トランジスタの利用分野として
は、アクティブマトリクス型の液晶ディスプレイ（ＬＣ
Ｄ）や、薄膜トランジスタをメモリーセル内に使用した
ＳＲＡＭ（スタティックＲＡＭ）等がある。その利用分
野のうちで高精細のＬＣＤや大容量ＳＲＡＭを得る場合
には、薄膜トランジスタの縮小化が要求される。更に、
この要求を満足させるためには、薄膜トランジスタのソ
ース・ドレイン領域に、その上を覆う絶縁膜を貫通して
形成されるコンタクトホールを小径化することが不可欠
となる。
は、アクティブマトリクス型の液晶ディスプレイ（ＬＣ
Ｄ）や、薄膜トランジスタをメモリーセル内に使用した
ＳＲＡＭ（スタティックＲＡＭ）等がある。その利用分
野のうちで高精細のＬＣＤや大容量ＳＲＡＭを得る場合
には、薄膜トランジスタの縮小化が要求される。更に、
この要求を満足させるためには、薄膜トランジスタのソ
ース・ドレイン領域に、その上を覆う絶縁膜を貫通して
形成されるコンタクトホールを小径化することが不可欠
となる。
【０００４】一方、薄膜トランジスタ（以下、ＴＦＴと
いう。）の性能に関し、例えば移動度の向上化、或はリ
ーク電流の低減化を図るには、チャネル領域となる半導
体膜を薄膜化することが必要である。このため、ＴＦＴ
のソース・ドレイン領域がチャネル領域と同一半導体層
で形成された構造であり、かつそれらに接続する配線が
絶縁膜を貫通して形成したコンタクトホールを介してソ
ース・ドレイン領域に接続する場合には、薄いソース・
ドレイン領域へ、これを貫通することなくコンタクトホ
ールを形成することが必要不可欠となる。
いう。）の性能に関し、例えば移動度の向上化、或はリ
ーク電流の低減化を図るには、チャネル領域となる半導
体膜を薄膜化することが必要である。このため、ＴＦＴ
のソース・ドレイン領域がチャネル領域と同一半導体層
で形成された構造であり、かつそれらに接続する配線が
絶縁膜を貫通して形成したコンタクトホールを介してソ
ース・ドレイン領域に接続する場合には、薄いソース・
ドレイン領域へ、これを貫通することなくコンタクトホ
ールを形成することが必要不可欠となる。
【０００５】
【発明が解決しようとする課題】ところで、コンタクト
ホールの形成は、従来、次の２つの方法が採用されてい
た。その１つの方法は、湿式エッチングを行って、コン
タクトホール上部を形成すると共に、コンタクトホール
上部の上縁部にテーパーを付けてその上に形成される配
線のカバレージを改善した後、異方性の乾式エッチング
を行ってコンタクトホールを伸長させる方法である。他
の１つの方法としては、湿式エッチングのみを行ってコ
ンタクトホールを形成する方法である。
ホールの形成は、従来、次の２つの方法が採用されてい
た。その１つの方法は、湿式エッチングを行って、コン
タクトホール上部を形成すると共に、コンタクトホール
上部の上縁部にテーパーを付けてその上に形成される配
線のカバレージを改善した後、異方性の乾式エッチング
を行ってコンタクトホールを伸長させる方法である。他
の１つの方法としては、湿式エッチングのみを行ってコ
ンタクトホールを形成する方法である。
【０００６】しかしながら、前者の方法による場合に
は、主として異方性の乾式エッチングを用いるので径の
小さな微細なコンタクトホールを形成できる反面、一般
的に半導体膜に対する選択比が小さいため、図８に示す
ようにオーバーエッチングによりコンタクトホール２８
が半導体膜のソース領域２５及びドレイン領域２６を貫
通し、そのコンタクトホール２８に形成した配線２９と
うまく接続できない虞れがある。また、この恐れを回避
する為に半導体膜を厚くすると、移動度が低下したり、
リーク電流の増加が起こり、ＴＦＴ特性が劣化してしま
うという問題があった。
は、主として異方性の乾式エッチングを用いるので径の
小さな微細なコンタクトホールを形成できる反面、一般
的に半導体膜に対する選択比が小さいため、図８に示す
ようにオーバーエッチングによりコンタクトホール２８
が半導体膜のソース領域２５及びドレイン領域２６を貫
通し、そのコンタクトホール２８に形成した配線２９と
うまく接続できない虞れがある。また、この恐れを回避
する為に半導体膜を厚くすると、移動度が低下したり、
リーク電流の増加が起こり、ＴＦＴ特性が劣化してしま
うという問題があった。
【０００７】一方、後者の方法による場合には、湿式エ
ッチングを用いるので、前者の場合とは異なり半導体膜
に対する選択比は充分大きいが、横方向にもエッチング
が進行するためにコンタクトホールの径が広がり、微細
なコンタクトホールは形成できない。このため、絶縁膜
２７の厚み程度にもよるが、横方向へのエッチングによ
り目標とする径の約２倍も広い径となることがあった。
更に、場合によっては、半導体膜の端から外れた箇所に
はみ出し部２８ａが形成され、配線２９が分断される虞
れも有った。
ッチングを用いるので、前者の場合とは異なり半導体膜
に対する選択比は充分大きいが、横方向にもエッチング
が進行するためにコンタクトホールの径が広がり、微細
なコンタクトホールは形成できない。このため、絶縁膜
２７の厚み程度にもよるが、横方向へのエッチングによ
り目標とする径の約２倍も広い径となることがあった。
更に、場合によっては、半導体膜の端から外れた箇所に
はみ出し部２８ａが形成され、配線２９が分断される虞
れも有った。
【０００８】本発明はこのような問題点を解決するもの
であり、径の小さな微細なコンタクトホールを形成でき
る薄膜トランジスタにおけるコンタクトホールの形成方
法を提供することを目的とする。
であり、径の小さな微細なコンタクトホールを形成でき
る薄膜トランジスタにおけるコンタクトホールの形成方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タにおけるコンタクトホールの形成方法は、基板上に形
成された薄膜トランジスタの上が絶縁膜で覆われ、該薄
膜トランジスタを構成するソース領域及びドレイン領域
それぞれの上の絶縁膜部分に、該絶縁膜を貫通する配線
接続用のコンタクトホールを形成する方法において、コ
ンタクトホール形成予定部分に湿式エッチングを行っ
て、コンタクトホールの上部までを形成すると共に、コ
ンタクトホール上部の上縁部にテーパを付ける工程と、
該コンタクトホール上部の下側部分に異方性の乾式エッ
チングを行って、該絶縁膜の途中までコンタクトホール
を伸長する工程と、コンタクトホール形成予定部分の下
側に残った絶縁膜に湿式エッチングを行って、該ソース
領域及び該ドレイン領域に達するまでコンタクトホール
を伸長する工程と、を含んでおり、そのことによって上
記目的が達成される。
タにおけるコンタクトホールの形成方法は、基板上に形
成された薄膜トランジスタの上が絶縁膜で覆われ、該薄
膜トランジスタを構成するソース領域及びドレイン領域
それぞれの上の絶縁膜部分に、該絶縁膜を貫通する配線
接続用のコンタクトホールを形成する方法において、コ
ンタクトホール形成予定部分に湿式エッチングを行っ
て、コンタクトホールの上部までを形成すると共に、コ
ンタクトホール上部の上縁部にテーパを付ける工程と、
該コンタクトホール上部の下側部分に異方性の乾式エッ
チングを行って、該絶縁膜の途中までコンタクトホール
を伸長する工程と、コンタクトホール形成予定部分の下
側に残った絶縁膜に湿式エッチングを行って、該ソース
領域及び該ドレイン領域に達するまでコンタクトホール
を伸長する工程と、を含んでおり、そのことによって上
記目的が達成される。
【００１０】
【作用】本発明にあっては、コンタクトホール形成予定
部分に湿式エッチングを行って、コンタクトホールの上
部までを形成すると共に、コンタクトホール上部の上縁
部にテーパを付け、その後に行う異方性の乾式エッチン
グを絶縁膜の途中で止め、残りのその下の絶縁膜部分を
湿式にてエッチングする。このため、ソース領域及びド
レイン領域に達する際のエッチングを異方性エッチング
ではなく、選択比の十分大きい湿式のエッチングにて行
うので、オーバーエッチングとなることがない。また、
横方向への広がりは湿式エッチングを行う際に主として
形成されるが、従来に比べて、湿式エッチングによりコ
ンタクトホールが形成される深さが浅いので、横方向へ
の広がりは小さいものとなる。
部分に湿式エッチングを行って、コンタクトホールの上
部までを形成すると共に、コンタクトホール上部の上縁
部にテーパを付け、その後に行う異方性の乾式エッチン
グを絶縁膜の途中で止め、残りのその下の絶縁膜部分を
湿式にてエッチングする。このため、ソース領域及びド
レイン領域に達する際のエッチングを異方性エッチング
ではなく、選択比の十分大きい湿式のエッチングにて行
うので、オーバーエッチングとなることがない。また、
横方向への広がりは湿式エッチングを行う際に主として
形成されるが、従来に比べて、湿式エッチングによりコ
ンタクトホールが形成される深さが浅いので、横方向へ
の広がりは小さいものとなる。
【００１１】
【実施例】本発明の実施例については以下に説明する。
【００１２】図１は本発明により形成したコンタクトホ
ールを有する薄膜トランジスタを示す断面図である。こ
の薄膜トランジスタは、基板１上に形成したゲート電極
２の上を覆ってゲート絶縁膜３が形成され、そのゲート
絶縁膜３の上に、前記ゲート電極２の上方部分のチャネ
ル領域４及び、その左側のソース領域５、右側のドレイ
ン領域６を有する、例えば多結晶シリコン等からなる半
導体膜が形成されている。更に、その半導体膜の上が、
例えばＣＶＤ法により形成されたＳｉＯ2等からなる絶
縁膜７にて覆われており、上記半導体膜のソース領域５
とドレイン領域６との上の絶縁膜７部分を貫通してコン
タクトホール８、８が形成され、このコンタクトホール
８、８に形成した配線９、９と、ソース領域５及びドレ
イン領域６が接続されている。なお、ソース領域５及び
ドレイン領域６を有する半導体膜は、全域にわたって厚
みを一定の８００オングストロームとしてあり、また絶
縁膜７の厚みは８０００オングストロームとしている。
ールを有する薄膜トランジスタを示す断面図である。こ
の薄膜トランジスタは、基板１上に形成したゲート電極
２の上を覆ってゲート絶縁膜３が形成され、そのゲート
絶縁膜３の上に、前記ゲート電極２の上方部分のチャネ
ル領域４及び、その左側のソース領域５、右側のドレイ
ン領域６を有する、例えば多結晶シリコン等からなる半
導体膜が形成されている。更に、その半導体膜の上が、
例えばＣＶＤ法により形成されたＳｉＯ2等からなる絶
縁膜７にて覆われており、上記半導体膜のソース領域５
とドレイン領域６との上の絶縁膜７部分を貫通してコン
タクトホール８、８が形成され、このコンタクトホール
８、８に形成した配線９、９と、ソース領域５及びドレ
イン領域６が接続されている。なお、ソース領域５及び
ドレイン領域６を有する半導体膜は、全域にわたって厚
みを一定の８００オングストロームとしてあり、また絶
縁膜７の厚みは８０００オングストロームとしている。
【００１３】次に、このように構成した薄膜トランジス
タにおいて、本発明方法により例えば２μｍ程度の径の
コンタクトホール８を形成する場合について説明する。
先ず、図２に示すように、上記コンタクトホール８及び
配線９の形成がまだ行われていない状態のものの上に、
レジストパターン１０をコンタクトホール形成予定部分
を避けてフォトリフグラフィーで形成する。このとき、
コンタクトホール形成予定部分におけるレジストパター
ン１０の開口は、２μｍとなるようにした。
タにおいて、本発明方法により例えば２μｍ程度の径の
コンタクトホール８を形成する場合について説明する。
先ず、図２に示すように、上記コンタクトホール８及び
配線９の形成がまだ行われていない状態のものの上に、
レジストパターン１０をコンタクトホール形成予定部分
を避けてフォトリフグラフィーで形成する。このとき、
コンタクトホール形成予定部分におけるレジストパター
ン１０の開口は、２μｍとなるようにした。
【００１４】次いで、コンタクトホール形成予定部分に
湿式エッチングを行う。この湿式エッチングは、例えば
ＨＦ：ＮＨ4Ｆ＝１：１０の水溶液を用いて行い、エッ
チング深さを３０００オングストロームとした。これに
より、図３に示すように、コンタクトホール８、８の上
部までを形成すると共に、コンタクトホール８、８の上
縁部を丸くなしてテーパを付けた。このテーパは、前述
したように配線９のカバレージを改善するために形成し
ている。
湿式エッチングを行う。この湿式エッチングは、例えば
ＨＦ：ＮＨ4Ｆ＝１：１０の水溶液を用いて行い、エッ
チング深さを３０００オングストロームとした。これに
より、図３に示すように、コンタクトホール８、８の上
部までを形成すると共に、コンタクトホール８、８の上
縁部を丸くなしてテーパを付けた。このテーパは、前述
したように配線９のカバレージを改善するために形成し
ている。
【００１５】次いで、上記コンタクトホール８、８の下
側部分に異方性の乾式エッチングを行う。このエッチン
グは、ＣＨＦ3をエッチングガスとして用いて行い、エ
ッチング深さを４０００オングストロームとした。これ
により、図４に示すように、前記絶縁膜７の途中までコ
ンタクトホール８、８を伸長した。
側部分に異方性の乾式エッチングを行う。このエッチン
グは、ＣＨＦ3をエッチングガスとして用いて行い、エ
ッチング深さを４０００オングストロームとした。これ
により、図４に示すように、前記絶縁膜７の途中までコ
ンタクトホール８、８を伸長した。
【００１６】その後、コンタクトホール形成部分の下側
に残った、厚み１０００オングストロームの絶縁膜７部
分に湿式エッチングを行う。このエッチングは上述の湿
式エッチングと同一の水溶液を用いて行った。これによ
り、図５に示すように、上述したソース電極５とドレイ
ン電極６に達するまでコンタクトホール８、８を伸長さ
せた。以上のようにして得られたコンタクトホール８
は、その内径が２．３μｍと微細なものである。
に残った、厚み１０００オングストロームの絶縁膜７部
分に湿式エッチングを行う。このエッチングは上述の湿
式エッチングと同一の水溶液を用いて行った。これによ
り、図５に示すように、上述したソース電極５とドレイ
ン電極６に達するまでコンタクトホール８、８を伸長さ
せた。以上のようにして得られたコンタクトホール８
は、その内径が２．３μｍと微細なものである。
【００１７】次いで、レジストパターン１０を除去した
のち、前記コンタクトホール８、８の内部に、例えばア
ルミニウム等からなる金属製の配線９、９を形成するこ
とにより、図１に示した配線９とソース領域５、もう一
方の配線９とドレイン領域６とがそれぞれ接続される。
のち、前記コンタクトホール８、８の内部に、例えばア
ルミニウム等からなる金属製の配線９、９を形成するこ
とにより、図１に示した配線９とソース領域５、もう一
方の配線９とドレイン領域６とがそれぞれ接続される。
【００１８】したがって、本発明方法による場合には、
異方性の乾式エッチングを絶縁膜７の途中で止め、残り
のその下の絶縁膜７部分を湿式にてエッチングするた
め、ソース領域５及びドレイン領域６に達する際のエッ
チングを異方性エッチングではなく、選択比の十分大き
い湿式のエッチングにて行うので、オーバーエッチング
となることがない。また、従来に比べて、湿式エッチン
グによりコンタクトホール８を形成する深さが浅いの
で、横方向への広がりを小さくできる。
異方性の乾式エッチングを絶縁膜７の途中で止め、残り
のその下の絶縁膜７部分を湿式にてエッチングするた
め、ソース領域５及びドレイン領域６に達する際のエッ
チングを異方性エッチングではなく、選択比の十分大き
い湿式のエッチングにて行うので、オーバーエッチング
となることがない。また、従来に比べて、湿式エッチン
グによりコンタクトホール８を形成する深さが浅いの
で、横方向への広がりを小さくできる。
【００１９】なお、上記実施例においてはゲート電極２
がチャネル領域４、ソース領域５及びドレイン領域６を
有する半導体膜の下側に形成された薄膜トランジスタに
適用しているが、本発明はこれに限らず、図６に示すよ
うにゲート電極２がチャネル領域４、ソース領域５及び
ドレイン領域６を有する半導体膜の上側に存在する構想
の薄膜トランジスタにも適用できる。
がチャネル領域４、ソース領域５及びドレイン領域６を
有する半導体膜の下側に形成された薄膜トランジスタに
適用しているが、本発明はこれに限らず、図６に示すよ
うにゲート電極２がチャネル領域４、ソース領域５及び
ドレイン領域６を有する半導体膜の上側に存在する構想
の薄膜トランジスタにも適用できる。
【００２０】
【発明の効果】本発明の薄膜トランジスタにおけるコン
タクトホールの形成方法は、異方性の乾式エッチングを
絶縁膜の途中で止め、残りのその下の絶縁膜部分を湿式
にてエッチングするため、ソース領域及びドレイン領域
に達する際のエッチングを異方性エッチングではなく、
選択比の十分大きい湿式のエッチングにて行う結果、オ
ーバーエッチングとなることがなく、また、従来に比べ
て、湿式エッチングによりコンタクトホールが形成され
る深さが浅いため、横方向への広がりを小さくできる。
タクトホールの形成方法は、異方性の乾式エッチングを
絶縁膜の途中で止め、残りのその下の絶縁膜部分を湿式
にてエッチングするため、ソース領域及びドレイン領域
に達する際のエッチングを異方性エッチングではなく、
選択比の十分大きい湿式のエッチングにて行う結果、オ
ーバーエッチングとなることがなく、また、従来に比べ
て、湿式エッチングによりコンタクトホールが形成され
る深さが浅いため、横方向への広がりを小さくできる。
【図１】本発明方法により形成したコンタクトホールを
有する薄膜トランジスタを示す断面図である。
有する薄膜トランジスタを示す断面図である。
【図２】上記コンタクトホールの形成工程を示す断面図
である。
である。
【図３】同じく上記コンタクトホールの形成工程を示す
断面図である。
断面図である。
【図４】同じく上記コンタクトホールの形成工程を示す
断面図である。
断面図である。
【図５】同じく上記コンタクトホールの形成工程を示す
断面図である。
断面図である。
【図６】同じく上記コンタクトホールの形成工程を示す
断面図である。
断面図である。
【図７】薄膜トランジスタの基本構成を示す断面図であ
る。
る。
【図８】従来方法により形成されたコンタクトホールを
示す断面図である。
示す断面図である。
【図９】他の従来方法により形成されたコンタクトホー
ルを示す断面図である。
ルを示す断面図である。
１ 絶縁性基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ チャネル領域 ５ ソース領域 ６ ドレイン領域 ７ 絶縁膜 ８ コンタクトホール ９ 配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7353−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】基板上に形成された薄膜トランジスタの上
が絶縁膜で覆われ、該薄膜トランジスタを構成するソー
ス領域及びドレイン領域それぞれの上の絶縁膜部分に、
該絶縁膜を貫通する配線接続用のコンタクトホールを形
成する方法において、 コンタクトホール形成予定部分に湿式エッチングを行っ
て、コンタクトホールの上部までを形成すると共に、コ
ンタクトホール上部の上縁部にテーパを付ける工程と、 該コンタクトホール上部の下側部分に異方性の乾式エッ
チングを行って、該絶縁膜の途中までコンタクトホール
を伸長する工程と、 コンタクトホール形成予定部分の下側に残った絶縁膜に
湿式エッチングを行って、該ソース領域及び該ドレイン
領域に達するまでコンタクトホールを伸長する工程と、 を含む薄膜トランジスタにおけるコンタクトホールの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16585291A JPH0513762A (ja) | 1991-07-05 | 1991-07-05 | 薄膜トランジスタにおけるコンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16585291A JPH0513762A (ja) | 1991-07-05 | 1991-07-05 | 薄膜トランジスタにおけるコンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513762A true JPH0513762A (ja) | 1993-01-22 |
Family
ID=15820222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16585291A Pending JPH0513762A (ja) | 1991-07-05 | 1991-07-05 | 薄膜トランジスタにおけるコンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513762A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569886B2 (en) | 2007-03-08 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| US7709368B2 (en) | 2007-03-26 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7763981B2 (en) | 2007-03-26 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7985992B2 (en) | 2004-05-24 | 2011-07-26 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8143118B2 (en) | 2007-03-08 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions |
| US8253252B2 (en) | 2007-03-23 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2015151337A1 (ja) * | 2014-03-31 | 2015-10-08 | 株式会社 東芝 | 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法 |
| JP2017108163A (ja) * | 2011-09-29 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN111769044A (zh) * | 2020-05-27 | 2020-10-13 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
-
1991
- 1991-07-05 JP JP16585291A patent/JPH0513762A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985992B2 (en) | 2004-05-24 | 2011-07-26 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8749069B2 (en) | 2004-05-24 | 2014-06-10 | Samsung Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8168531B2 (en) | 2004-05-24 | 2012-05-01 | Samsung Mobile Display Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9130051B2 (en) | 2007-03-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof |
| US7745269B2 (en) | 2007-03-08 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| US7569886B2 (en) | 2007-03-08 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| US8143118B2 (en) | 2007-03-08 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions |
| US8253252B2 (en) | 2007-03-23 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8581413B2 (en) | 2007-03-26 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7969012B2 (en) | 2007-03-26 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7709368B2 (en) | 2007-03-26 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7763981B2 (en) | 2007-03-26 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2017108163A (ja) * | 2011-09-29 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9905702B2 (en) | 2011-09-29 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2015151337A1 (ja) * | 2014-03-31 | 2015-10-08 | 株式会社 東芝 | 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法 |
| CN111769044A (zh) * | 2020-05-27 | 2020-10-13 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886494B2 (ja) | 集積回路チップの製造方法 | |
| US6768134B2 (en) | Semiconductor device and a method for forming patterns | |
| JPH0513762A (ja) | 薄膜トランジスタにおけるコンタクトホールの形成方法 | |
| GB1440643A (en) | Method of producint a mis structure | |
| US5432126A (en) | Fabrication process of compound semiconductor device comprising L-shaped gate electrode | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JP3287322B2 (ja) | 半導体装置の製造方法 | |
| JPH07111966B2 (ja) | 半導体装置の製造方法 | |
| US20030022486A1 (en) | Method for preventing shorts between contact windows and metal lines | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| JPS60130163A (ja) | 半導体集積回路 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JP3067186B2 (ja) | 半導体装置 | |
| KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR940022712A (ko) | 비아홀(via hole) 제조방법 | |
| KR100300063B1 (ko) | 반도체 메모리 제조방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPH08148564A (ja) | 半導体装置の製造方法 | |
| KR100687334B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPS61160976A (ja) | 半導体装置の製造方法 | |
| KR0166033B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH0817850A (ja) | 電界効果型トランジスタのゲート電極及びその製造方法 | |
| JPH0766288A (ja) | 半導体装置およびその製造方法 | |
| JP3111961B2 (ja) | 半導体装置の製造方法 | |
| KR100228772B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991118 |