JPH05136751A - 時分割多重化装置 - Google Patents

Abstract

(57)【要約】 【目的】 時分割多重化装置において、空チャネルパッ
ケージのデータを除いて１フレーム内に前詰め多重化す
る場合、多重化出力のフレーム遅延をなくす。 【構成】 カウンタ１及びデコーダ２により、フレーム
パルス1011の１フレームを４等分したパルス長を各々が
有しかつ順次このパルス長だけ位相がずれた４個のチャ
ネルパルス101 〜104 を生成する。チャネルパッケージ
実装有無を示す信号ＩＤ１〜ＩＤ４を入力とするエンコ
ーダ３１〜３４により、実装パッケージ各々に対して１
フレーム先頭からのタイムスロット位置を夫々決定す
る。この決定されたタイムスロット位置に対応するチャ
ネルパルス101 〜104 を各セレクタ４１〜４４にて選択
し、対応チャネルパッケージのデータ挿入タイムスロッ
トとする。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は時分割多重化装置に関し、特にｎ
個（ｎは２以上の整数）のパッケージから夫々出力され
るデータを１フレーム内の各タイムスロットに割当てて
多重化する時分割多重化装置に関するものである。

【０００２】

【従来技術】従来のかかる時分割多重化装置の概略ブロ
ック図を図６に示し、図７にその動作タイムチャートを
示している。尚、図７では簡単化のためにｎ＝４とした
場合の例を示す。

【０００３】図６において、各チャネルパッケージ＃１
（６１）〜＃ｎ（６ｎ）は夫々対応する端末２１〜２ｎ
からのデータを受信し、データバス221 に多重化し、ま
たその逆（分離化）を行う。

【０００４】多重化データ1041上での各チャネルデータ
の占有タイムスロットとチャネルパルス1021〜1024との
関係は図７の様になっているものとする。具体的には、
各チャネルパッケージ＃１〜＃ｎに与えられるチャネル
パルス1021〜102nはデータバス上の各チャネルパッケー
ジデータのデータ幅と同一でかつ同一位相のパルスであ
り、共通部５１から送出されている。

【０００５】ここで、一部のチャネルパッケージが非実
装となった場合、多重化データ上に空ができ、伝送効率
が低下する。このため、伝送効率向上の方法の一つとし
て、使用チャネルパッケージのデータを多重化データ上
で前詰めにし、空の所に別信号を更に多重化するという
方法がある。

【０００６】一例として、チャネルパッケージ数をｎ＝
４として動作を説明する。図８は従来の図６における共
通部５１の具体例を示すブロック図、図９は図８のブロ
ックの動作タイムチャートである。通常は、図７のよう
にチャネルパッケージ＃１〜＃４が実装されているが、
ここでは図９のようにチャネルパッケージ２，４のみが
実装された例について説明する。

【０００７】図８の制御部７１では、多重化データ1041
の先頭を示すフレーム信号1011を元に、図９に示すよう
にチャネルパッケージ１〜４に対しチャネルパルス1021
〜1024を送出する。また、各チャネルパッケージの実装
状態を示す実装情報ＩＤ１〜４（1061〜1064）とチャネ
ルパルス1021〜1024とから、実装されたチャネルパッケ
ージのデータのみをメモリ７２若しくは７３に書込むク
ロック214 ，216 が生成される。メモリ７２，７３はダ
ブルバッファ構成となっている。

【０００８】図９において、メモリ７２が書込み中、メ
モリ７３が読出し中の場合を考える。メモリ７２に対す
る書込みクロック214 は、実装情報ＩＤ１〜４（1061〜
1064）が実装状態でかつ該当するチャネルパッケージの
チャネルパルス位置のタイムスロットのみ生成されるも
のとする。ここでは、チャネルパッケージ２，４が実装
されているため、図９のメモリ１書込みクロック214 に
示すようにＴＳ２，４でメモリ７２への書込みが行われ
る。

【０００９】次に、メモリ２からの読出しデータは連続
クロック215 で読出される。この時、メモリ７３からの
読出しデータ1042は、チャネルパッケージ２，４のみの
ため、図９のＴＳ１，２の位置に出力され、ＴＳ３，４
は空となる。逆に、メモリ７２が読出し中、メモリ７３
が書込み中の場合についても同様の動作となる。

【００１０】上述した従来の時分割多重化装置では、ダ
ブルバッファ構成のために、書込みに１フレーム、読出
しに１フレーム夫々必要となる。よって、最大１フレー
ムの遅延を生じるという欠点がある。

【００１１】

【発明の目的】本発明の目的は、チャネルパッケージデ
ータのフレーム内前詰め処理時にフレーム遅延を生じる
ことがない時分割多重化装置を提供することである。

【００１２】

【発明の構成】本発明によれば、ｎ個（ｎは２以上の整
数）のパッケージから夫々出力されるデータを１フレー
ム内の各タイムスロットに割当てて多重化する時分割多
重化装置であって、各々が前記１フレームの時間をｎ等
分したパルス長を有し順次前記パルス長だけ位相がずれ
たｎ個のチャネルパルス信号を生成する手段と、前記チ
ャネルパッケージの実装の有無を示す信号を入力として
実装されているチャネルパッケージに対して前記１フレ
ームの先頭からのタイムスロット位置を夫々決定する手
段と、この決定されたタイムスロット位置に対応するチ
ャネルパルス信号を選択して対応チャネルパッケージの
出力データの挿入用タイムスロットとする手段とを含む
ことを特徴とする時分割多重化装置が得られる。

【００１３】

【実施例】以下、図面を用いて本発明の実施例について
説明する。

【００１４】図１は本発明の実施例のブロック図であっ
てｎ＝４の場合の例を示し、図２はその動作タイムチャ
ートである。また、図３は本発明の実施例においてチャ
ネルパッケージを一般的にｎ個としたときのブロック図
である。

【００１５】図１において、カウンタ１はフレーム信号
1011でリセットされ、クロック1012で動作するカウンタ
である。デコーダ２はカウンタ１の出力を入力とし、信
号101 〜104 をデコード出力する。

【００１６】エンコーダ３１〜３４は実装情報ＩＤ１〜
４（1061〜1064）を入力とし、図４に示す入出力関係を
持つものである。ここで、エンコーダｎは実装情報ＩＤ
１〜ｎを入力とし、チャネルパッケージｎが実装されて
いるチャネルパッケージ全数でフレーム位置から数えて
何番目にあるかを示すバイナリーコードを出力する。こ
のようにして、求められた入出力関係の一例が図４とな
っている。

【００１７】セレクタ４１〜４４はデーコダ２の信号10
1 〜104 を入力とし、エンコーダ３１〜３４の出力にて
チャネルパルス1021〜1024を選択出力する。ここで、セ
レクタｎは、デコーダ２の出力101 〜10n の入力を選択
出力するが、エンコーダｎからの選択信号は、チャネル
パッケージｎが非実装時にはセレクタｎからチャネルパ
ルス無し、すなわち固定信号“０”が出力される。

【００１８】また、チャネルパッケージｎが実装時に
は、エンコーダｎは、チャネルパッケージｎが実装され
ているチャネルパッケージ全体でフレーム位置から数え
て何番目の位置にあるかを示すバイナリーコードを出力
し、セレクタｎが相当するチャネルのチャネルパルスを
出力するように構成されている。

【００１９】次に、動作について具体的に説明する。ま
ず、実装情報ＩＤ１〜４（1061〜1064）はチャネルパッ
ケージ実装時“１”，非実装時“０”とする。エンコー
ダ３１〜３４の入出力関係は図４に示すとおりであり、
セレクタ４１〜４４の入出力関係は図５に示すとおりで
ある。

【００２０】さて、図１において、実装情報ＩＤ２，４
＝“１”，ＩＤ１，３＝“０”が入力された場合を考え
る。まず、図４より、ＩＤ１＝“０”からエンコーダ３
１の出力（Ｂ1 ）＝（０），ＩＤ１＝“０”，ＩＤ２＝
“１”から、エンコーダ３２の出力（Ｂ1 ，Ｂ2 ）＝
（１，０）となる。また、同様にしてエンコーダ３３の
出力（Ｂ1 ，Ｂ2 ）＝（０，０），エンコーダ３４の出
力（Ｂ1 ，Ｂ2 ，Ｂ3 ）＝（０，１，０）となる。

【００２１】次に、セレクタ４１〜４４の動作について
考える。まず、セレクタ４１は、エンコーダ３１の出力
が（０）のため、図４より出力1021には入力０が選択さ
れて固定信号“０”が出力される。セレクタ４２は、エ
ンコーダ３２の出力が（１，０）のため、出力1022には
入力１が選択され、信号101 が出力される。

【００２２】更に、セレクタ４３は、エンコーダ３３の
出力が（０，０）のため、出力1023には入力０が選択さ
れ、固定信号“０”が出力される。同様にして、セレク
タ４４の出力1024には、エンコーダ３４の出力が（０，
１，０）のため、入力２が選択され、信号102 が出力さ
れる。

【００２３】以上の説明からチャネルパルス1021〜1024
は、図２に示すタイミングで出力されるため、同図の出
力データ1042が出力され、フレーム遅延のない前詰めの
多重化データが得られることになるのである。

【００２４】

【発明の効果】以上のべた如く、本発明によれば、多重
化データ上で各チャネルパッケージへのチャネルパルス
の位相を、パッケージの実装状態に応じて切替え制御し
ているので、フレーム遅延の原因となるメモリを用いる
必要がなくなり、多重化データの前詰め処理が遅延なく
可能となるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例のｎ＝４の場合のブロック図で
ある。

【図２】図１のブロックの動作タイムチャートである。

【図３】本発明の実施例の一般的なブロック図である。

【図４】図１のエンコーダ３１〜３４の入出力関係を示
す図である。

【図５】図１のセレクタ４１〜４４の入出力関係を示す
図である。

【図６】従来の時分割多重化装置のブロック図である。

【図７】図６のブロックの動作を示すタイムチャートで
ある。

【図８】図６の共通部５１の例を示すブロック図であ
る。

【図９】図６のブロックの動作を示すタイムチャートで
ある。

【符号の説明】

１ カウンタ ２ デコーダ ３１〜３ｎ エンコーダ ４１〜４ｎ セレクタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｎ個（ｎは２以上の整数）のチャネルパ
   ッケージから夫々出力されるデータを１フレーム内の各
   タイムスロットに割当てて多重化する時分割多重化装置
   であって、各々が前記１フレームの時間をｎ等分したパ
   ルス長を有し順次前記パルス長だけ位相がずれたｎ個の
   チャネルパルス信号を生成する手段と、前記チャネルパ
   ッケージの実装の有無を示す信号を入力として実装され
   ているチャネルパッケージに対して前記１フレームの先
   頭からのタイムスロット位置を夫々決定する手段と、こ
   の決定されたタイムスロット位置に対応するチャネルパ
   ルス信号を選択して対応チャネルパッケージの出力デー
   タの挿入用タイムスロットとする手段とを含むことを特
   徴とする時分割多重化装置。