JPH05134785A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH05134785A JPH05134785A JP3294713A JP29471391A JPH05134785A JP H05134785 A JPH05134785 A JP H05134785A JP 3294713 A JP3294713 A JP 3294713A JP 29471391 A JP29471391 A JP 29471391A JP H05134785 A JPH05134785 A JP H05134785A
- Authority
- JP
- Japan
- Prior art keywords
- fdd
- power
- disk drive
- information processor
- prescribed time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Power Sources (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は情報処理装置に関し、特
にディスク状記録媒体に対し情報の記録、再生を行なう
ディスク駆動装置を複数備えた情報処理装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus, and more particularly to an information processing apparatus provided with a plurality of disk drive devices for recording and reproducing information on a disk recording medium.
【０００２】[0002]
【従来の技術】例えばワードプロセッサやパーソナルコ
ンピュータなどの情報処理装置では、上記ディスク駆動
装置の代表的なものとしてＦＤＤ（フロッピーディスク
駆動装置）を外部記憶装置として備えた構成が広く採用
されている。このようにＦＤＤを備えた従来の情報処理
装置では情報処理装置本体の電源オンと同時にＦＤＤも
電源をオンされ起動されるようになっている。ＦＤＤが
複数搭載されている場合、複数のＦＤＤが全部同時に電
源をオンされ、起動されるように構成されている。2. Description of the Related Art For example, in information processors such as word processors and personal computers, a structure including an FDD (floppy disk drive) as an external storage device is widely adopted as a typical disk drive. As described above, in the conventional information processing apparatus having the FDD, the FDD is also powered on and activated at the same time when the power of the information processing apparatus main body is turned on. When a plurality of FDDs are mounted, the plurality of FDDs are all configured to be powered on and activated at the same time.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記の
ように情報処理装置本体の電源オンに応じて複数のＦＤ
Ｄを同時に起動すると、その時のピーク電流が非常に大
きくなり、それに合わせて装置の電源回路の容量を大き
くする必要があり、それだけコストがかかるという問題
があった。この問題はディスク装置がＨＤＤ（ハードデ
ィスク駆動装置）や光ディスク駆動装置などの場合も同
様である。However, as described above, a plurality of FDs are provided depending on the power-on of the information processing apparatus main body.
If D is started at the same time, the peak current at that time becomes extremely large, and it is necessary to increase the capacity of the power supply circuit of the device in accordance with it, and there is a problem that the cost increases accordingly. This problem is the same when the disk device is an HDD (hard disk drive) or an optical disk drive.
【０００４】そこで本発明の課題は、この種のディスク
駆動装置を複数備えた情報処理装置において、電源オン
時のピーク電流を低減できる構成を提供することにあ
る。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a structure capable of reducing the peak current at power-on in an information processing apparatus having a plurality of disk drive devices of this type.
【０００５】[0005]
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、ディスク状記録媒体に対し情報の
記録、再生を行なうディスク駆動装置を複数備えた情報
処理装置において、情報処理装置本体の電源オンに伴な
って前記複数のディスク駆動装置を起動する際に各ディ
スク駆動装置の起動タイミングを所定時間ずらして順次
起動する制御手段を設けた構成を採用した。In order to solve the above-mentioned problems, according to the present invention, an information processing apparatus having a plurality of disk drive devices for recording and reproducing information on a disk-shaped recording medium is provided. A configuration is employed in which, when the plurality of disk drive devices are activated when the power of the apparatus main body is turned on, a control means is provided for sequentially activating the disk drive devices by shifting the activation timing of each disk drive for a predetermined time.
【０００６】[0006]
【作用】このような構成によれば、情報処理装置本体の
電源オンに伴なって複数のディスク駆動装置が起動タイ
ミングを所定時間ずらして順次起動されるので、各ディ
スク駆動装置の起動時のピーク電流の高まりが順次所定
時間ずらされる。According to this structure, the plurality of disk drive devices are sequentially activated with the start timing being shifted by a predetermined time when the power of the information processing device main body is turned on. The current increases are sequentially shifted for a predetermined time.
【０００７】[0007]
【実施例】以下、図を参照して本発明の実施例を説明す
る。実施例の情報処理装置は例えばワードプロセッサあ
るいはパーソナルコンピュータなどとして構成される。Embodiments of the present invention will be described below with reference to the drawings. The information processing apparatus according to the embodiment is configured as, for example, a word processor or a personal computer.
【０００８】図１は実施例の情報処理装置の構成を示し
ている。同図において、符号１はマイクロプロセッサ素
子などからなるＣＰＵ（中央処理装置）であり、ＲＯＭ
（リードオンリメモリ）５に格納されたプログラムを実
行することにより、バスライン２を介して接続された装
置の各構成要素を制御する。FIG. 1 shows the configuration of the information processing apparatus of the embodiment. In the figure, reference numeral 1 is a CPU (central processing unit) including a microprocessor element and the like, and a ROM
By executing the program stored in the (read-only memory) 5, each component of the device connected via the bus line 2 is controlled.
【０００９】バスライン２には入力装置としてキーボー
ド３が接続されており、キーボード３から例えば文字情
報が入力され、ＲＡＭ（ランダムアクセスメモリ）４の
一部にある文章メモリに格納される。A keyboard 3 is connected to the bus line 2 as an input device. Character information, for example, is input from the keyboard 3 and stored in a text memory which is a part of a RAM (random access memory) 4.
【００１０】文章メモリに記憶された文字情報は、表示
装置のＣＲＴ７に表示される。その表示の制御はＣＰＵ
１の指示に従いＣＲＴＣ（ＣＲＴコントローラ）６によ
り行なわれる。ＣＲＴＣ６はＣＧ（キャラクタジェネレ
ータ）８の発生する文字フォントのデータを用いて上記
文字情報をＣＲＴ７に表示させる。The character information stored in the text memory is displayed on the CRT 7 of the display device. The display is controlled by the CPU
In accordance with the instruction 1, the CRTC (CRT controller) 6 performs the operation. The CRTC 6 uses the character font data generated by the CG (character generator) 8 to display the character information on the CRT 7.
【００１１】また、ＣＰＵ１の指示により文字情報をプ
リンタ９により印字出力することもできる。プリンタ９
の制御はプリンタコントローラ１０を介して行なわれ
る。Character information can also be printed out by the printer 9 according to an instruction from the CPU 1. Printer 9
Is controlled via the printer controller 10.
【００１２】さらに、バスライン２にはＦＤＣ（ＦＤＤ
コントローラ）１１を介して２台のＦＤＤ１２Ａ、１２
Ｂが外部記憶装置として接続されており、これらに着脱
可能に装着されるフロッピーディスクに対し文字情報な
どのファイルを書き込んだり読み出したりできるように
なっている。Further, the bus line 2 has an FDC (FDD
Two FDDs 12A, 12 via the controller 11
B is connected as an external storage device, and files such as character information can be written in and read from a floppy disk detachably attached to these.
【００１３】ところで、本実施例ではＣＰＵ１がＦＤＤ
１２Ａ、１２Ｂの電源オン、即ち起動を別々に制御する
ために不図示の電源制御用ポートＰA、ＰBが設けられ
る。また、図２に示すようにＦＤＤ１２Ａ、１２Ｂの電
源ラインのそれぞれにスイッチＳＷ1、ＳＷ2が挿入さ
れ、この両スイッチが上記ポートＰA、ＰBの出力信号の
オン（１）、オフ（０）に応じてオンまたはオフし、Ｆ
ＤＤ１２Ａ、１２Ｂに対して電源が供給または遮断され
るようになっている。By the way, in this embodiment, the CPU 1 uses the FDD.
Power supply control ports PA and PB (not shown) are provided for separately controlling power-on, that is, activation of the power supplies 12A and 12B. Further, as shown in FIG. 2, switches SW1 and SW2 are inserted in the power supply lines of the FDDs 12A and 12B, respectively, and both switches respond to ON (1) and OFF (0) of the output signals of the ports PA and PB. Turn on or off, F
Power is supplied to or cut off from the DDs 12A and 12B.
【００１４】次に装置本体の電源オン直後にＣＰＵ１に
よりなされるＦＤＤの起動制御の動作を図３および図４
のフローチャートを参照して説明する。Next, the operation of the FDD activation control performed by the CPU 1 immediately after the power of the apparatus main body is turned on will be described with reference to FIGS.
This will be described with reference to the flowchart in FIG.
【００１５】図３はＦＤＤの起動制御のメインルーチン
を示している。まず図３のステップＳ１において装置本
体の電源がオンされると、ＣＰＵ１は直ちにＦＤＤの電
源制御用ポートＰAをオンし、第１のＦＤＤ１２Ａに対
して電源供給を行ない起動させる（ステップＳ２）。FIG. 3 shows a main routine of FDD startup control. First, when the power of the apparatus main body is turned on in step S1 of FIG. 3, the CPU 1 immediately turns on the power supply control port PA of the FDD to supply power to the first FDD 12A and activate it (step S2).
【００１６】次にステップＳ３でＣＰＵ１に設けられた
タイマーのカウント時間Ｔを時間の初期値Ｔ0に設定す
る。なお図４のタイマー処理ルーチンに示すように、前
記のタイマーは装置本体の電源オン（ステップＳ１’）
の直後に０にリセットされ（ステップＳ２’）、しかる
後に所定周期でカウント時間Ｔがインクリメントされる
（ステップＳ３’）。Next, in step S3, the count time T of the timer provided in the CPU 1 is set to the initial value T0 of the time. As shown in the timer processing routine of FIG. 4, the timer is turned on (step S1 ′).
Immediately after, the value is reset to 0 (step S2 '), and then the count time T is incremented at a predetermined cycle (step S3').
【００１７】また図３においてステップＳ３の後はステ
ップＳ４、Ｓ５のループにより現在のカウント時間Ｔと
初期値Ｔ0の差が所定時間Ｔnになるまでカウント時間Ｔ
を所定周期でインクリメントする。即ち、所定時間Ｔn
の経過を待つ。なお所定時間Ｔn はＦＤＤの電源オンか
らピーク電流が通常レベルに低下するまでにかかる時間
とする。After step S3 in FIG. 3, the loop of steps S4 and S5 is performed until the difference between the current count time T and the initial value T0 reaches a predetermined time Tn.
Is incremented in a predetermined cycle. That is, the predetermined time Tn
Wait for the passage. Note that the predetermined time Tn is the time it takes for the peak current to drop to the normal level after the FDD power is turned on.
【００１８】このようにして所定時間Ｔn が経過したら
ステップＳ６で電源制御用ポートＰB をオンし、第２の
ＦＤＤ１２Ｂに対して電源供給を行ない起動させ、この
処理を終了する。When the predetermined time Tn elapses in this way, the power supply control port PB is turned on in step S6 to supply power to the second FDD 12B to activate it, and this processing is ended.
【００１９】このようにして装置本体の電源オンとほぼ
同時に第１のＦＤＤ１２Ａが起動され、それから所定時
間Ｔn 経過した後に第２のＦＤＤ１２Ｂが起動される。
従って、ＦＤＤ１２Ａ、１２Ｂのピーク電流の高まりの
タイミングが所定時間Ｔn ずらされ、２台のＦＤＤ全体
の起動時のピーク電流を半減でき、電源回路の容量を小
さくでき、コストダウンを図れる。In this way, the first FDD 12A is activated almost at the same time as the power of the apparatus main body is turned on, and the second FDD 12B is activated after a lapse of a predetermined time Tn from that time.
Therefore, the rising timing of the peak currents of the FDDs 12A and 12B are shifted by a predetermined time Tn, the peak currents of the two FDDs at the time of starting can be halved, the capacity of the power supply circuit can be reduced, and the cost can be reduced.
【００２０】なおＦＤＤが３台以上設けられる場合も同
様に起動のタイミングを所定時間Ｔn ずつずらして順次
起動することによりピーク電流を大幅に低減できること
は勿論である。またＨＤＤや光ディスク駆動装置など他
のディスク駆動装置が複数設けられる場合、または複数
種類のディスク装置が設けられる場合も同様に起動タイ
ミングをずらして同様の効果が得られることも勿論であ
る。Even when three or more FDDs are provided, it is needless to say that the peak current can be greatly reduced by similarly activating the timings by shifting the activation timing by a predetermined time Tn. Also, when a plurality of other disk drive devices such as HDDs and optical disk drive devices are provided, or when a plurality of types of disk devices are provided, the same effect can be obtained by shifting the startup timing in the same manner.
【００２１】[0021]
【発明の効果】以上の説明から明らかなように、本発明
によれば、ディスク状記録媒体に対し情報の記録、再生
を行なうディスク駆動装置を複数備えた情報処理装置に
おいて、情報処理装置本体の電源オンに伴なって前記複
数のディスク駆動装置を起動する際に各ディスク駆動装
置の起動タイミングを所定時間ずらして順次起動する制
御手段を設けた構成を採用したので、各ディスク駆動装
置の起動時のピーク電流の高まりが順次所定時間ずらさ
れ、複数のディスク駆動装置全体の起動時のピーク電流
を大幅に低減できる。従って情報処理装置の電源回路の
容量を小さくでき、同装置のコストダウンを図れるとい
う優れた効果が得られる。As is apparent from the above description, according to the present invention, in an information processing apparatus provided with a plurality of disk drive devices for recording and reproducing information on a disk-shaped recording medium, When the plurality of disk drive devices are started up when the power is turned on, a configuration is provided in which a control means is provided for sequentially starting the disk drive devices by shifting the start-up timing of each disk drive device by a predetermined time. The peak currents are sequentially shifted for a predetermined time, and the peak currents at the start of the plurality of disk drive devices can be significantly reduced. Therefore, it is possible to reduce the capacity of the power supply circuit of the information processing device, and to obtain the excellent effect of reducing the cost of the device.
【図１】本発明の実施例による情報処理装置の全体の回
路構成を示すブロック図である。FIG. 1 is a block diagram showing the overall circuit configuration of an information processing apparatus according to an embodiment of the present invention.
【図２】同装置のＦＤＤの電源制御に関わる構成を示す
ブロック図である。FIG. 2 is a block diagram showing a configuration related to power supply control of an FDD of the device.
【図３】同装置のＦＤＤの起動制御のフローチャート図
である。FIG. 3 is a flowchart of FDD startup control of the apparatus.
【図４】同制御において計時を行なうためのタイマー処
理ルーチンのフローチャート図である。FIG. 4 is a flowchart of a timer processing routine for measuring time in the same control.
１ ＣＰＵ ３ キーボード ４ ＲＡＭ ５ ＲＯＭ ７ ＣＲＴ ９ プリンタ １２Ａ、１２Ｂ ＦＤＤ 1 CPU 3 Keyboard 4 RAM 5 ROM 7 CRT 9 Printer 12A, 12B FDD
Claims (1)
再生を行なうディスク駆動装置を複数備えた情報処理装
置において、情報処理装置本体の電源オンに伴なって前
記複数のディスク駆動装置を起動する際に各ディスク駆
動装置の起動タイミングを所定時間ずらして順次起動す
る制御手段を設けたことを特徴とする情報処理装置。1. Recording of information on a disk-shaped recording medium,
In an information processing device having a plurality of disk drive devices for reproducing, when the plurality of disk drive devices are started when the information processing device main body is powered on, the start timings of the respective disk drive devices are sequentially shifted by a predetermined time. An information processing apparatus comprising a control means for starting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294713A JPH05134785A (en) | 1991-11-12 | 1991-11-12 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294713A JPH05134785A (en) | 1991-11-12 | 1991-11-12 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05134785A true JPH05134785A (en) | 1993-06-01 |
Family
ID=17811348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294713A Pending JPH05134785A (en) | 1991-11-12 | 1991-11-12 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05134785A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008547140A (en) * | 2005-06-30 | 2008-12-25 | インテル コーポレイション | Serial connection device, method and system |
| JP2012064056A (en) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | Information processor |
-
1991
- 1991-11-12 JP JP3294713A patent/JPH05134785A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008547140A (en) * | 2005-06-30 | 2008-12-25 | インテル コーポレイション | Serial connection device, method and system |
| JP2012064056A (en) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483185A (en) | Method and apparatus for dynamically switching between asynchronous signals without generating glitches | |
| KR0174711B1 (en) | Method of controlling hard disk cache | |
| EP1325402B1 (en) | Processor power mode transition | |
| KR930008259B1 (en) | Computer system w/slip function | |
| US7496719B2 (en) | Universal nonvolatile memory boot mode | |
| JP4422136B2 (en) | Storage device and activation method | |
| US20040199697A1 (en) | Mobile computer and base station | |
| JPH05134785A (en) | Information processor | |
| JPH0785571A (en) | Floppy disk controller with stand-by function | |
| JPH06289953A (en) | Attachable/detachable information processor | |
| JP2001069666A (en) | Electronic device and circuit board | |
| JP2001337789A (en) | Disk subsystem | |
| JPH04109457A (en) | Information processor | |
| JP3250268B2 (en) | Information processing device | |
| JP4742849B2 (en) | Information processing apparatus and card power supply discharge circuit | |
| JP2007172511A (en) | Information processor | |
| KR100746004B1 (en) | Apparatus and method for providing self power-saving | |
| JPH0554527A (en) | Disk device | |
| JPH05173676A (en) | Disk power source control system | |
| JPS6329861A (en) | Ipl control system | |
| JPS58114217A (en) | Selective initial program loading (ipl) system | |
| JPH02214060A (en) | Information processor | |
| JP3058070B2 (en) | Information processing device | |
| JPH11143566A (en) | Method and system for maximizing apparent initial throughput of computer | |
| JPH08221147A (en) | Document preparation device |