JPH0513419A - 半導体素子のバンプ部形成方法 - Google Patents
半導体素子のバンプ部形成方法Info
- Publication number
- JPH0513419A JPH0513419A JP3162898A JP16289891A JPH0513419A JP H0513419 A JPH0513419 A JP H0513419A JP 3162898 A JP3162898 A JP 3162898A JP 16289891 A JP16289891 A JP 16289891A JP H0513419 A JPH0513419 A JP H0513419A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor element
- die
- circuit board
- bump portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】フェースダウン実装用の半導体素子のバンプ部
の凹凸が一定のものを得る。 【構成】予め金型用板材１０ａにエッチング処理によっ
て深さ一定の凹凸形状１１を形成して、バンプ用金型１
２を製作しておき、一方半導体素子１３の電極部に平坦
状のバンプ１４を形成した後、前記バンプ用金型１２の
凹凸部１１に前記半導体素子１３のバンプ部１４をスタ
ンピングし、バンプ部に深さ一定の凹凸形状の溝１５を
形成する。
の凹凸が一定のものを得る。 【構成】予め金型用板材１０ａにエッチング処理によっ
て深さ一定の凹凸形状１１を形成して、バンプ用金型１
２を製作しておき、一方半導体素子１３の電極部に平坦
状のバンプ１４を形成した後、前記バンプ用金型１２の
凹凸部１１に前記半導体素子１３のバンプ部１４をスタ
ンピングし、バンプ部に深さ一定の凹凸形状の溝１５を
形成する。
Description
【０００１】
【産業上の利用分野】この発明は、サーマルヘッド、液
晶表示パネル、イメージセンサ、ＬＥＤヘッド等に半導
体素子をフェースダウン実装する際に使用する半導体素
子のバンプ部の形成方法、特にバンプの凹凸の高さ、深
さが均一に得られる半導体素子のバンプ部形成方法に関
する。
晶表示パネル、イメージセンサ、ＬＥＤヘッド等に半導
体素子をフェースダウン実装する際に使用する半導体素
子のバンプ部の形成方法、特にバンプの凹凸の高さ、深
さが均一に得られる半導体素子のバンプ部形成方法に関
する。
【０００２】
【従来の技術】従来、例えば液晶表示パネルに、半導体
素子をフェースダウン実装する場合の例えばＡｕ等から
なるバンプ部は表面の凹凸が小さくある程度平滑であっ
た。図３は、従来の半導体素子のバンプ部を説明するた
めの図面であり、図３の（ａ）では半導体素子３１と回
路基板３０の接続前を示し、図３の（ｂ）では両者の接
続後を示している。そして、図３の（ａ）と（ｂ）の接
続構造では、回路基板３０と電極部付き半導体素子３１
と、この半導体素子３１のバンプ部３２と、バンプ部３
２を介して半導体素子３１と接続される回路基板３０の
配線パターン３３と、半導体素子３１と回路基板３０を
接着させ、またバンプ部３２と配線パターン３３との電
気的接続を維持する接着用樹脂３４とを備えている。図
に示すようなバンプ部３２を介して、半導体素子３１と
回路基板３０の配線パターン３３を電気的に接続する場
合には、先ず半導体素子３１と回路基板の配線パターン
３３を位置合わせした後、接着用樹脂３４を回路基板３
０又は半導体素子３１に塗布し、この半導体素子３１に
圧力を加えてバンプ部３２を回路基板３０の配線パター
ン３３に押し当てる。これにより、圧力によって、バン
プ部３２と配線パターン３３間の樹脂３４が押し出さ
れ、バンプ部３２が回路基板３０の配線パターン３３に
接触し、その後接着用樹脂３４が固まることによって電
気的接続がもたれる。
素子をフェースダウン実装する場合の例えばＡｕ等から
なるバンプ部は表面の凹凸が小さくある程度平滑であっ
た。図３は、従来の半導体素子のバンプ部を説明するた
めの図面であり、図３の（ａ）では半導体素子３１と回
路基板３０の接続前を示し、図３の（ｂ）では両者の接
続後を示している。そして、図３の（ａ）と（ｂ）の接
続構造では、回路基板３０と電極部付き半導体素子３１
と、この半導体素子３１のバンプ部３２と、バンプ部３
２を介して半導体素子３１と接続される回路基板３０の
配線パターン３３と、半導体素子３１と回路基板３０を
接着させ、またバンプ部３２と配線パターン３３との電
気的接続を維持する接着用樹脂３４とを備えている。図
に示すようなバンプ部３２を介して、半導体素子３１と
回路基板３０の配線パターン３３を電気的に接続する場
合には、先ず半導体素子３１と回路基板の配線パターン
３３を位置合わせした後、接着用樹脂３４を回路基板３
０又は半導体素子３１に塗布し、この半導体素子３１に
圧力を加えてバンプ部３２を回路基板３０の配線パター
ン３３に押し当てる。これにより、圧力によって、バン
プ部３２と配線パターン３３間の樹脂３４が押し出さ
れ、バンプ部３２が回路基板３０の配線パターン３３に
接触し、その後接着用樹脂３４が固まることによって電
気的接続がもたれる。
【０００３】
【発明が解決しようとする課題】上記した従来の半導体
素子のバンプでは、バンプ部３２の高さにバラツキのあ
る場合や回路基板３０にいわゆる反りやうねりがある場
合には、接着用樹脂３４がバンプ部３２と回路基板の配
線パターン３３の間からきちんと押し出されず、不完全
な接触のままバンプの配線パターンが固定され、電気的
接続が不良となるおそれがある。
素子のバンプでは、バンプ部３２の高さにバラツキのあ
る場合や回路基板３０にいわゆる反りやうねりがある場
合には、接着用樹脂３４がバンプ部３２と回路基板の配
線パターン３３の間からきちんと押し出されず、不完全
な接触のままバンプの配線パターンが固定され、電気的
接続が不良となるおそれがある。
【０００４】この不具合を解決するために、図４に示す
ように、バンプ部３２の表面に１μｍ以上の凹凸を形成
するものが提案されている。しかしながら、このバンプ
部３２に凹凸を形成するにしても、例えば従来のように
導電粒子の大きさにより凹凸を作り出す方法とか、メッ
キ時の触媒の濃度を変えることにより凹凸を作り出す方
法では、その形成方法によっては凹凸の高さが個々に大
きく相違すると、やはりバンプ部３２と配線パターン３
３との完全な接触が得にくいという問題が残る。
ように、バンプ部３２の表面に１μｍ以上の凹凸を形成
するものが提案されている。しかしながら、このバンプ
部３２に凹凸を形成するにしても、例えば従来のように
導電粒子の大きさにより凹凸を作り出す方法とか、メッ
キ時の触媒の濃度を変えることにより凹凸を作り出す方
法では、その形成方法によっては凹凸の高さが個々に大
きく相違すると、やはりバンプ部３２と配線パターン３
３との完全な接触が得にくいという問題が残る。
【０００５】この発明は、上記問題点に着目してなされ
たものであって、バンプの凹凸の高さを均一に得ること
のできるバンプ部形成方法を提供することを目的として
いる。
たものであって、バンプの凹凸の高さを均一に得ること
のできるバンプ部形成方法を提供することを目的として
いる。
【０００６】
【課題を解決するための手段及び作用】この発明の半導
体素子のバンプ部形成方法は、予め金型用板材にエッチ
ング処理によって深さ一定の凹凸形状を形成して、バン
プ用金型を製作しておき、一方半導体素子の電極部にバ
ンプを形成した後、バンプ用金型の凹凸部に半導体素子
のバンプ部をスタンピングし、バンプ部に深さ一定の凹
凸形状の溝を形成するようにしている。
体素子のバンプ部形成方法は、予め金型用板材にエッチ
ング処理によって深さ一定の凹凸形状を形成して、バン
プ用金型を製作しておき、一方半導体素子の電極部にバ
ンプを形成した後、バンプ用金型の凹凸部に半導体素子
のバンプ部をスタンピングし、バンプ部に深さ一定の凹
凸形状の溝を形成するようにしている。
【０００７】この半導体素子のバンプ部形成方法では、
予め深さ一定の凹凸形状を有するバンプ用金型を製作し
ておき、このバンプ用金型を用いて半導体素子のバンプ
部をスタンピングするものであるから、バンプ部の深さ
の一定な凹凸形状の溝が形成されることになり、このバ
ンプ部を回路基板のパターンに接触させると、一定の接
触度合のものを得ることができる。
予め深さ一定の凹凸形状を有するバンプ用金型を製作し
ておき、このバンプ用金型を用いて半導体素子のバンプ
部をスタンピングするものであるから、バンプ部の深さ
の一定な凹凸形状の溝が形成されることになり、このバ
ンプ部を回路基板のパターンに接触させると、一定の接
触度合のものを得ることができる。
【０００８】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、本発明の一実施例バンプ部形成方
法を説明するための図面である。この実施例では、ま
ず、第１段階としてバンプ用金型を予め製作する。バン
プ用金型としては、図１の（ａ）に示すように、平板状
の板材１０ａを用意する。この平板状の板材１０ａにエ
ッチング処理を施し、深さ一定の凹凸形状１１を形成し
て、バンプ用金型１２を作製する〔図１の（ｂ）参
照〕。一旦このバンプ用金型１２を作製した後は、同じ
このバンプ用金型１２を用いて多くの半導体素子のバン
プ部を形成することができる。すなわち、図１の（ｃ）
に示すように、バンプ用金型１２の上から半導体素子１
３のバンプ部１４をバンプ用金型１２の凹凸部１１にス
タンピングして、このバンプ用金型１２の凹凸１１に対
応して深さ一定の凹凸形状１５をバンプ部１４の表面に
形成する。なお、バンプ材としてはＡｕ、Ｃｕ等が使用
される。以上のようにして、得られたバンプ部１４を持
つ半導体素子を第１図の（ｄ）に示している。この得ら
れた半導体素子は、バンプ部１４の凹凸形状１５の凸部
の高さと、凹部の深さが均一である。そのため、これを
用いて回路基板の配線パターンに接続する場合は、図２
に示すように、回路基板１６の配線パターン１７とバン
プ部１４の凹凸部１５が多点での接触、つまり良好な接
触のもとに接続を行うことができる。１８は樹脂であ
る。
に説明する。図１は、本発明の一実施例バンプ部形成方
法を説明するための図面である。この実施例では、ま
ず、第１段階としてバンプ用金型を予め製作する。バン
プ用金型としては、図１の（ａ）に示すように、平板状
の板材１０ａを用意する。この平板状の板材１０ａにエ
ッチング処理を施し、深さ一定の凹凸形状１１を形成し
て、バンプ用金型１２を作製する〔図１の（ｂ）参
照〕。一旦このバンプ用金型１２を作製した後は、同じ
このバンプ用金型１２を用いて多くの半導体素子のバン
プ部を形成することができる。すなわち、図１の（ｃ）
に示すように、バンプ用金型１２の上から半導体素子１
３のバンプ部１４をバンプ用金型１２の凹凸部１１にス
タンピングして、このバンプ用金型１２の凹凸１１に対
応して深さ一定の凹凸形状１５をバンプ部１４の表面に
形成する。なお、バンプ材としてはＡｕ、Ｃｕ等が使用
される。以上のようにして、得られたバンプ部１４を持
つ半導体素子を第１図の（ｄ）に示している。この得ら
れた半導体素子は、バンプ部１４の凹凸形状１５の凸部
の高さと、凹部の深さが均一である。そのため、これを
用いて回路基板の配線パターンに接続する場合は、図２
に示すように、回路基板１６の配線パターン１７とバン
プ部１４の凹凸部１５が多点での接触、つまり良好な接
触のもとに接続を行うことができる。１８は樹脂であ
る。
【０００９】なお、上記実施例において、バンプ部に形
成される凹凸は、紙面の表裏方向に対してのみ三角状の
凹凸溝を形成したものを示しているが、紙面の表裏方向
とともに、左右方向に三角形状としもよく、また凹凸の
形状は三角形に限る必要はなく、矩形、台形、その他の
形状であっても差支えない。
成される凹凸は、紙面の表裏方向に対してのみ三角状の
凹凸溝を形成したものを示しているが、紙面の表裏方向
とともに、左右方向に三角形状としもよく、また凹凸の
形状は三角形に限る必要はなく、矩形、台形、その他の
形状であっても差支えない。
【００１０】
【発明の効果】この発明によれば、予め一定の凹凸を有
するバンプ用金型を製作しておき、一方、このバンプ用
金型の凹凸部にバンプ部をスタンピングして、バンプ部
に高さ一定の凹凸部を形成するものであるから、得られ
るバンプ部の凹凸の高さは常に一定であり、これを用い
て回路基板の配線パターン部と接触、接続させる場合に
は、樹脂の残存があっても、多点接触による良好な接続
状態とすることができる。
するバンプ用金型を製作しておき、一方、このバンプ用
金型の凹凸部にバンプ部をスタンピングして、バンプ部
に高さ一定の凹凸部を形成するものであるから、得られ
るバンプ部の凹凸の高さは常に一定であり、これを用い
て回路基板の配線パターン部と接触、接続させる場合に
は、樹脂の残存があっても、多点接触による良好な接続
状態とすることができる。
【図１】この発明の一実施例半導体素子のバンプ部の形
成方法を説明するための図である。
成方法を説明するための図である。
【図２】上記実施例によって形成されたバンプ部を用い
て、回路基板の配線パターンとの接続状態を示す図であ
る。
て、回路基板の配線パターンとの接続状態を示す図であ
る。
【図３】従来のバンプによって半導体素子が基板に接続
される状態を示す図である。
される状態を示す図である。
【図４】従来のバンプ形状の一例を示す概略図である。
１０ａ 金型用板材 １１ 金型の凹凸部 １２ バンプ用金型 １３ 半導体素子 １４ バンプ部 １５ バンプ部の凹凸部
Claims (1)
- 【特許請求の範囲】 【請求項１】予め金型用板材にエッチング処理によって
深さ一定の凹凸形状を形成して、バンプ用金型を製作し
ておき、一方半導体素子の電極部にバンプを形成した
後、前記バンプ用金型の凹凸部に前記半導体素子のバン
プ部をスタンピングし、バンプ部に深さ一定の凹凸形状
の溝を形成することを特徴とする半導体素子のバンプ部
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162898A JPH0513419A (ja) | 1991-07-03 | 1991-07-03 | 半導体素子のバンプ部形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162898A JPH0513419A (ja) | 1991-07-03 | 1991-07-03 | 半導体素子のバンプ部形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513419A true JPH0513419A (ja) | 1993-01-22 |
Family
ID=15763339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162898A Pending JPH0513419A (ja) | 1991-07-03 | 1991-07-03 | 半導体素子のバンプ部形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513419A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093852A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| WO2005045919A1 (ja) * | 2003-11-11 | 2005-05-19 | Toray Engineering Co.,Ltd. | 非接触ｉｄカード及びその製造方法 |
| WO2005069364A1 (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 実装済基板、電子部品実装方法、電子部品、及び配線基板 |
| JP2007324278A (ja) * | 2006-05-31 | 2007-12-13 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR101035372B1 (ko) * | 2008-12-15 | 2011-05-20 | 한국기계연구원 | 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법 |
| EP1500041B1 (en) * | 2002-04-16 | 2011-06-29 | W.C. Heraeus GmbH | Module for a data carrier with improved bump counterparts |
| JP2019057686A (ja) * | 2017-09-22 | 2019-04-11 | 日本電気株式会社 | 電子装置および接合方法 |
-
1991
- 1991-07-03 JP JP3162898A patent/JPH0513419A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093852A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP4601141B2 (ja) * | 2000-09-18 | 2010-12-22 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
| EP1500041B1 (en) * | 2002-04-16 | 2011-06-29 | W.C. Heraeus GmbH | Module for a data carrier with improved bump counterparts |
| WO2005045919A1 (ja) * | 2003-11-11 | 2005-05-19 | Toray Engineering Co.,Ltd. | 非接触ｉｄカード及びその製造方法 |
| US7332798B2 (en) | 2003-11-11 | 2008-02-19 | Toray Engineering Company, Limited | Non-contact ID card and manufacturing method thereof |
| WO2005069364A1 (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 実装済基板、電子部品実装方法、電子部品、及び配線基板 |
| JP2007324278A (ja) * | 2006-05-31 | 2007-12-13 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR101035372B1 (ko) * | 2008-12-15 | 2011-05-20 | 한국기계연구원 | 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법 |
| JP2019057686A (ja) * | 2017-09-22 | 2019-04-11 | 日本電気株式会社 | 電子装置および接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256416A (ja) | 配線基板における導電バンプの構造 | |
| JPH0513419A (ja) | 半導体素子のバンプ部形成方法 | |
| JP4045648B2 (ja) | 半導体装置 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| US20030056665A1 (en) | Printing screen | |
| JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
| JPH01161724A (ja) | 表面実装用半導体装置の製造方法 | |
| JPH0878422A (ja) | ボール状外部電極形成方法 | |
| KR20020034923A (ko) | 금속 지지 프레임의 제조 방법, 상기 금속 지지 프레임 및이의 이용 | |
| JPH02276259A (ja) | 回路基板構造 | |
| JP3264072B2 (ja) | 電子部品およびその製造方法 | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JP2003318350A (ja) | チップの実装基板および実装方法 | |
| JPH09326535A (ja) | 光半導体装置及びその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| TW473949B (en) | Solid-state image sensing device and method of manufacturing the same | |
| JPH03156941A (ja) | 半導体チップの実装方法 | |
| JPS60226155A (ja) | フイルムキヤリアの製造方法 | |
| JPH08213418A (ja) | 半導体装置の製造方法およびその製造方法に用いるモールド金型 | |
| JPH05299476A (ja) | 半導体チップの実装方法 | |
| JPS62158339A (ja) | 半導体装置におけるｉｃチツプへのボンデイングリ−ドの接着方法 | |
| JP2002217238A (ja) | 半導体素子及びその半導体素子の実装方法 | |
| JPH0237734A (ja) | Ｉｃチップの実装方法 | |
| JPH01295433A (ja) | バンプの製法 | |
| JPS58201335A (ja) | 厚膜集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111010 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20121010 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20121010 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20131010 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |