JPH05130065A - Pseudo reference burst generating circuit - Google Patents
Pseudo reference burst generating circuitInfo
- Publication number
- JPH05130065A JPH05130065A JP3313780A JP31378091A JPH05130065A JP H05130065 A JPH05130065 A JP H05130065A JP 3313780 A JP3313780 A JP 3313780A JP 31378091 A JP31378091 A JP 31378091A JP H05130065 A JPH05130065 A JP H05130065A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- preamble
- control data
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＴＤＭＡ（時分割多元接
続）通信装置の従局において単独で送受信同期の試験を
行うために使用される疑似基準バーストを発生するため
の回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for generating a pseudo reference burst used for independently performing transmission / reception synchronization test in a slave station of a TDMA (Time Division Multiple Access) communication device.
【０００２】[0002]
【従来の技術】従来、この種の疑似基準バースト発生回
路は、図２に示すように、タイミング発生部１１におい
て一定の周期で自走したフレームに同期した制御データ
送信タイミング信号２０２とプリアンブル送信タイミン
グ信号２０１とを発生し、送信同期用制御データ発生部
１３ではこの制御データ送信タイミング信号２０２の位
置に送信同期用制御データ信号２０４を出力する。2. Description of the Related Art Conventionally, as shown in FIG. 2, a pseudo reference burst generation circuit of this type has a timing generation section 11 in which a control data transmission timing signal 202 and a preamble transmission timing synchronized with a self-running frame at a constant cycle. The signal 201 is generated, and the transmission synchronization control data generator 13 outputs the transmission synchronization control data signal 204 at the position of the control data transmission timing signal 202.
【０００３】又、基準バースト用プリアンブル発生回路
１２では、プリアンブル送信タイミング信号２０１の位
置に基準バースト用プリアンブル信号２０３を出力す
る。そして、データ合成部では、基準バースト用プリア
ンブル信号２０３と送信同期用制御データ信号２０４と
を合成して疑似基準バースト信号２０５を出力してい
る。この疑似基準バースト発生回路の出力データと従局
装置の送信データとは外部回路にて合成される。Further, the reference burst preamble generating circuit 12 outputs a reference burst preamble signal 203 at the position of the preamble transmission timing signal 201. Then, the data synthesizing unit synthesizes the reference burst preamble signal 203 and the transmission synchronization control data signal 204 and outputs a pseudo reference burst signal 205. The output data of the pseudo reference burst generation circuit and the transmission data of the slave station device are combined by an external circuit.
【０００４】[0004]
【発明が解決しようとする課題】このような従来の疑似
基準バースト発生回路は、ＴＤＭＡ通信装置を試験する
ときのみ使用する使用頻度の少ない疑似基準バーストを
発生させるために、専用のタイミング発生部１１、プリ
アンブル発生部１２、及びデータ合成部１４を有してい
るため、従局装置における回路規模が大きくなるという
問題がある。本発明の目的は、装置における回路規模を
大きくすることなく疑似基準バーストを発生することを
可能にした疑似基準バースト発生回路を提供することに
ある。Such a conventional pseudo reference burst generating circuit generates a pseudo reference burst which is rarely used and is used only when testing a TDMA communication apparatus. , The preamble generator 12 and the data synthesizer 14 are included, there is a problem that the circuit scale of the slave device becomes large. It is an object of the present invention to provide a pseudo reference burst generation circuit capable of generating a pseudo reference burst without increasing the circuit scale of the device.
【０００５】[0005]
【課題を解決するための手段】本発明の疑似基準バース
ト発生回路は、疑似基準バースト送出指示信号によりプ
リアンブル送信タイミング信号、バースト領域識別信
号、制御データ送信タイミング信号、及び従局送信デー
タタイミング信号を、一定周期で自走させたフレーム又
は入力される送信フレーム信号に同期して出力でき、か
つ前記疑似基準バースト送出指示信号により基準バース
ト領域のプリアンブル送信タイミング信号及び制御デー
タ送信タイミング信号を出力するタイミング発生部と、
前記プリアンブル送信タイミング信号とバースト領域識
別信号とにより複数種類のプリアンブル信号をバースト
領域に従って出力するプリアンブル発生部と、前記制御
データ送信タイミング信号が入力されたときに従局装置
の送信同期制御を行うための制御データ信号を発生する
送信同期用制御データ発生部と、前記従局送信データタ
イミング信号に従って入力されるバースト上の従局送信
データと前記制御データ信号の前方に前記プリアンブル
信号を合成して送信データを出力するデータ合成部とを
備える。A pseudo reference burst generation circuit of the present invention uses a pseudo reference burst transmission instruction signal to generate a preamble transmission timing signal, a burst area identification signal, a control data transmission timing signal, and a slave station transmission data timing signal. Timing generation that can be output in synchronization with a self-running frame or an input transmission frame signal at a fixed cycle, and that outputs a preamble transmission timing signal and a control data transmission timing signal in the reference burst area by the pseudo reference burst transmission instruction signal Department,
A preamble generator that outputs a plurality of types of preamble signals according to a burst area according to the preamble transmission timing signal and a burst area identification signal, and for performing transmission synchronization control of a slave station device when the control data transmission timing signal is input. A control data generator for transmission synchronization that generates a control data signal, and outputs the transmission data by combining the slave station transmission data on the burst input according to the slave station transmission data timing signal and the preamble signal in front of the control data signal. And a data synthesizing unit for
【０００６】[0006]
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。図に
おいて、１はタイミング発生部、２はプリアンブル発生
部、３は送信同期用制御データ発生部、４はデータ合成
部であり、これらは従局層の図示を省略した送信データ
処理回路の一部と共用するように構成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention. In the figure, 1 is a timing generator, 2 is a preamble generator, 3 is a transmission synchronization control data generator, 4 is a data combiner, and these are part of a transmission data processing circuit (not shown) of the slave layer. It is configured to be shared.
【０００７】前記タイミング発生部１は、疑似基準バー
スト送出指示信号１０１によりプリアンブル送信タイミ
ング信号１０３、バースト領域識別信号１０４、制御デ
ータ送信タイミング信号１０５、及び従局送信データタ
イミング信号１０６を、一定周期で自走させたフレーム
又は入力される送信フレーム信号１０２に同期して出力
する。又、疑似基準バースト送出指示信号１０１により
基準バースト領域のプリアンブル送信タイミング信号１
０３及び制御データ送信タイミング信号１０５を出力す
る。The timing generator 1 outputs the preamble transmission timing signal 103, the burst area identification signal 104, the control data transmission timing signal 105, and the slave station transmission data timing signal 106 in a fixed cycle by the pseudo reference burst transmission instruction signal 101. It is output in synchronization with the run frame or the input transmission frame signal 102. In addition, the preamble transmission timing signal 1 of the reference burst area is generated by the pseudo reference burst transmission instruction signal 101.
03 and the control data transmission timing signal 105 are output.
【０００８】前記プリアンブル発生部２は、前記プリア
ンブル送信タイミング信号１０３とバースト領域識別信
号１０４とにより複数種類のプリアンブル信号１０７を
バースト領域に従って出力する。又、前記送信同期用制
御データ発生部３は、前記制御データ送信タイミング信
号１０５が入力されたときに従局装置の送信同期制御を
行うための制御データ信号１０８を発生する。更に、前
記データ合成部４は、前記従局送信データタイミング信
号１０６に従って入力されるバースト上の従局送信デー
タ１０９と前記制御データ信号１０８の前方に前記プリ
アンブル信号１０７を合成して送信データ１１０を出力
する。The preamble generator 2 outputs a plurality of types of preamble signals 107 according to the burst area according to the preamble transmission timing signal 103 and the burst area identification signal 104. Further, the transmission synchronization control data generator 3 generates a control data signal 108 for performing transmission synchronization control of the slave device when the control data transmission timing signal 105 is input. Further, the data synthesizing unit 4 synthesizes the subordinate station transmission data 109 on the burst input according to the subordinate station transmission data timing signal 106 and the preamble signal 107 in front of the control data signal 108 and outputs the transmission data 110. .
【０００９】疑似基準バーストを使用しない定常状態時
には、タイミング発生部１は入力される疑似基準バース
ト送出指示信号１０１により、基準バーストの位置を除
いたバーストのプリアンブル送信タイミング信号１０３
とバースト領域識別信号１０４と従局送信データタイミ
ング信号１０６とを入力される送信フレーム信号１０２
に同期して発生し、一方、制御データ送信タイミング信
号１０５は発生しない。In the steady state in which the pseudo reference burst is not used, the timing generator 1 receives the pseudo reference burst transmission instruction signal 101, and the preamble transmission timing signal 103 of the burst excluding the position of the reference burst.
A transmission frame signal 102 to which a burst area identification signal 104 and a slave station transmission data timing signal 106 are input.
, The control data transmission timing signal 105 is not generated.
【００１０】このため、送信同期用制御データ発生部３
は制御データ信号１０８を発生せず、プリアンブル発生
部２では従局送信データタイミング信号１０６に従って
データ合成部４に入力されるバースト状の従局送信デー
タ信号１０９に対するプリアンブル信号１０７しか発生
せず、これによりデータ合成部４では従局送信データ信
号１０９の前部にプリアンブル信号１０７を合成して送
信バースト信号１１０を作成することになり、通常の従
局装置の送信系の動作をすることになる。Therefore, the transmission synchronization control data generator 3
Does not generate the control data signal 108, and the preamble generator 2 generates only the preamble signal 107 corresponding to the burst slave station transmission data signal 109 input to the data synthesizer 4 according to the slave station transmission data timing signal 106. The synthesizing unit 4 synthesizes the preamble signal 107 with the front portion of the slave station transmission data signal 109 to create the transmission burst signal 110, and operates as a normal transmission system of the slave station device.
【００１１】疑似基準バーストを使用する試験状態時に
は、タイミング発生部１は入力される疑似基準バースト
送出指示信号１０１により、基準バーストの位置を含め
た全バーストのプリアンブル送信タイミング信号１０３
とバースト領域識別信号１０４と制御データ送信タイミ
ング信号１０５と従局送信データタイミング信号１０６
とを一定周期で自走するフレームに同期して発生する。In the test state in which the pseudo reference burst is used, the timing generation section 1 receives the pseudo reference burst transmission instruction signal 101 and receives the preamble transmission timing signal 103 for all bursts including the position of the reference burst.
A burst area identification signal 104, a control data transmission timing signal 105, and a slave station transmission data timing signal 106.
And are generated in synchronization with a self-running frame at a constant cycle.
【００１２】このため、送信同期用制御データ発生部３
は従局の送信同期用の制御データ信号１０８を発生し、
又プリアンブル発生部２ではプリアンブル送信タイミン
グ信号１０３によって発生するプリアンブル信号１０７
をバースト領域識別信号１０４で指定される基準バース
トの領域のみ基準局用に切り替える。これにより、デー
タ合成部４に入力される制御データ信号１０８と従局送
信データ１０９の夫々にバースト領域識別信号１０４で
指定されたプリアンブル信号１０７を合成して疑似基準
バーストを含めた送信バースト信号１１０が出力され
る。Therefore, the transmission synchronization control data generator 3
Generates a control data signal 108 for transmission synchronization of the slave station,
The preamble generator 2 also generates a preamble signal 107 generated by the preamble transmission timing signal 103.
Is switched to the reference station only in the area of the reference burst designated by the burst area identification signal 104. As a result, the control data signal 108 and the slave station transmission data 109 input to the data synthesizing unit 4 are synthesized with the preamble signal 107 designated by the burst area identification signal 104 to form a transmission burst signal 110 including a pseudo reference burst. Is output.
【００１３】[0013]
【発明の効果】以上説明したように本発明は、タイミン
グ発生部、プリアンブル発生部、送信同期用データ発生
部、及びデータ合成部で構成され、かつこれらの回路を
従局装置の送信データ処理回路の一部と共用した構成に
することにより、回路規模を大幅に小さくして疑似基準
バーストを発生することができる効果がある。As described above, the present invention comprises a timing generation section, a preamble generation section, a transmission synchronization data generation section, and a data synthesis section, and these circuits are incorporated in the transmission data processing circuit of the slave station device. The configuration shared with a part has an effect that the circuit scale can be significantly reduced and a pseudo reference burst can be generated.
【図１】本発明の疑似基準バースト発生回路の一実施例
のブロック構成図である。FIG. 1 is a block diagram of an embodiment of a pseudo reference burst generation circuit of the present invention.
【図２】従来の疑似基準バースト発生回路の一例のブロ
ック構成図である。FIG. 2 is a block diagram of an example of a conventional pseudo reference burst generation circuit.
１ タイミング発生部 ２ プリアンブル発生部 ３ 送信同期用制御データ発生部 ４ データ合成部 １０１ 疑似基準バースト送出指示信号 １０２ 送信フレーム信号 １０３ プリアンブル送信タイミング信号 １０４ バースト領域識別信号 １０５ 制御データ送信タイミング信号 １０６ 従局送信データタイミング信号 １０７ プリアンブル信号 １０８ 制御データ信号 １０９ 従局送信データ信号 １１０ 送信データ信号 DESCRIPTION OF SYMBOLS 1 timing generation part 2 preamble generation part 3 transmission synchronization control data generation part 4 data synthesis part 101 pseudo reference burst transmission instruction signal 102 transmission frame signal 103 preamble transmission timing signal 104 burst area identification signal 105 control data transmission timing signal 106 slave station transmission Data timing signal 107 Preamble signal 108 Control data signal 109 Slave station transmission data signal 110 Transmission data signal
Claims (1)
リアンブル送信タイミング信号、バースト領域識別信
号、制御データ送信タイミング信号、及び従局送信デー
タタイミング信号を、一定周期で自走させたフレーム又
は入力される送信フレーム信号に同期して出力でき、か
つ前記疑似基準バースト送出指示信号により基準バース
ト領域のプリアンブル送信タイミング信号及び制御デー
タ送信タイミング信号を出力するタイミング発生部と、
前記プリアンブル送信タイミング信号とバースト領域識
別信号とにより複数種類のプリアンブル信号をバースト
領域に従って出力するプリアンブル発生部と、前記制御
データ送信タイミング信号が入力されたときに従局装置
の送信同期制御を行うための制御データ信号を発生する
送信同期用制御データ発生部と、前記従局送信データタ
イミング信号に従って入力されるバースト上の従局送信
データと前記制御データ信号の前方に前記プリアンブル
信号を合成して送信データを出力するデータ合成部とを
備えることを特徴とする疑似基準バースト発生回路。1. A frame in which a preamble transmission timing signal, a burst area identification signal, a control data transmission timing signal, and a slave station transmission data timing signal are free-running in a fixed cycle or an input transmission frame by a pseudo reference burst transmission instruction signal. A timing generation unit capable of outputting in synchronization with a signal, and outputting a preamble transmission timing signal and a control data transmission timing signal of a reference burst area by the pseudo reference burst transmission instruction signal,
A preamble generator that outputs a plurality of types of preamble signals according to a burst area according to the preamble transmission timing signal and a burst area identification signal, and for performing transmission synchronization control of a slave station device when the control data transmission timing signal is input. A control data generator for transmission synchronization that generates a control data signal, and outputs the transmission data by combining the slave station transmission data on the burst input according to the slave station transmission data timing signal and the preamble signal in front of the control data signal. A pseudo reference burst generation circuit, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313780A JPH05130065A (en) | 1991-10-31 | 1991-10-31 | Pseudo reference burst generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313780A JPH05130065A (en) | 1991-10-31 | 1991-10-31 | Pseudo reference burst generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05130065A true JPH05130065A (en) | 1993-05-25 |
Family
ID=18045439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313780A Pending JPH05130065A (en) | 1991-10-31 | 1991-10-31 | Pseudo reference burst generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05130065A (en) |
-
1991
- 1991-10-31 JP JP3313780A patent/JPH05130065A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1078480A (en) | Tracking radar signal generator | |
| JPH05130065A (en) | Pseudo reference burst generating circuit | |
| JPH0575594A (en) | Parallel bit synchronizing system | |
| JPS6316736A (en) | Time division packet signal synthesizing device | |
| JP2833244B2 (en) | Image adjustment device | |
| JPH07168652A (en) | Synchronous resetting circuit | |
| JP2002190985A (en) | Multi-screen image signal processor | |
| JPH088524B2 (en) | TDMA communication device test circuit | |
| JPH04348676A (en) | Synchronizing method for video device | |
| JP2653281B2 (en) | Multi-phase clock control circuit | |
| JP2003316347A (en) | Display controller for information processor and method for composing a plurality of picture data | |
| JPS58121847A (en) | Synchronizing signal reproducing system | |
| KR100299028B1 (en) | Radio frequency controller in gsm terminal unit | |
| JPS6253530A (en) | Control information generating circuit for tdma communication equipment | |
| JPS60137198A (en) | Synchronous communication system of time-division optical exchange | |
| JPH08154088A (en) | Phase adjusting circuit | |
| JPH05227111A (en) | Data multiplexing system | |
| JPH04239833A (en) | Timing generator for repeater | |
| JPH0414923A (en) | Measuring instrument adaptive for synchronous operation | |
| JPS63120355A (en) | Bus interface circuit | |
| JPH04267608A (en) | White noise generator | |
| JPH06125352A (en) | Information transfer method | |
| JPH04129439A (en) | Multi-frame synchronization circuit | |
| JPH03280740A (en) | Clock changeover circuit | |
| JPH05145629A (en) | Pbx test system |